JPH04506727A - 基材に少なくとも一つのキャビティを得るためのエッチング方法及びそのような方法により得られた基材 - Google Patents

基材に少なくとも一つのキャビティを得るためのエッチング方法及びそのような方法により得られた基材

Info

Publication number
JPH04506727A
JPH04506727A JP3505694A JP50569491A JPH04506727A JP H04506727 A JPH04506727 A JP H04506727A JP 3505694 A JP3505694 A JP 3505694A JP 50569491 A JP50569491 A JP 50569491A JP H04506727 A JPH04506727 A JP H04506727A
Authority
JP
Japan
Prior art keywords
etching
depth
layer
zone
band
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3505694A
Other languages
English (en)
Inventor
バン リンテル,ハラルド テー.ヘー.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of JPH04506727A publication Critical patent/JPH04506727A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00Contacts
    • H01H1/0036Switches making use of microelectromechanical systems [MEMS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • H01L21/30608Anisotropic liquid etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electromagnetism (AREA)
  • Weting (AREA)
  • Micromachines (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Magnetic Heads (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 基材に少なくとも一つのキャビティを得るためのエツチング方法及びそのような 方法により得られた基材本発明は、基材に少なくとも一つのキャビティを得るた めのエツチング方法とこの方法により得られる基材とに関し、そのような方法は 小さなプレートを微小な物理的領域で微小加工するのに特に適合している。エツ チングされるエレメントは、しばしば、例えばシリコンウェーハのような半導体 のプレートである。
時には、そのようなウェーハに深さの異なる実質的に底の平らなキャビティを設 けることが必要である。そのようなキャビティを連続的に得ることは明らかに可 能ではあるけれども、そのような解決は得られるべきキャビティがあるほど多く のマスキング操作と多くのエツチング操作とを必要とするので、有利でないとい うことが容易に分るであろう。
特開昭58−98927号公報は、深さを異にするキャビティを同時に得るのを 可能にするエツチング方法を記載する。この方法は、異方性エツチング工程とこ れに続く等方性エツチング工程を含む。第一の工程の間は、傾斜した側面を有す るキャビティが形成され、エツチングはこれらの側面が一緒になるやいなや停止 する。このように、そのようなキャビティの最大限の深さはキャビティの表面寸 法の関数であると理解される。第二の工程(等方性エツチング)は、全てのキャ ビティの深さを同じ量まで増加させる効果がある。
この方法にはいくつかの不都合がある。まず第一に、エツチング速度は全てのキ ャビティについて同じであり、そして第一の工程の間の最大の深さはキャビティ の表面に直接比例するので、表面積が同じで深さの異なる二つのキャビティを形 成することが不可能であり、また表面の小さな深いキャビティを表面の大きな浅 いキャビティと同時に形成することも不可能である。
更に、この方法は、全部のキャビティで平らな表面を得るのを可能にせず、その 逆にそれらのうちのいくらかはV字形の底を有する。
次に、この方法は、全てのキャビティの深さを正確に制御することを可能にしな い。実際上、上述の公報の図1に示されているように、それぞれの最大深さの違 いよりも差異の少ない深さを有する異なる表面積の二つのキャビティを形成した い場合には、最大表面を有するキャビティのエツチングをその最大深さに達する 前に停止することが必要である。このように、エツチングを停止することが必要 な時機は、エツチング速度を大まかに見積ることができるだけであるので特別に 正確に決定することができない。
本発明が目的とするのは、知られているエツチング方法の不都合を克服すること である。このような目的は、請求の範囲に記載される方法によって達成される。
この方法は本質的に、各帯域に深さがそのような部分の幅に依存するV字形の溝 の組を形成するためエツチングすべき帯域を部分的に覆うマスクを通′して異方 性エツチングを果す第一の工程にある。各帯域におけるエツチングの深さはこの ようにして完全に定められる。好ましいやり方では、エツチングパターンは長方 形の一般形状を呈する。これらの長方形は、有利には互いに平行である。
同じように異方性の、第二のエツチング工程は、各キャビティの深さを均一に増 加させる。二つのキャビティ間の深さの違いは、こうして完全に定められたまま である。このような二回目のエツチング工程は、各キャビティに実質的に平らな 底を得るのを可能にする。
これは、ある帯域において膜の厚さ又はキャビティの深さを制御するように有利 に用いることができる。それは実際において、第一の工程の間にそのような帯域 と、対照帯域と称される別の帯域とを、第二の工程の間に対照帯域におけるキャ ビティの深さが正確で且つ光学的に測定できる値に達するならば膜について所望 される厚さ又はキャビティについて所望される深さが得られるような深さをエツ チングするのに十分である。この対照の深さは、例えば、ウェーハ又は基材の厚 さでよい。
本発明の特徴及び利点は、限定するものでない実例として、また添付の図面を参 照して示される、以下の説明でもって一層よく明らかにされよう。
・第1a〜1e図は、本発明による方法で深さの異なる二つのキャビティを得る のを説明する。
・第2図は、本発明による方法の応用を示す。
・第3a〜3d図は、キャビティの深さ又は膜の厚さを本発明に従う方法により どのように制御することができるかを示す。
・第4a及び4層図は、それぞれ、上方から及び断面で見た、本発明の方法の第 一の工程で使用することができる異なる形状のバンド又は長方形と、エツチング されるべきウェーハ又は基材の結晶学的方位に関してバンドの不整合の場合に帰 着するV字形の溝を示す。
・第4C図は、第4a図の一部分の拡大図である。
本発明は特に、半導体基材をエツチングするための微細技術に応用される。本発 明の方法は本質的に、第1a〜le図を参照して説明される二つのエツチング工 程を含む。
方位<i o o>の単結晶Siの基材2を、厚さ1−の5iO3(又は5i3 N4)の層4から形成されたマスクで覆う。エツチングされるべき帯域Z1及び Z2においては、この層は、第1a図の断面図に見ることのできる平行なバンド 6(帯域Z1)及び8(帯域Z2)を形成するエツチングパターンを各帯域に開 けるために除去される。これらのバンドは、図の断面に垂直な方向に形成される べきキャビティの寸法と等しい長さを有することができる。それらはまた、明ら かにもっと短くてもよい(第4a図参照)。例えば、これらの帯域の幅は約0. 1〜5M、バンド6.8の幅は約5〜50−1そしてSin、のバンド(スペー サ)の幅は約10〜20pmでよい。帯域当りのバンド6.8の数は、一般には およそ5〜100程度である。
マスクを形成することは本発明の技術分野ではよく知られているので、これを詳 細に説明する必要はない。SiO2の層と感光性樹脂の層とを全面に形成してか ら、形成すべきバンド6及び8の上に位置する樹脂の部分をキシレンのような現 像液に溶解させて除去することができるように感光性樹脂層を選択的に光にさら すということを思い出すことで、単に十分である。その後、S i O2層の保 護されていない部分をHF/NH,Fの溶液で化学エツチングすることにより除 去しくSiの基材2はこの化学薬剤により攻撃されない)、そして次に樹脂マス クを、例えばHNO3の溶液を用いて除去する(第1a図)。
次いで、KOHの溶液を用いての化学的攻撃による基材2の異方性エツチングに 移る。2−プロパツールを含有する及び含有しないKOHの水溶液が首尾よく使 用されている。そのほかの溶液を使用してもよく、特にProceedings  of the 111iEE、 vo 1.70. N(15(1982年5 月)p、 420−457に見られるに、 B。
Petersenの論文″5ilicon as a Mechanical  Material” (特に第424頁の表2)を参照することができる。
こうして、帯域Z1及びZ2におけるそれぞれの幅X、及びx2がこのような帯 域のバンドの幅に依存するそれぞれ溝10及び12の形をしたくぼみを得る(第 1b図)。エツチングはこれらの溝の側面が一緒になると自然に停止するので、 エツチングの最大の深さは、バンドの幅によって厳密に定められる(マスクがエ ツチング溶液により有意に影響を受けない限り)。オーバーエツチングの危険は なく、それゆえに、最大の深さに達するのを確実にするため十分に長くエツチン グを続けさせることが不都合なしにできる。
第二のエツチング工程は、帯域Z1と22の全体に適用される。従って、これら の帯域を覆うSin、の層4を初めに除去することが必要である。このために、 感光性樹脂のマスクを層14でもって施しく第1c図)、そしてSiO□層の帯 域71及びZ2を覆っている部分16.18をHF/NH。
Fの溶液での化学的攻撃により除去する。次いで、樹脂マスク自体を除去する( ild図)。この樹脂のマスクは帯域Z1及びZ2に関して正確に配置される必 要はない、ということは強調されるべきである。それは、これらの帯域の部分1 6及び18の覆いを取ることで十分である。
次いで、KOHの溶液で基材の異方性エツチングを行う第二の工程に進むことが できる。この工程の間におけるエツチングの深さyは、両方のキャビティで同じ であって、エツチング時間に直接依存する(第1e図)。
第1e図で、各キャビティの底は完全に平らである。しかしながらこれは、模式 的な表現である。実際は、エツチング速度は垂直方向よりも横方向の方が大きい ので、溝は一緒になる点に至るまで少しずつ拡張される。言い換えれば、二つの 溝の間に位置するバンドは、少しずつそれらの幅と高さが減少していくのが分る 。この後、第1d図に見ることのできる帯域Z2と22の自由な表面は、エツチ ング深さyが増加するにつれていよいよ平坦になる。とは言え一般には、最初の 5in2のマスクのパターンを思い出させるキャビティの底の起伏を、時には裸 眼でさえも、見分けることが可能なままである。例として、およそ1−の幅の起 伏を認めることが可能であった。
本発明による方法は、知られている方法よりもキャビティの形をより良く制御す るのを可能にする。実際上、表面の横方向のオーバーエツチングはそのような表 面の大きさと形とに依存することが知られている。このように、横方向のオーバ ーエツチングは、帯域の全体が全部の処理の間エツチングにさらされる公知の方 法の場合には重要である。逆に、本発明による方法では、第一のエツチング工程 は帯域よりもはるかに小さいエツチングパターンに適用される。従って、エツチ ングされるべき帯域の形がどんなでも、横方向のオーバーエツチングは第一のエ ツチング工程の間は制限される。これは、寸法をうまく制御したいキャビティ又 は穴を形成するために都合よく利用することができる。
第1a〜1e図を参照して説明された方法は、深さの異なる少なくとも二つのキ ャビティを同時に得るのを可能にし、そしてそのために、Xl−X2に等しいそ のような深さの差は非常に精確に定められる。はぼ同じ結果を第二のエツチング 工程の間にエツチング帯域Z2でのみ得ることができるであろう、ということに 注目しよう。このためには、第一のエツチング工程の間に深さがXI X2であ る溝をZlに形成し、そして第二のエツチング工程の間に二つの帯域Z1及びZ 2をx2+yの深さにエツチングすることで十分である。
別々にエツチングされた帯域は、第1a〜16図に示されたように互いに離れて いても、あるいは接触していてもよい、ということに更に注目すべきである。後 者の場合には、深さを異にする部分のある単一のキャビティが得られる。
第2図は、本発明の方法の応用を説明する。厚さが200−である方位H00> の単結晶Siの基材20を、直径8閣及び厚さ1001mの膜22を製作するた め化学的攻撃により加工する。それぞれの面におのおのが電気導体26.27を 構成する導電性素子を備えた圧電ディスク24を、この膜の面のうちの一方へ接 着させる。こうして、膜に歪(膜の水平面に対し垂直な軸に沿っての変動)を引 き起こすことができる。この種の膜は、薬物の溶液を注入するため医療分野で意 図されるマイクロポンプにおいて特に使用され、その原理は、5ensors  and Actuators、 vol、15(198g)p、153−167 に見られるH、van Lintelらの論文”A Piezoelectri c Micropump Ba5ed on Micromachining  of 5ilicon”に記載される。
第2図に見られるように、電気導体26により形成される余分の厚さを考慮に入 れるため、膜の帯域Z3に局所的なオーバーエツチングを施す。圧電ディスクを 完全に覆って電気導体26を接着することによりそのようなオーバーエツチング を避けることが可能であろうけれども、その場合には、圧電ディスクと膜との間 に第一の接着剤層、電気導体及び第二の接着剤層があって、利用中における異な る膜の間の動作特性を消散させることになろう。
基材20の上面28(圧電ディスクが接着される面)のエツチングは、本発明に よる二つの工程でもって果される。この特別の場合においては下面もエツチング される、ということに注目すべきである。
第一の工程では、帯域Z3のみにエツチングを施し、このエツチングは、−組の V字形の溝を作り出すため一組の平行なバンドを開けるマスクを通して果される 。第二の工程では、得ようとする膜22の表面の全体を開けるマスクを通してエ ツチングを果す。上記のV字形の溝の深さは、膜に関して帯域Z3のキャビティ の深さを定める。
本発明の方法は、エツチングの深さを制御して、そうしてキャビティの深さが正 確に所望の深さになること及び/又は膜の厚さが正確に所望の厚さになることを 保証するために使用することもできる。
厚さeの基材の帯域Z4に深さy、のキャビティを形成したいと想定しよう。こ のためには、本発明の方法に従って帯域Zcに対照キャビティを作る。
このように、対照帯域Zcに一組の平行バンド30を被覆されないままにしてお くマスクを形成する(第3a図)。このようなマスクは、例えば、単結晶Siの 基材34の場合には5i02の層32でもって形成される。これらのバンドの幅 は、異方性エツチングにより帯域ZCに形成される■溝36の深さがe−y4に 等しくなる(第3b図)ように選ばれる。
次に、帯域Z4及びZcO上の保護層32を除去しく第3C図)、そしてこれら の帯域の異方性エツチングを続行する。
帯域Z4では、対照帯域Zcに穴が形成されるのとほぼ同じ時点で深さy、に到 達する(第3d図)。従ってこの時点は、対照帯域Zcを目視で観察することに より容易に検出できる。
同じ方法を、所定の厚さEの膜を得るために使用してもよい。事実上は、第一の エツチング工程の間に対照帯域に実質上Eに等しい十分な深さく正確な値はエツ チング基材の性質を含めたいくつかのパラメーターに依存する)の溝を形成する ことで十分である。こうして、第二のエツチング工程の間に、膜の厚さが所望の 値Eと等しくなると対照帯域Zcに穴が形成される。この方法により所望の膜を 得るためには基材の厚さeを知る必要はない、ということに注目すべきである。
穴の形成を検出する代りに、例えば穴が形成される直前に、対照帯#ZCにおけ る膜の色の変化及び/又はこの帯域における膜の透明度の変化を検出することも できよう。
対照帯域Zcに単一の溝をエツチングし、この帯域の寸法を溝の深さが膜の厚さ に一致するように選ぶ方法が知られている。この既に知られた方法に従う主要な エツチングの終りの、基材の対照溝がエツチングされる面と反対側の面から果さ れる光学的な検出は、本発明の方法におけるような穴の形成の代りに単一のスロ ットを検出しなくてはならないので、はるかに困難である。
第3a〜3d図を参照して説明した方法では、帯域Z4は第二のエツチング工程 の間だけエツチングされる。とは言うものの、この帯域にV溝を形成するため第 一のエツチング工程の間にこの帯域をエツチングしても差支えない。単に帯域Z 4及びZcでエツチングすべきバンドの幅を、対照帯域Zcにおける溝の深さと 帯域Z4における溝の深さとの差が第二のエツチング工程の後に帯域Z4に得た い残留厚さと等しくなるように選ぶことで、十分である。第一のエツチング工程 の間に対照帯域だけがエツチングされる第3b図では、溝の深さはこのように第 3d図の帯域Z4の残留厚さと等しい(実際問題としてはほぼ等しい)。
IEEE Transactions on Biomedical Engi neering、vol、BME−20,N(12(1973年3月)p、 1 01−107で刊行されたSamaunらの論文″An ICPiezores istive Pressure 5ensor For Biomedica l Instruments’(特に第6図)にも、ウェーハの片側を膜を形成 するためにエツチングし、そしてその他方の側をその膜を取囲むフレームを形成 するため同時にエツチングする方法が見いだされ、このフレームの各側面はV溝 であって、その深さは膜の所望される厚さに等しい。膜の厚さがV溝の深さに達 すると、フレームの内側のウェーハの部分がなくなり、目でたやすく見ることの できる大きな寸法の穴が残る。
この既に知られた方法にあっては、エツチングを停止しなくてはならない時に近 いことを観測するのを可能にするしるしがない。
更に、エツチングの終りに穴が現れて目に見えるためには、フレームの各側面を かなりの長さくミリメートルのオーダー)の単一の溝で形成することが必要であ る。
これまでは、■溝の幅は保護マスクにより覆われないで残されたバンドの幅、す なわちフレームの側面の幅と等しい、と考えられてきた。これは、バンドの方向 が〈100〉方位のSiプレートの平面を定める二つの結晶軸に関して厳密に4 5°配向している(第4a図のA−A線)場合に正にその通りである。これに反 して、バンドがそのような軸に関して完全に45°ではない場合には、溝はバン ドよりも幅広くなり、それゆえに予見したものよりも深くなる。この論文に記載 された方法は、この場合には形成すべき膜の厚さの好適な制御を可能にしない。
それとは逆に、本発明の方法は、不十分な整合の成り行きを避けることができる ようにする。不十分な整合の影響は、第4a及び4b図にはっきりと見られ、こ れらの図は、種々の形と方位のバンドを備えたマスク40で覆われた基材38を 、それぞれ上から及びIV−rV線に沿った断面で見て示す。
バンド42はA−A線と完全に平行である。従って、異方性エツチングにより形 成されたV溝44の幅は、正確にこのバンドの幅である。
これに反して、バンド46はA−A線と完全に平行ではない。この場合、■溝4 8は、層40の下を縁50.52に至るまでエツチングするためバンド44より も幅が広い。また、そのことから、溝の深さも所望のものより深くなる。
溝の拡張はバンドの長さに依存する、ということに注目すべきである。溝が拡張 してその結果として深くなるというこの現象は、バンド46の代りにつながって いない一連のバンド54を用いて軽減することができる。溝44と比べて溝の拡 張がバンド48を用いる場合よりも少ないV溝56が得られる。
この拡張を、バンド60の末端部分58の幅を小さくすることにより更に軽減し てもよい。谷溝62の幅は、こうしてセグメントの中央部分64の幅によって決 まる。
減少する。
この場合、溝44と比べて溝620幅の増加はほとんど無視できるものになる。
当然の結果として、同じことが深さの増加に関して生じる。
要 約 書 基材(2)に底の平らなキャビティを、次の二つのエツチング工程、すなわちバ ンド(6,8)を露出されたままにするマスク(4)を通して行う基材(2)の 第一の異方性エツチングと、エツチングされるべき帯域(Zl、Z2)の全部を 露出されたままにするマスクを通して行う第二の異方性エツチングを含む方法に より形成する。第一のエツチングは深さくX+、X2)がバンドの幅に依存する V字形の溝(10゜12)を与え、その一方、第二のエツチングは溝の間に位置 するバンドを除去する際にキャビティの深さを同じ量yだけ増加させる。利点は 、深さの異なる平らなキャビティを同時に得ることができることである。
l+ns*s+1.、ilゆ1cmkN* PCT/EP 91100426S ^ 45335

Claims (12)

    【特許請求の範囲】
  1. 1.層(2,20,34,38)に少なくとも一つのキャビティを得るための方 法であって、 ・当該基材をキャビティを形成すべきおのおのの帯域(Z1,Z2,Z3,Zc )でこれらの帯域のおのおのを部分的に覆うマスクを通して、各帯域に当該層に 対し垂直な少なくとも一つの面に応じて、各帯域について幅が当該マスクのエッ チングパターンにより定められるV溝(10,12,36)を一組形成するよう に、異方性エッチングする第一の工程、並びに、 ・上記基材を上記の帯域のおのおのを露出されたままにするマスクを通して、各 帯域に、実質的に平らな底を有し、おのおのの総深さが上記第一のエッチング工 程の間にそのような帯域に形成された溝の深さに依存するキャビティを形成する ように、異方性エッチングする第二の工程、を含むエッチング方法。
  2. 2.第二のエッチング工程が、少なくとも一つの帯域(Zc)におけるキャビテ ィの深さが当該層の厚さ(e)と等しくなるまで続けられることを特徴とする、 請求の範囲第1項記載のエッチング方法。
  3. 3.第一の工程で使用される前記マスクのエッチングパターンが長方形の一般形 状(6,8,30,54)を有することを特徴とする、請求の範囲第1項又は第 2項記載のエッチング。
  4. 4.第一の工程で使用される前記マスクのエッチングパターンがそれらの中央部 分(64)よりも幅の小さい末端部分(58)を有することを特徴とする、請求 の範囲第1項又は第2項記載のエッチング方法。
  5. 5.当該キャビティのうちの少なくとも一つについて、第二のエッチング工程の 間にエッチングされる帯域が第一のエッチング工程の間にエッチングされた帯域 (Z3)を包含し且つそれよりもスパンが大きいことを特徴とする、請求の範囲 第1項から第4項までのいずれかに記載のエッチング方法。
  6. 6.対照帯域と称される少なくとも一つの帯域を利用して、少なくとも一つのほ かの帯域におけるエッチングの進行又は結果と、第一のエッチング工程の間に少 なくとも一つの対照帯域で形成される溝と、そして第二のエッチング工程の間又 は後に少なくとも一つの対照帯域で層の厚さを光学的に検出することにより確認 されるエッチングの進行又は結果を管理することを特徴とする、請求の範囲第1 項から第5項までのいずれかに記載のエッチング方法。
  7. 7.第一のエッチング工程の間に各対照帯域に形成される溝の深さが、第二のエ ッチング工程の間又は後に少なくとも一つの対照帯域における層の厚さの光学的 検出がほかの少なくとも一つの帯域において形成された膜の厚さの観察を可能に するような深さであることを特徴とする、請求の範囲第6項記載のエッチング方 法。
  8. 8.第一のエッチング工程の間に前記ほかの帯域のうちの少なくとも一つでも溝 が形成されることを特徴とする、請求の範囲第7項記載のエッチング方法。
  9. 9.前記対照帯域で当該層を貫く穴の形成を検出することを特徴とする、請求の 範囲第6項から第8項までのいずれかに記載のエッチング方法。
  10. 10.エッチングされるべき層が〈100〉方位の単結晶Siであり、エッチン グマスクがSiO2又はSi3N4であることを特徴とする、請求の範囲第1項 から第9項までのいずれかに記載のエッチング方法。
  11. 11.表面をエッチングすることにより得られた少なくとも一つのキャビティを 含んでいる層であって、当該キャビティが請求の範囲第1項から第10項までの いずれかに記載のエッチング方法によって得られることを特徴とする層。
  12. 12.請求の範囲第11項記載の層を組み込んでなるデバイス。
JP3505694A 1990-03-16 1991-03-07 基材に少なくとも一つのキャビティを得るためのエッチング方法及びそのような方法により得られた基材 Pending JPH04506727A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CH872/90-9 1990-03-16
CH872/90A CH682528A5 (fr) 1990-03-16 1990-03-16 Procédé de réalisation par attaque chimique d'au moins une cavité dans un substrat et substrat obtenu par ce procédé.

Publications (1)

Publication Number Publication Date
JPH04506727A true JPH04506727A (ja) 1992-11-19

Family

ID=4197137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3505694A Pending JPH04506727A (ja) 1990-03-16 1991-03-07 基材に少なくとも一つのキャビティを得るためのエッチング方法及びそのような方法により得られた基材

Country Status (10)

Country Link
US (1) US5316618A (ja)
EP (1) EP0472702B1 (ja)
JP (1) JPH04506727A (ja)
AT (1) ATE130703T1 (ja)
AU (1) AU7475491A (ja)
CA (1) CA2053859A1 (ja)
CH (1) CH682528A5 (ja)
DE (1) DE69114786T2 (ja)
ES (1) ES2080304T3 (ja)
WO (1) WO1991014281A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03292744A (ja) * 1990-01-24 1991-12-24 Toshiba Corp 化合物半導体装置およびその製造方法
DE4340590A1 (de) * 1992-12-03 1994-06-09 Hewlett Packard Co Grabenisolation unter Verwendung dotierter Seitenwände
JP3205103B2 (ja) * 1993-01-07 2001-09-04 松下電器産業株式会社 半導体装置の製造方法
US5436201A (en) * 1993-05-28 1995-07-25 Hughes Aircraft Company Dual etchant process, particularly for gate recess fabrication in GaAs MMIC chips
US5632908A (en) * 1995-02-01 1997-05-27 Lucent Technologies Inc. Method for making aligned features
US5632854A (en) * 1995-08-21 1997-05-27 Motorola, Inc. Pressure sensor method of fabrication
JP3734586B2 (ja) * 1997-03-05 2006-01-11 富士通株式会社 半導体装置及びその製造方法
DE19719862A1 (de) * 1997-05-12 1998-11-19 Fraunhofer Ges Forschung Mikromembranpumpe
US6623579B1 (en) * 1999-11-02 2003-09-23 Alien Technology Corporation Methods and apparatus for fluidic self assembly
US6479395B1 (en) * 1999-11-02 2002-11-12 Alien Technology Corporation Methods for forming openings in a substrate and apparatuses with these openings and methods for creating assemblies with openings
TW480621B (en) * 2001-03-02 2002-03-21 Acer Comm & Multimedia Inc Method for producing high density chip
US20040073175A1 (en) * 2002-01-07 2004-04-15 Jacobson James D. Infusion system
EP1711347A2 (en) * 2004-02-06 2006-10-18 Karmic, Sàrl Microreplication of transitory-image relief pattern based optically variable devices
WO2005119768A1 (en) * 2004-06-04 2005-12-15 Koninklijke Philips Electronics N.V. Improved etch method
US7452748B1 (en) 2004-11-08 2008-11-18 Alien Technology Corporation Strap assembly comprising functional block deposited therein and method of making same
FR2901635A1 (fr) * 2006-06-09 2007-11-30 Commissariat Energie Atomique Dispositif de connexion tridimensionnel dans un substrat
US8132775B2 (en) 2008-04-29 2012-03-13 International Business Machines Corporation Solder mold plates used in packaging process and method of manufacturing solder mold plates
FR2985602B1 (fr) 2012-01-05 2014-03-07 Commissariat Energie Atomique Procede de gravure d'un motif complexe
US9005463B2 (en) * 2013-05-29 2015-04-14 Micron Technology, Inc. Methods of forming a substrate opening

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3844858A (en) * 1968-12-31 1974-10-29 Texas Instruments Inc Process for controlling the thickness of a thin layer of semiconductor material and semiconductor substrate
JPS5898927A (ja) * 1981-12-09 1983-06-13 Hitachi Ltd シリコン基板のエツチング方法
DE3225206C1 (de) * 1982-07-06 1983-10-27 Dr. Johannes Heidenhain Gmbh, 8225 Traunreut Verfahren zum einseitigen Ätzen von Platten
US4761210A (en) * 1985-09-30 1988-08-02 Siemens Aktiengesellschaft Method for generating structures in micro-mechanics
JP2514210B2 (ja) * 1987-07-23 1996-07-10 日産自動車株式会社 半導体基板のエッチング方法
US5024953A (en) * 1988-03-22 1991-06-18 Hitachi, Ltd. Method for producing opto-electric transducing element
US4899178A (en) * 1989-02-02 1990-02-06 Xerox Corporation Thermal ink jet printhead with internally fed ink reservoir
US4957592A (en) * 1989-12-27 1990-09-18 Xerox Corporation Method of using erodable masks to produce partially etched structures in ODE wafer structures

Also Published As

Publication number Publication date
WO1991014281A1 (en) 1991-09-19
ATE130703T1 (de) 1995-12-15
ES2080304T3 (es) 1996-02-01
DE69114786T2 (de) 1996-05-23
AU7475491A (en) 1991-10-10
CA2053859A1 (en) 1991-09-17
US5316618A (en) 1994-05-31
EP0472702A1 (en) 1992-03-04
CH682528A5 (fr) 1993-09-30
EP0472702B1 (en) 1995-11-22
DE69114786D1 (de) 1996-01-04

Similar Documents

Publication Publication Date Title
JPH04506727A (ja) 基材に少なくとも一つのキャビティを得るためのエッチング方法及びそのような方法により得られた基材
US3888708A (en) Method for forming regions of predetermined thickness in silicon
WO2002057180A3 (en) Soi/glass process for forming thin silicon micromachined structures
JPS60175421A (ja) 半導体デバイスの製作方法
RU2648287C1 (ru) Способ изготовления упругих элементов микромеханических датчиков
KR19990079113A (ko) (111) 단결정 실리콘을 이용한 마이크로머시닝제조 방법
JP2005335059A (ja) 垂直段差構造物の製作方法
RU2601219C1 (ru) Способ изготовления микромеханических упругих элементов
RU2572288C1 (ru) Способ изготовления глубокопрофилированных кремниевых структур
KR100875130B1 (ko) 산화 확산 및 제거에 의한 실리콘 식각면 개질 방법
Pal et al. A novel process for perfect convex corner realization in bulk micromachining
KR100997940B1 (ko) 마이크로 가공된 표면을 선택적으로 덮는 방법
RU2691162C1 (ru) Способ формирования глубокопрофилированных кремниевых структур
Banks Introduction to microengineering
Kuhl et al. Formation of porous silicon using an ammonium fluoride based electrolyte for application as a sacrificial layer
JPH021901A (ja) 位置合わせマークの形成方法
Jia et al. MEMS fabrication
EP1857407A2 (en) Method of aligning mask layers to buried features
JP3814910B2 (ja) 単結晶シリコン基板の溝形成方法
US11402579B2 (en) Techniques for fabricating waveguide facets and die separation
RU2209488C2 (ru) Способ изготовления маски для нанесения тонких слоев в микроструктурах
US6387851B1 (en) Micro-fabrication method and equipment thereby
JPH04354332A (ja) シリコンのエッチング方法
JP3371245B2 (ja) シリコン基板加工方法
JPS63306631A (ja) シリコン基板の加工方法