JP2514210B2 - 半導体基板のエッチング方法 - Google Patents

半導体基板のエッチング方法

Info

Publication number
JP2514210B2
JP2514210B2 JP18228787A JP18228787A JP2514210B2 JP 2514210 B2 JP2514210 B2 JP 2514210B2 JP 18228787 A JP18228787 A JP 18228787A JP 18228787 A JP18228787 A JP 18228787A JP 2514210 B2 JP2514210 B2 JP 2514210B2
Authority
JP
Japan
Prior art keywords
etching
semiconductor substrate
reaction
electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18228787A
Other languages
English (en)
Other versions
JPS6427229A (en
Inventor
秀智 野尻
竜太 平山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP18228787A priority Critical patent/JP2514210B2/ja
Priority to US07/194,943 priority patent/US4836888A/en
Publication of JPS6427229A publication Critical patent/JPS6427229A/ja
Application granted granted Critical
Publication of JP2514210B2 publication Critical patent/JP2514210B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、半導体基板のエッチング方法に関する。
（従来の技術） 従来の半導体基板エッチング方法としては、例えば第
３図に示すようなものがある（J.Electrochem.Soc.P54
5,1975）。この方法は、被エッチング半導体基板とし
て、（100）結晶面を表面とする単結晶シリコン半導体
基板を、エッチング液として100％抱水ヒドラジンを用
いた場合に関する。
次にこの方法を、図面に添って説明する。まずシリコ
ン半導体基板１は、1100℃の加湿雰囲気中で約40分間熱
処理が施されて、約500nmの酸化シリコン膜２がその表
裏面に形成される（ａ）。その後フォトエッチングによ
って被エッチング領域３上の酸化シリコン膜２が除去さ
れ、半導体基板１の表面が露出する（ｂ）。この基板１
は次に上述のエッチング液中に浸漬される。このとき基
板１とエッチング液間で酸化還元反応が生じ、酸化シリ
コン膜２によってマスクされていない部分のシリコンは
ヒドラジンによって酸化されシリコンイオンとして溶出
する（アノード溶解）。このようにして、基板１のエッ
チングが行われる（ｃ）。
（発明が解決しようとする問題点） 上記のような半導体基板のエッチング方法は、半導体
とエッチング液間の酸化還元反応を利用したものであ
り、エッチングは両反応の混成電位条件下で進行する。
そのためエッチング領域３上には、局部的な反応の不均
一を原因として局部電池が形成されやすく、エッチング
表面のある部分ではアノード溶解によってエッチングが
進行するが、他のある部分ではカソード還元反応により
液中の溶解物が析出してエッチングの進行をさまたげ
る。その結果エッチング面には（111）結晶面で囲まれ
たピラミッド状の突起４が発生し（ｄ）、エッチング面
の平坦性が著しくそこなわれる。
このような問題点を回避する目的で、100％抱水ヒド
ラジンであるエッチング液に水、界面活性剤、アルコー
ル等の反応を緩和する添加剤を適当量混合すること、あ
るいはエッチング液の攪はんや温度等の環境条件を最適
化すること、が行われている。ところが、添加剤を混入
する方法ではエッチング速度が低下し、その結果として
半導体装置製造過程での生産性が低下すると言う問題が
生じる。またエッチングの環境条件を最適化する方法で
も、エッチングの進行にともなう溶解物濃度の増加によ
って、上述した突起４の発生が顕著になりいずれはエッ
チング面の平坦性が損なわれることになる。
この発明は、上記のような従来のエッチグ方法におけ
る問題点に着目してなされたもので、被エッチグ面の平
坦性を損なうことなくスムーズに、また生産性良くエッ
チング処理を行うことが出来る半導体基板のエッチング
方法を提供することを目的とする。
［発明の構成］ （問題点を解決するための手段） この発明は上記の問題点を解決するために、半導体基
板をエッチング溶液中に浸漬して酸化還元反応を生ぜし
め上記半導体基板をエッチングする半導体基板のエッチ
ング方法において、 上記半導体基板表面のエッチングを施さない部分に高
濃度不純物層を介してエッチング反応を起さない物質に
より電極を形成した後にエッチングすることを要旨とす
る。
（作用） エッチングが施されない部分の半導体基板上に高濃度
不純物層を介してエッチング反応を起さない物質により
電極が設けられているので、半導体基板上と電極表面で
エッチングに伴う酸化反応と還元反応がそれぞれ分離し
て行われる。そのため、エッチング領域上では専らアノ
ード溶解反応が起こり、他方電極上ではカソード還元に
よる反応が生じる。従ってエッチング領域上には局部電
池が形成されず、表面の平坦性を損なう突起の発生もな
い。これによって、エッチング表面の平坦性を保ったま
まスムーズに、また生産性良くエッチングを行うことが
出来る。
（実施例） 以下、この発明の実施例を図面に基づいて説明する。
第１図は、この実施例にかかるエッチング方法を説明
するための、半導体基板の製造工程図である。
まず、（100）結晶面を表面とするシリコン半導体基
板１の表裏に前述した従来例と同様にして酸化シリコン
膜２を形成し、次いでフォトエッチングにより被エッチ
ング領域３となる部分および後に電極を形成する領域５
上の酸化シリコン膜２を除去してマスクパターンを形成
する（ａ）。このあと、例えば真空蒸着法により白金膜
６をマスクパターン上に形成し、フォトエッチングによ
りパターン転写を行って、電極を形成する領域５上にの
みこの白金膜６を残す（ｂ）。なおこのとき、半導体基
板１の領域５上には、あらかじめ必要に応じて基板１と
同型の不純物が高濃度に拡散されて高濃度不純物層７が
形成され、白金膜６との間の接触抵抗を下げることが行
われている。
このようにすれば、接触抵抗の低下により電極上でカ
ソード還元反応が促進されると共に、半導体基板上での
カソード還元反応が抑制され、エッチング領域の平坦性
が向上される。
以上のようにして用意された半導体基板１は、次に10
0％抱水ヒドラジンからなるエッチング液中に浸漬さ
れ、酸化シリコン膜２をマスクとしてエッチングが行わ
れる。エッチング液中で露出している領域３では、アノ
ード溶解反応が起こりシリコンが酸化されシリコンイオ
ンとして溶出する。このときシリコンがイオン化するこ
とによって生じた電子は、基板１中を通って電極である
白金膜６に達し、この表面でエッチング液中の水素イオ
ンを酸化する。このようにして、領域３と白金膜６がそ
れぞれアノードとカソードを構成するため、領域３上で
は専らアノード溶解反応が生じ、他方白金膜６上ではカ
ソード還元反応が起こる。そのため、領域３上では従来
例で生じたような局部電池反応は起こらず、基板１は平
坦性を失う事無くエッチングされる（ｃ）。
第２図は、この発明の第２の実施例を示す工程図であ
る。なお第２図で、第１図と同じ符号は同様の部材を示
し、従って重複した説明は省略する。この実施例では、
白金膜８は基板１の裏面即ちエッチング面と反対の面全
面に形成され（ａ）、エッチング中領域３におけるシリ
コン溶出で生じた電子は基板１を通り裏面の白金膜８に
達し、ここで水素イオンを還元する。そのため、領域３
では表面の平坦性を損なうことなくエッチングが進行す
る。（ｂ）。
この実施例では、半導体基板１と電極を構成する白金
膜８との接触面積を大きく取ることが出来るため、両者
の接触抵抗を下げる点で有用である。また白金膜８は、
フォトエッチングによってパターン転写を行う必要が無
いため、エッチング処理プロセスが簡単になる。
上述した第１、第２の実施例では、白金膜の形成は、
真空蒸着、フォトエッチング等の通常の半導体装置製造
プロセス中で行うことが出来るため半導体装置の量産プ
ロセス中に容易に組み込むことが出来る。
又、電極の材質は、白金膜に限らず、金、タンタル、
炭素等、エッチング液に反応しない物質であれば良い。
［発明の効果］ 以上説明したように、この発明によれば、エッチング
が施されない部分の半導体基板上に高濃度不純物層を介
してエッチング反応を起さない物質により電極が設けら
れているので、半導体基板上と電極表面でエッチングに
伴う酸化反応と還元反応がそれぞれ分離して行われる。
そのためエッチング領域はカソード還元の影響を受けて
表面の平坦性を損なわれることが無く、均一で精度の良
いエッチングをスムーズに行う事が出来、また添加剤を
加えないので生産性良くエッチングを行う事が出来る。
【図面の簡単な説明】
第１図はこの発明の一実施例に適用される半導体基板上
への電極の形成工程を示す図、第２図はこの発明の他の
実施例に適用される半導体基板上への電極の形成工程を
示す図、第３図はこの発明の従来例に係るエッチングの
工程を示す図である。 １…半導体基板、３…被エッチング領域 6,8…白金膜

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】半導体基板をエッチング溶液中に浸漬して
    酸化還元反応を生ぜしめ上記半導体基板をエッチングす
    る半導体基板のエッチング方法において、 上記半導体基板表面のエッチングを施さない部分に高濃
    度不純物層を介してエッチング反応を起さない物質によ
    り電極を形成した後にエッチングすることを特徴とする
    半導体基板のエッチング方法。
JP18228787A 1987-07-23 1987-07-23 半導体基板のエッチング方法 Expired - Fee Related JP2514210B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18228787A JP2514210B2 (ja) 1987-07-23 1987-07-23 半導体基板のエッチング方法
US07/194,943 US4836888A (en) 1987-07-23 1988-05-17 Method of chemically etching semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18228787A JP2514210B2 (ja) 1987-07-23 1987-07-23 半導体基板のエッチング方法

Publications (2)

Publication Number Publication Date
JPS6427229A JPS6427229A (en) 1989-01-30
JP2514210B2 true JP2514210B2 (ja) 1996-07-10

Family

ID=16115641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18228787A Expired - Fee Related JP2514210B2 (ja) 1987-07-23 1987-07-23 半導体基板のエッチング方法

Country Status (2)

Country Link
US (1) US4836888A (ja)
JP (1) JP2514210B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH680502A5 (ja) * 1988-12-23 1992-09-15 Mitsubishi Electric Corp
CH682528A5 (fr) * 1990-03-16 1993-09-30 Westonbridge Int Ltd Procédé de réalisation par attaque chimique d'au moins une cavité dans un substrat et substrat obtenu par ce procédé.
US5346597A (en) * 1993-09-27 1994-09-13 Industrial Technology Institute Process for etching organic polymeric materials
US5733432A (en) * 1996-08-27 1998-03-31 Hughes Electronics Cathodic particle-assisted etching of substrates
US5890745A (en) * 1997-01-29 1999-04-06 The Board Of Trustees Of The Leland Stanford Junior University Micromachined fluidic coupler
JP3755228B2 (ja) * 1997-04-14 2006-03-15 株式会社ニコン 荷電粒子線露光装置
US6007695A (en) * 1997-09-30 1999-12-28 Candescent Technologies Corporation Selective removal of material using self-initiated galvanic activity in electrolytic bath
JP4820155B2 (ja) * 2005-11-29 2011-11-24 大成建設株式会社 段ボール製ダクト及びその施工方法並びにチャンバーボックス

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61116879A (ja) * 1984-11-12 1986-06-04 Fuji Electric Co Ltd 半導体圧力変換素子起わい部の形成方法
JPS63100780A (ja) * 1986-10-17 1988-05-02 Fuji Electric Co Ltd 圧力センサの製造方法
US4765865A (en) * 1987-05-04 1988-08-23 Ford Motor Company Silicon etch rate enhancement

Also Published As

Publication number Publication date
US4836888A (en) 1989-06-06
JPS6427229A (en) 1989-01-30

Similar Documents

Publication Publication Date Title
US4152824A (en) Manufacture of solar cells
US10431611B2 (en) Method for manufacturing thin film transistor, method for manufacturing array substrate, array substrate and display device
JP2514210B2 (ja) 半導体基板のエッチング方法
US3634204A (en) Technique for fabrication of semiconductor device
JPH08250743A (ja) 半導体装置の作製方法
US3639186A (en) Process for the production of finely etched patterns
JP2730900B2 (ja) 半導体装置の製造方法
US3367806A (en) Method of etching a graded metallic film
JP3149040B2 (ja) 薄膜トランジスタ・マトリクス及びその製造方法
CN112002698B (zh) 数据线的制备方法、阵列基板的制备方法和显示机构
CN112002753A (zh) 栅极单元及其制备方法、阵列基板的制备方法、显示机构
GB2034519A (en) Masking procedure for semiconductor device manufacture
JP2731114B2 (ja) 電子素子及びその製造方法
KR100577786B1 (ko) 박막 트랜지스터 액정표시소자의 게이트 라인 형성방법
JP3255228B2 (ja) 半導体装置の製造方法
JPS58164267A (ja) 薄膜シリコントランジスタの製造方法
JPH0351823A (ja) Ｍｉｍ型非線形スイッチング素子の製造方法
JPS6273711A (ja) 半導体装置
JPS58169977A (ja) 薄膜トランジスタの製造方法
JPS60233824A (ja) 半導体基板の処理方法
JPH022311B2 (ja)
JPS6045018A (ja) オ−ム性電極の形成方法
JPH065859A (ja) アルミニウムゲートｔｆｔの製造方法
JPH01135016A (ja) 半導体装置の製造方法
JPH07270829A (ja) 非線形抵抗素子の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees