JPH04500292A - 電子的モノリシック集積化装置 - Google Patents

電子的モノリシック集積化装置

Info

Publication number
JPH04500292A
JPH04500292A JP50833889A JP50833889A JPH04500292A JP H04500292 A JPH04500292 A JP H04500292A JP 50833889 A JP50833889 A JP 50833889A JP 50833889 A JP50833889 A JP 50833889A JP H04500292 A JPH04500292 A JP H04500292A
Authority
JP
Japan
Prior art keywords
transistor
base
current
voltage
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP50833889A
Other languages
English (en)
Inventor
コンツェルマン,ゲルハルト
フィードラー,ゲルハルト
Original Assignee
ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング filed Critical ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング
Publication of JPH04500292A publication Critical patent/JPH04500292A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0214Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 電子的モノリシック集積化装置 従来技術 本発明はメインクレームの上位概念による電子的モノリシック集積化装置に関す る。
ドイツ考許出頴P3802822及びP3827052明細書にて記載されてい るように車両線路において強力送信機の高周波フィールド領域にて著しい振幅の 電圧か誘起される。そのような線路が電子装置に達する場合、それら電子装置は 障害(ノイズ)を受け得る。
路がモノリシック集積化回路の1つの接続ポイントないしバンプ(上記接続ポイ ントないしバンプは直接トランジスタのコレクタと接続されており、それのエミ ッタは実際上アース又は動作電位におかれる)に這する場合、当該機能はトラン ジスタのベースにおける制御条件に億存する。高周改又訛電圧がコレクタとエミ ッタとの間に瞬時的に加わる直流電圧を越えると、逆方向に作動されるトランジ スタのエミッタとコレクタ領域の閣の区間及びベースは電流の保給を受ける。生 成される荷電キャリアの、交流電圧の周期に比して犬の寿命のため、トランジス タは逆動作モードから通常モードへの復帰の際にも導通状態1・て保狩さnる( 当該荷電キャリアがベース外に流れ二し得ない限り)。つま9トランゾスタは高 周波交流電圧の作用下で遮断状態から作動状態へ移行し得る。その際そのトラン ジスタは連写正規のベース電流による制御の際におけるよρ高オーム状態に保持 舌れる。
発明の利点 これに対して本発明の電子装置により、そルのメインクレームの特徴的構成要件 を以て奏される利点とするところは当該トランジスタの遮断状態が維持されるこ とである。さらにほかの利点はサブクレーム2〜12及び明細書記載から明らか である。
図面 本発明を第1図〜第8図を用いて説明する。第1a図、第1b図はNPN−、P NP−トランジスタの回路を示す。第2図には当該トランジスタが遮断状態に保 持さnている限りにおいて(そのような遮断状態に保持されているとの条件のも ので、重畳された高周波交流電圧の作用下での、整流された電流ないし方向性制 御された電流のコレクタ電圧の時間経過を示す。第3図はベースとエミッタとの 間の十分低オームの抵抗ないし可制御トランジスタを以てのトランジスタの接続 構成■、第4図は阻止(遍11?)状態におかれるべきトランジスタに対する適 当な制御回路図、第5図は第4図の回路に対して改良さnた回路の構成図、第6 因は第5図の構成をでらに簡単化して示す回路図、第7図及び第8図はンヨット そ一ダイオードを有する正規の(通常の)コンクターベース区間のクランピング 回路信成図である。
発明O銃男紀戦 第1a図では0112アース側端子、02は電池電圧の正極に対する端子、2は 通常のよりにP−サブストレート上して形成され72 NPN −1−ランゾス タ、21は例えば直接的にアース01と接続されたエミッタ、22は′f:J″ Lのベース、23はそれのコレクタであり、Cのコレクタは一方では接続ポイン ト(バンプ)031C接続さnておジ他方ではアノード32としてのサブストレ ートと共に容土ダイオード3を形成する。従って当該カソード31は2のコレク タ23に相応する。第1b図1ではpNP−トランジスタ2′に対する装置構成 を示しである。
第2図にはアースに対する;レクタ電位U3□の時間特注を示しである。接続ポ イント(バンプ) 01.03に接続され7t−路が、強力送1ば機のフィール ド内に入りて釆ると、;レクタ23とエミッタ21との間に瞬時シて加071厘 流電位U23をはるかに越える振幅が誘起され得る。このような状態、場合は時 点LAにて起るものとする。有利にはサブストレート−ダイオード31・こて整 流−電流(方向性制#電流)が形成され、その場合そのWL流によっては直流を 位Uユ、が値U□、に高められる(当該トランジスタが、ベースiて7X、T′ Lルu 分−整流を流に基づき高周波((より作製投入汝醜ぜILなh限り)。
ベース空間における荷電キャリヤの高い寿命(c、。
寿命は交流電圧の周期期間よシイづオーダも犬で必ジ得る)により、通電、トラ ンジスタは本例においては正の半波中でも導通状態におかれる(上記荷電キャリ ヤが第3図に示すように、ベース22とエミッタ21との間に接続さnた低抵抗 の(低オーム値の)抵抗4を介して流れ出し傅ない限り)。低オーム抵抗4はト ランジスタ20ペース22に対する高h@御電流を生じさせる。従って上記低オ ーム抵抗は有利には可制御抵抗、例えばトランジスタ5によジ置換され得る。
そルにより生じる、第4−の制御回路では例えば、トランジスタ2に対するベー ス電流を供給する電流波6が設けられている。2に電流の流れない状態を生じさ せよりとする場合、トランジスタ5はそれのベース52を介して作動接続される べ琶である。52にて流れるベース′it流は次のような高1に選定すればよい 、即ち、トランジスタ5が電流源6のt流を導き出し得るのみならず、なお2の ベースに流れる整流−電流の成分を導き出し得るような大きさに選定するとよい 。
通常動作中上記成分は不要であるので、このような成分を、高8阪交流電圧自体 により発生すると有利である。
第5図は1つの実施例を示す。付加的補助電流はトランジスタ55によQ、そn Oベース−エミッタータイオードにて整流された又ffL電圧(この交流電圧は コンデンサ56を介して入力供給される)から生ぜしめらtzる。54cDベー スに作用する整流−電流は抵抗55′に用いて定められる。トランジスタ5がそ れのベース人力llll52を介して比較的大の高周波電圧生起の際にも連断、 作動可能であるようにするため、トランジスタ54のコレクタ電流が、アンド結 合素子53を介して5のベースに供給される。而して、高周波−電圧が作用し得 るのは仄のような際のみ即ち、52が正のとき、換言すればトランジスタ5が電 流導通状態でトランジスタ2が速断状態のときのみである。
第5囚の回路は第6図に示すように著しく簡単化さIL得る。サブストレートダ イオード3中を流れる強力な整流−電流によっては当該サブストレート中に少数 キャリヤ電流が注入される。Oのキャリヤ(電)流の一部はトランジスタ54V C対するベース電流として用いられ得る。トランジスタ54がトランジスタ2に 隣接して配置さnた場合、電子から成る少数キャリヤ(t)流の一部が、正電圧 の加わるフード−リングされた、540ベースに流れる。当該系ないしシステム は自己制御作用をする。コンデンサ56と抵抗55はWi減され得る。
高速のバイポーラロジック回路についてはコレクタの飽和領域を、切換トランジ スタのコレクタからベースまでの闇のショットキーダイオードによって口避する ことが公もである。それによってトランジスタが著しく高速にスイッチングする ようにするのである。上記手段はその場合にも有用でbる。第7図に示すように ショットキーダイオード80カソードがコレクタ23と接続さnアノードがベー ス22と接続される場合、アース電位01以下へのコレクタ23の電位の低下の 原生じる整流−電流は大部分がショットキルダイ第8図は相応のPNP トラン ジスタの回路構成を示す。
FIG、 la FIG、1b 閃恣謹査報告 国際調査報告

Claims (12)

    【特許請求の範囲】
  1. 1.少なくとも1つのトランジスタ(2,2′)を有する電子的モノリシック集 積化装置であつて、上記トランジスタのコレクタには外部から線路が導かれてお り、ここにおいて上記線路上に強力送信機の周囲にて生じるような外部高周波電 磁界によつっ高周波交流電圧が誘起されるものであり、上記の誘起される高周波 交流電圧の振幅は類似のオーダを有するものであり例えばコレクタとエミッタと の間で瞬時に作用する直流電圧より大のオーダを有するものであり、それにより 、通常遮断状態におかれているpn接合部が、誘起された高周波交流電圧により 負又は正の半被の領域にて導通方向に極性づけられており、ここにおいて上記p n接合部は当談コレクタ領域と、これに隣接する少なくとも1つの逆ドーピング 領域、例えばベースおよび/又はサブストレート領域とによつて形成されるもの であり、上記の誘起された高周波交流電圧による、当該pn接合部の導通方向へ の極性付けによつてはベース電流として作用する整流されたないし方向性制御さ れた電流が生成され該電流によつては先に遮断状態におかれたトランジスタ(2 ,2′)が作動投入接続状態におかれるように構成されているものにおいて、高 周波電流ないし電圧による上記トランジスタの不所望の作動、投入接続を阻止す る手段を具備する(第1図)ことを特徴とする電子的モノリシック集積化装置。
  2. 2.少なくとも1つのトランジスタを有し、また誘起された高周波交流電圧の領 域におけるトランジスタ(2)の作動接続が、遮断状態に保持さるべきトランジ スタのベースとエミッタとの間の十分低オームの抵抗(4)によつて阻止される よりに構成されている(第3図)請求項1記載の装置。
  3. 3.少なくとも1つのトランジスタを有し、また阻止(遮断)状態に保持さるべ きトランジスタ(2)のベースとエミッタとの間に接続された低オームの抵抗は 可調整抵抗、例えばトランジスタ(5)として構成されている(第3図)請求項 1記載の装置。
  4. 4.可調整の低オームの抵抗として胆止(遮断)状態に保持さるべきトランジス タ(2)のベースとエミッタとの間に挿入接続されたトランジスタ(5)は上記 の遮断状態に保持さるべきトランジスタの通常の遮断時間中はたんに低オームの 接続状態におかれている請求項3記載の装置。
  5. 5.上記の再調整低オーム抵抗としてのトランジスタ(5)のベース電流は高周 波交流電圧の振幅に依存しているように構成されている請求項4記載の装置。
  6. 6.上記の可調整低オーム抵抗としてのトランジスタ(5)のベース電流は高周 波交流電圧の振幅により増幅されている請求項5記載の装置。
  7. 7.上記の再調整低オーム抵抗としてのトランジスタ(5)のベース電流は高周 波交流電圧の振幅により増幅されており、ここにおいてアンド論理結合回路(5 3)を介して通常の制御符号(52)により当該増幅度はそれの作動接続時間中 のみ作用状態におかれる(題5図)請求項6記載の装置。
  8. 8.少なくとも1つのトランジスタを有し、また、可調整低抵抗としてベースと エミッタとの間に挿入されたトランジスタ(54)のベース電流の増幅のため高 周波交流電圧から(信号量)が、サブストレートダイオード(3)内を流れる整 流電流ないしそれに伴なう少数キャリヤ電流によつて生成される請求項3から7 までのいずれか1項記載の装置。
  9. 9.サブストレートダイオード(3)にて高周波交流電圧により当該サブストレ ート中に注入される少数キャリヤ電流の少なくとも1つの部分電流がトランジス タ(54)のベース電流として用いられ、該トランジスタのコレクタが、アンド 結合回路(53)を介して、トランジスタ(5)のベース(52)と接続されて いる(第6図)請求項8記載の装置。
  10. 10.少なくとも1つのトランジスタを有する電子的モノリシック集積化装置に おいて、ショットキーダイオード(8)を有し、該シヨットキーダイオードは遮 断状態に保持さるべきトランジスタ(2,2′)のコレクタとベースとの間に挿 入接続されている(第7図、第8図)請求項1からまでのいずれか1項記載の装 置。
  11. 11.少なくとも1つのトランジスタを有し、またショットキーダイオード(8 )を有し、該ショットキーダイオードのカソードが遮断状態に保持さるべきNP Nトラノジスタのコレクタに接続され、それのアノードが、上記NPNトランジ スタ(2)のベースに接続されている(第7図)請求項10記載の装置。
  12. 12.少なくとも1つのトランジスタを有し、また、シヨットキーダイオード( 8)を有し該ショツトキーダイオードのアノードが遮断状態に保持さるべきPN Pトランジスタ(2′)のコレクタに接続され、それのカソードがベースに接続 されている(第8図)請求項10記載の装置。
JP50833889A 1988-09-02 1989-08-09 電子的モノリシック集積化装置 Pending JPH04500292A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3829843.0 1988-09-02
DE19883829843 DE3829843A1 (de) 1988-09-02 1988-09-02 Elektronisches, monolithisch integriertes geraet

Publications (1)

Publication Number Publication Date
JPH04500292A true JPH04500292A (ja) 1992-01-16

Family

ID=6362146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50833889A Pending JPH04500292A (ja) 1988-09-02 1989-08-09 電子的モノリシック集積化装置

Country Status (4)

Country Link
EP (1) EP0432175A1 (ja)
JP (1) JPH04500292A (ja)
DE (1) DE3829843A1 (ja)
WO (1) WO1990003065A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1229318B (it) * 1989-05-02 1991-08-08 Sgs Thomson Microelectronics Dispositivo di protezione contro il breakdown di transistori bipolari in un circuito integrato di pilotaggio per dispositivo di potenza con carico risonante sul collettore.

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH393421A (de) * 1962-05-22 1965-06-15 Bbc Brown Boveri & Cie Transistorschaltverstärker
US4486770A (en) * 1981-04-27 1984-12-04 General Motors Corporation Isolated integrated circuit transistor with transient protection

Also Published As

Publication number Publication date
WO1990003065A1 (de) 1990-03-22
DE3829843A1 (de) 1990-03-08
EP0432175A1 (de) 1991-06-19

Similar Documents

Publication Publication Date Title
US7332943B2 (en) Method and circuit for controlling a PWM power stage
JP5444321B2 (ja) 電力変換器のための増幅器システム
GB2038583A (en) Switching circuits using mos field effect transistors
US4811191A (en) CMOS rectifier circuit
US4045744A (en) Low-frequency power amplifier
US3509446A (en) Full-wave rectifying monolithic integrated circuit
US4367509A (en) Anti-latch circuit for power output devices using inductive loads
US4746814A (en) Semiconductor device for conducting primary current upon receipt of a control signal
JPH04500292A (ja) 電子的モノリシック集積化装置
JPH0720720U (ja) トーテムポールトランジスタ出力段回路
US5764088A (en) Control circuit for an electronic switch, and a switch constituting an application thereof
JPH0290570A (ja) 電力mosfetに対するゲート・ソース保護回路
US3969653A (en) Deflection circuit for television receiver set or the like
US6653887B2 (en) Self-locking circuit arrangement
US4426590A (en) Switch controllable off and on by pulses
EP1113578A3 (en) Semiconductor protective control unit for controlling output transistors connected to inductive load
JP3262515B2 (ja) 電気回路
JPH011325A (ja) 半導体装置
US20040196103A1 (en) Switchable amplifier circuit having reduced shutdown current
JPH0542167B2 (ja)
JP3508965B2 (ja) スイッチ素子の駆動回路
JPH066967A (ja) 自己消孤型素子の駆動回路
JP2824469B2 (ja) 半導体集積回路装置
JP2853278B2 (ja) 駆動回路
CA1138570A (en) Anti-latch circuit for power output devices using inductive loads