JPH0449640A - Ｆｅｔ用パッケージ - Google Patents

Ｆｅｔ用パッケージ

Info

Publication number
JPH0449640A
JPH0449640A JP2160203A JP16020390A JPH0449640A JP H0449640 A JPH0449640 A JP H0449640A JP 2160203 A JP2160203 A JP 2160203A JP 16020390 A JP16020390 A JP 16020390A JP H0449640 A JPH0449640 A JP H0449640A
Authority
JP
Japan
Prior art keywords
chip
fet
mounting
mount
case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2160203A
Other languages
English (en)
Other versions
JP2830393B2 (ja
Inventor
Yoshihiro Idei
出井　義浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2160203A priority Critical patent/JP2830393B2/ja
Publication of JPH0449640A publication Critical patent/JPH0449640A/ja
Application granted granted Critical
Publication of JP2830393B2 publication Critical patent/JP2830393B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

Landscapes

  • Microwave Amplifiers (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＦＥＴ用パッケージに関し、特に、ノ（ッケー
ジのマウント用凸部の形状に関する。
〔従来の技術〕
従来、この種のＦＥＴ用パ・ンケージのケースは、第２
図に示すように、ＦＥＴチ・７プ１やチ・ｙプコンデン
サ２Ａ、２Ｂをそれぞれマウントする為の凸部３Ａを有
するケースＩＯＡと、このケースＩＯＡを覆うキャップ
（図示せず〉とから構成されていた。そして特にケース
ＩＯＡは金型により１回のプレス加工により作成されて
いるため、マウント用凸部３Ａの底辺部は広がり、凸部
の側壁部にはテーパ７が形成されていた。
〔発明が解決しようとする課題〕
ＦＥＴチップ１．チップコンデンサ２Ａ、２Ｂおよびマ
ツチング用の調整基板４Ａ、４ＢをケースＩＯＡ上にマ
ウントする場合、ＦＥＴの特性を出す為にＦＥＴチップ
１とチップコンデンサを近接してマウントしたり、ボン
ディングワイヤ５の長さおよびボンディング位置を指定
している為、上述した従来のケースでは、マウント用凸
部３Ａの底辺部の広がりによって、ＦＥＴチップ１とチ
ップコンデンサ２Ｂを近接してマウントすることができ
ない。その為ボンディングワイヤ長が長くなって特性が
出ないという欠点や、チップコンデンサ、ＦＥＴチップ
、調整基板等を近接し過ぎてマウントして凸部の底辺部
に乗り上げ、マウント不良を生ずるという欠点を有して
いた。
〔課題を解決するための手段〕
本発明のＦＥＴ用パッケージは、半導体チップを搭載す
るためのマウント用凸部を有するケースと、このケース
を覆うキャップとからなるＦＥＴ用パッケージにおいて
、前記マウント用凸部の側面は溝加工により垂直に形成
されているものである。
〔実施例〕
次に、本発明に関して図面を用いて説明する。
第１図は本発明の一実施例のケースの断面図であり、チ
ップコンデンサ、ＦＥＴチップ及び調整基板をマウント
した場合を示している。
第１図において、キャップ（図示せず）と共にＦＥＴ用
パッケージを構成するケース１０には、ＦＥＴチップや
チップコンデンサ２Ａを搭載するためのマウント用の凸
部３が設けられているが、これら凸部３の側面は、渭６
Ａ〜６Ｃの加工により垂直に形成されている。なお第１
図において４Ａ、４Ｂはそれぞれ入力側及び出力側の調
整基板、５Ａ〜５Ｄはボンディングワイヤである。
このように構成された本実施例によれば、追加工した溝
６Ｂ、６ＣによりＦＥＴチップ１のマウント用の凸部３
の側壁が垂直になるため、チップコンデンサ２ＡとＦＥ
Ｔチップ１とを最近接させてマウントしても、チップコ
ンデンサ２Ａが従来のように凸部の底辺部に乗り上げて
マウント不良を生ずることがなく、しかもマウント位置
が固定し易くなる為、ボンディングワイヤ５Ａ、５Ｂの
長さのばらつきが小さくなる。又、調整基板４Ａのマウ
ントも渭６Ａにより位置を固定し易くなり、マウント不
良が低減され、更にボンディングワイヤ５Ａの長さのば
らつきも小さくなる。
〔発明の効果〕
以上説明したように本発明は、パッケージを構成するケ
ースに設けられたマウント用の凸部の上面端から底辺部
にかけて垂直な溝を追加工し凸部の側面を垂直にするこ
とにより、チップコンデンサ、ＦＥＴチップ、調整基板
を最近接してマウントしてもマウント不良が生じに＜＜
、更にボンディングワイヤ長のばらつきも小さく押えら
れるので、ＦＥＴの特性のばらつきを小さくできる効果
がある。
【図面の簡単な説明】
第１図は本発明の一実施例のケースにチップコンデンサ
、ＦＥＴチップ、調整基板をマウントした場合の断面図
、第２図は従来例のケースにチップコンデンサ、ＦＥＴ
チップ、調整基板をマウントした場合の断面図である。 １・・・ＦＥＴチップ、２Ａ、２Ｂ・・・チップコンア
ンサ、３，３Ａ・・・凸部、４Ａ、４Ｂ・・・調整板、
５Ａ〜５Ｄ・・・ボンディングワイヤ、６Ａ〜６Ｃ・・
・溝、７・・・テーパ、１０．ＩＯＡ・・・ケース。 ｉ：ＦＥＴ＋ッフ。 ２Ａ、２８ニラツブ］シラ”ン”ワ゛ ３．３Ａ：６昔 ｍＡ、４８　：調整４仮 先 ５Ａ〜５Ｄ、メンラ☆ンク゛フ梢ヤ ６Ａ〜６Ｃ箕 ７：テーパ ＩＯ，ＩＯＡ　＝リース １　　図

Claims (1)

    【特許請求の範囲】
  1. 　半導体チップを搭載するためのマウント用凸部を有す
    るケースと、このケースを覆うキャップとからなるＦＥ
    Ｔ用パッケージにおいて、前記マウント用凸部の側面は
    溝加工により垂直に形成されていることを特徴とするＦ
    ＥＴ用パッケージ。
JP2160203A 1990-06-19 1990-06-19 Ｆｅｔ用パッケージ Expired - Fee Related JP2830393B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2160203A JP2830393B2 (ja) 1990-06-19 1990-06-19 Ｆｅｔ用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2160203A JP2830393B2 (ja) 1990-06-19 1990-06-19 Ｆｅｔ用パッケージ

Publications (2)

Publication Number Publication Date
JPH0449640A true JPH0449640A (ja) 1992-02-19
JP2830393B2 JP2830393B2 (ja) 1998-12-02

Family

ID=15710019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2160203A Expired - Fee Related JP2830393B2 (ja) 1990-06-19 1990-06-19 Ｆｅｔ用パッケージ

Country Status (1)

Country Link
JP (1) JP2830393B2 (ja)

Also Published As

Publication number Publication date
JP2830393B2 (ja) 1998-12-02

Similar Documents

Publication Publication Date Title
KR19980041711A (ko) 리이드프레임과 이것을 사용한 반도체장치
JPH0449640A (ja) Ｆｅｔ用パッケージ
JPS61141165A (ja) 半導体装置用リ−ドフレ−ム
JPH02144954A (ja) 半導体装置
JPS59145032U (ja) 半導体チツプ接着用のマウント剤塗布ノズル
JPH0451144U (ja)
JPH01255260A (ja) リードフレームの構造
JPH0266965A (ja) 半導体装置の製造方法
JPH01241117A (ja) アライメント・マーク
JPH04246847A (ja) 半導体集積回路のパッケージ
JP2882102B2 (ja) 電子部品
KR100341518B1 (ko) 반도체 패키지 제조용 리드 프레임
JPH03283456A (ja) 半導体装置
JPH042683U (ja)
JPH04137553A (ja) 半導体装置用リードフレーム
JPH0471288A (ja) 半導体実装基板
JP2001060647A (ja) リードフレーム
JPS63111653A (ja) 半導体装置
JPH0541460A (ja) 電子部品搭載用基板
JP2665076B2 (ja) リードフレーム
KR20020032119A (ko) 반도체 패키지
JP2686909B2 (ja) 半導体集積回路
JPH03296253A (ja) リードフレーム
JP2002009221A (ja) 半導体装置及びその製造方法
JPH033354A (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080925

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees