JPH0449441A - Ｒｏｍモジュール - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 コノ発明は、ＥＰＲＯＭ、ＯＴＰＲＯＭ、ＥＥＰＲＯＭ
等のプロクラマブルＲＯＭ　（以ドＰＲＯＭという）を
複数個実装するＲＯＭモジュールに関するものである。

〔従来の技術〕

第３図は、８ビット構成のＰＲＯＭを４個実装した従来
のＲＯＭモジュールの回路図である。同図に示すように
、ＲＯＭモンユ−ル１に８ビット構成のＦ　ＲＯＭ　２
　ａないし２ｄが実装されている。

また、ＲＯＭモジュール１への入力である、モジュール
イネーブル信号ＭＥとアドレス信号Ａｘが、アドレスデ
コーダ３に入力されている。なお、アドレス信号Ａｘは
ＲＯＭモジュール］内の選択に関わる最、Ｌ位のアドレ
ス信号で、モジコールイネプル信号ＭＥ、アドレス信号
Ａｘ以外の入力（ｖｊ号及び電源は省略されている。さ
らに、アドレスデコーダ３の２本の出力のうち、チップ
イネーブル端号ＣＥＩはＰＲＯＭ２ａ、２ｂのチップイ
ネプル端子ＣＥに、チップイネーブル信ｒｊ　ＣＥ　２
ハＦ　ＲＯＭ　２　ｃ　、　　２　ｄ　（ｔ）チップイ
ネーブル端ｒｃＥに接続されている。また、Ｐ　ＲＯＭ
　２　ａとＰＲＯＭ　２　ｃのデータ入出力端ｒＤ（ｌ
ないしＤ７、ＰＲＯＭ２　ｂとＰＲＯＭ２ｄのデータ入
出力端Ｊ’　ＤＯないしＤ７が、ＲＯＭモノニール１の
データ入出力端ｒＤＯないしＤ７およびＤ８ない［７Ｄ
１５にそれぞれ接続されている。

次に動作について説明する。通常の読み出し。

書き込み動作の場合、モジュールイネーブル信号ＭＥが
”Ｌ”レベルのとき、アドレス信号Ａｘか“Ｌ”　レベ
ルになると、アドレスデコーダ３はチップイネーブル信
号ＣＥＩをＬ”　レベルに、チップイネーブル信号ＣＥ
２を“Ｈ”レベルに設定する。このため、ＰＲＯＭ２ａ
、２ｂのチップイネーブル端子ＣＥか″Ｌ″レベルにな
り、ＰＲＯＭ　２　ａはアドレス空間前半の下位８ビツ
ト、ＰＲＯＭ２ｂはアドレス空間前半の上位８ビツトの
動作を行う。一方、ＰＲＯＭ２ａ、２ｄのチップイネー
ブル端子ＣＥは“Ｈ”　レベルになり、ＰＲＯＭ２ａ、
２ｄは不活性状態になる。このとき、ＰＲＯＭ２　ａは
ＲＯＭモジュール１のデータ入出力端子ＤＯないしＤ７
に対し、ＰＲＯＭ２ｂはＲＯＭモジュール１のデータ入
出力端子Ｄ８ないしＤ］５に対し、データを入出力する
。

また、モジュールイネーブル信号ＭＥが“Ｌ”レベルの
とき、アドレス信号Ａｘが“Ｈ″レベルなると、アドレ
スデコーダ３はチップイネーブル信号ＣＥＩを“Ｈ”レ
ベルに、チップイネーブル信号ＣＥ２を“Ｌ“レベルに
設定する。このため、ＰＲＯＭ２ａ、２ｄのチップイネ
ーブル端ｒＣＥが“Ｌ”　レベルになり、Ｆ　ＲＯＭ　
２　ｃはアドレス空間後半の下位８ビツト、ＰＲＯＭ２
ａはアドレス空間後半の上位８ビツトの動作をｔ−ｉう
。

方、ＰＲＯＭ２ａ、２ｂのチップイネーブル端子ＣＥは
”Ｈ”　レベルになり、ＰＲＯＭ２ａ　　２ｂは不活性
状態になる。このとき、ＰＲＯＭ２ａはＲＯＭモジュー
ル１のデータ入出力端子ＤＯないしＤ７に対し、ＰＲＯ
Ｍ２ａはＲＯＭモジュール］のデータ入出力端子Ｄ８な
いしＤ１５に対し、データを入出力する。

また、ＰＲＯＭ２ａないし２ｄは、ＰＲＯＭ２ａないし
２ｄそれぞれにデータを書き込むためのプログラマに対
してデバイス型名、書き込み方式などを認識させるため
に、ＰＲＯＭ２ａないし２ｄ内にデバイス識別コード発
生機能を備えている。

ＰＲＯＭ２ａないし２ｄそれぞれのアドレス端子Ａ９（
図示せず）に高電圧、例えば１２．０ボルトを印加し、
チップイネーブル端子ＣＥに“Ｌ”レベルを与えると、
通常のＲＯＭの機能は不活性化され、デバイス識別コー
ド読み出し状態になる。

この状態でＡ９を除くすべてのアドレス端子を”Ｌ”　
レベルにする、すなわちアドレス０番地を選択すると、
ＰＲＯＭ２ａないし２ｄからＰＲＯＭのメーカーコード
か読み出される。また、Ａ９゜ＡＣを除くすべてのアド
レス端子を“Ｌ”レベルにする、すなわちアドレス１番
地を選択すると、Ｐ　ＲＯＭ　２　ａないし２ｄからＰ
ＲＯＭのデバイスコードが読み出される。

〔発明が解決しようとする課題〕

従来のＲＯＭモジュールは以上のように構成されており
、１１体のＰＲＯＭ２ａないし２ｄそれぞれに対してプ
ログラマによりデータを書き込む場合には、各ＰＲＯＭ
２ａないし２ｄはプログラマに対してデバイス識別コー
ドを発生する機能を有していた。ところが、ＰＲＯＭを
複数個実装するＲＯＭモジュール１に対してプログラマ
によりデ夕を書き込もうとすると、ＲＯＭモジュール１
内にＲＯＭモジュールとしてのデバイス識別コード発生
機能がなかった。

また、従来のＲＯＭモジュール１内の各ＰＲＯＭ２ａな
いし２ｄのアドレス端子Ａ９に高電圧、例えば１２．５
Ｖを印加し、チップイネーブル端子ＣＥを“Ｌ”レベル
にしてデバイス識別コード読み出し状態にし、アドレス
０番地、１番地を読み出した場合、データ入出力端子Ｄ
ｏないしＤ７から単体のＰＲＯＭ２ａ或いはＰＲＯＭ２
ａのデバイス識別コードが、データ入出力端子Ｄ８ない
しＤ１５から単体のＰＲＯＭ２ｂ或イｉ；ｉ　Ｐ　ＲＯ
Ｍ２ｄのデバイス識別コードが出力されるが、このデバ
イス識別コードにはＲＯＭモジュール１としてのデバイ
ス識別コード、例えば１ワードは８ビツトではなく１６
ビツトであると言った情報が含まれていないので、ＲＯ
Ｍモジュール１へのデータ書き込み時には利用できない
。

従って、プログラマでＲＯＭモジュール１にデータを書
き込む場合、デバイス識別コードをプロクラマに設定す
るときの入力ミスにより、ＲＯＭモジュール１への誤書
き込みやＲＯＭモジュール１の破壊などか発生するとい
う問題かあった。

この発明は」二記のような問題点を解決するためになさ
れたもので、プログラマによるＲＯＭモジュールへのデ
ータの書き込みの際に誤書き込みや破壊なとか生しるこ
とのないＲＯＭモジュールを得ることを］」的としてい
る。

〔課題を解決するための手段〕

この発明に係るＲＯＭモジュールは、ＲＯＭモジュール
内にＲＯＭモジュールとしてのデバイス識別コードを記
憶する記憶手段と、ＲＯＭモジュール内に実装された複
数のＰＲＯＭから各ＰＲＯＭ個有のデバイス識別コード
の読み出しを禁止しつつ、記憶手段からＲＯＭモジュー
ルとしてのデバイス識別コードを読み出す読み出し制御
手段とを備えて構成されている。

〔作用〕

この発明においては、ＲＯＭモジュール内にＲＯＭモジ
ュールとしてのデバイス識別コードの記憶手段を設ける
とともに、ＲＯＭモジュール内の各ＰＲＯＭ個有のデバ
イス識別コードの読み出しを読み出し制御手段により禁
止しているので、プログラマによりＲＯＭモジュールに
対してデータを書き込む場合、ＲＯＭモジュール内の各
Ｆ　ＲＯＭ個有のデバイス識別コードか読み出されるこ
となく、ＲＯＭモジュールとしてのデバイス識別コトを
読み出ずことがてきる。

〔実施例〕

以ド、この発明の一実施例を説明する。第１図はこの発
明による８ビット構成のＰＲＯＭを４個実装したＲＯＭ
モジュールの回路図である。同図に示すように、ＲＯＭ
モジュール１に８ビット構成のＰＲＯＭ２ａないし２ｄ
か実装されている。

また、ＲＯＭモジュール１の入力である、モジュールイ
ネーブル信号ＭＥとアドレス信号Ａｘか、アドレスデコ
ーダ３に入力されている。なお、アドレス信号ＡｘはＲ
ＯＭモジュール１内の選択に関わる最上位のアドレス信
号である。第１図では、モジュールイネーブル信号ＭＥ
とアドレス信号ＡＯＡ９およびＡｘ以外の入力信号及び
電源は省略されている。

さらに、アドレスデコーダ３の２本の出力のうち、チッ
プイネーブル信号ＣＥ１はＯＲ回路５ａの一方の入力に
、チップイネーブル信号ＣＥ２はＯＲ回路５ｂの一方の
入力に接続されている。また、アドレス信号Ａ９は、レ
ベルセンス回路４の入力とＰＲＯＭ２ａないし２ｄのア
ドレス端子Ａ９に入力されている。レベルセンス回路４
の出力はＯＲ回路５ａ、５ｂのもう一方の人力に接続さ
れるとともに、反転回路７を介してデバイス識別コード
発生回路６のチップイネーブル端ｊｃＥに接続されてい
る。またＯＲ回路５ａの出力はＰＲＯＭ２ａ　　２ｂの
チップイネーブル端子ＣＥに、ＯＲ回路５ｂの出力はＰ
ＲＯＭ２ｃ、２ｄのチップイネーブル端子ＣＥに接続さ
れている。

さらに、アドレス信号ＡｎはＰＲＯＭ２ａないし２ｄと
デバイス識別コード発生回路６のアドレス端ｒＡＯに人
力されている。また、ＰＲＯＭ２ａとＰＲＯＭ２ｃのデ
ータ入出力端ｒＤＯないしＤ７及びデバイス識別コード
発生回路６のデータ出力端子ＤＯないしＤ７かＲＯＭモ
ジュール］のデータ入出力端子ＤｏないしＤ７に接続さ
れ、ＰＲＯＭ２ｂとＰＲＯＭ２ｄのデータ入出力端Ｊ’
ＤＯないしＤ７及びデバイス識別コード発生回路６のデ
ータ出力端子Ｄ８ないしＤ１５かＲＯＭモンユール１の
データ入出力端子Ｄ８ないしＤ１５に接続されている。

次に動作について説明する。通常の読み出し書き込み動
作の場合、後述するようにレベルセンス回路４の出力は
“Ｌ”レベルとなる。またモノニールイネーブル信号Ｍ
Ｅが“Ｉ、“レベルのとき、アドレス信号Ａｘが“Ｌ”
レベルになると、アドレスデコーダ３はチップイネーブ
ル信号ＣＥＩを“Ｌ“レベルに、チップイネーブル信号
ＣＥ２を“Ｈ“レベルに設定する。このため、ＰＲＯＭ
２ａ　　２ｂのチップイネーブル端Ｊ’ＣＥが“１７”
レベルになり、ＰＲＯＭ２ａはアドレス空間ｎｉｉ　Ｔ
のド位８ビット、ＰＲＯＭ２ｂはアドレス空間前゛１′
の上位８ビツトの動作を行う。−ノｊ、ＰＲＯＭ２ｃ、
２ｄのチップイネーブル端子ＣＥは“Ｈ”レベルになり
、ＰＲＯＭ２ａ、２ｄは不活性状態になる。このとき、
ＰＲＯＭ２ａはＲＯＭモジュール］のデータ入出力端子
ＤＯないしＤ７に対し、ＰＲＯＭ２ｂはＲＯＭモジュー
ル１のデータ入出力端子Ｄ８ないしＤ１５に対し、デー
タを入出力する。また、モジュールイネーブル信号ＭＥ
が“Ｌ”　レベルのとき、アドレス信号Ａｘが“Ｈ”レ
ベルになるき、アドレスデコーダ３はチップイネーブル
信号ＣＥＩを“Ｈ”レベルに、チップイネーブル信号Ｃ
Ｅ２を“Ｌ”レベルに設定する。

このためＰＲＯＭ２ａ、　２ｄのチップイネーブル端子
ＣＥが“Ｌ″レベルなり、Ｆ　ＲＯＭ　２　ｃ　ハアド
レス空間後半のＦ位８ビット、ＰＲＯＭ２ａはアドレス
空間俊才の上位８ビツトの動作を行う。

一方、ＰＲＯＭ２ａ、２ｂのチップイネーブル端子ＣＥ
は”Ｈ″レベルなり、ＰＲＯＭ２ａ、２ｂは不活性状態
になる。このとき、Ｆ　ＲＯＭ　２　ｃはＲＯＭモジュ
ール１のデータ入出力端子ＤＯないしＤ７に対し、ＰＲ
ＯＭ２ａはＲＯＭモジュール１のデータ入出力端子Ｄ８
ないしＤ　１．５に対し、データを入出力する。

レベルセンス回路４は、アドレス信号Ａ９が“Ｈ”或い
は“Ｌ”　レベルのときその出力を“Ｌ”レベルに、ア
ドレス信号Ａ９に高電圧、例えば］２、ＯＶが与えられ
たとき、その出力を“Ｈ“レベルに設定する。

また、デバイス識別コード発生回路６はレベルセンス回
路４の出力が反転回路７によって反転されてチップイネ
ーブル端子ＣＥに与えられているので、レベルセンス回
路４の出力が“Ｈルベルのときすなわち、アドレス信号
Ａ９に高電圧が１ｊえられたときに活性化される。

レベルセンス回路４の出力はまた、ＯＲ回路５ａ　、　
　５　ｂ　（７）一方（７）入力に与えられており、レ
ベルセンス回路の出力が“Ｌ”レベルのとき、すなわち
アドレス信号Ａ９に”Ｈ″或いは“Ｌ″レベル与えられ
る通常の読み出し、書き込み動作時には、前述したよう
に、ＯＲ回路５ａ、５ｂのもう一方の入力、すなわちチ
ップイネーブル信号ＣＥ　１−　、チップイネーブル信
号ＣＥ２のレベルがそのままＰＲＯＭ２ａないし２ｄの
チップイネプル端子ＣＥに勾えられる。このとき、ＲＯ
Ｍモジュール１は通常の読み出し、書き込み動作を行う
。逆に、レベルセンス回路４の出力が“Ｈ”レベルのと
き、すなわちアドレス信号Ａ９に高電圧が！ｊえられた
ときには、ＯＲ回路５ａ、５ｂの出力は“Ｈ”レベルに
固定され、ＰＲＯＭ２ａないし２ｄは不活性状態になる
。

すなわち、アドレス信号Ａ９に“Ｈ”あるいは“Ｌ”レ
ベルが与えられる通常の読み出し、書き込み動作時には
、ＰＲＯＭ２ａないし２ｄはチップイネーブル信号ＣＥ
Ｉ、チップイネーブル信号ＣＥ２によって活性化され、
ＲＯＭモジュール１のデータ入出力端子ＤｏないしＤ　
１．５に対してデータの入出力を行うが、デバイス識別
コード発生回路６は不活性状態になる。一方、アドレス
信号Ａ９に高電圧が与えられるデバイス識別コード読み
出し動作時にはＰＲＯＭ２ａないし２ｄは不活性状態に
なり、デバイス識別コード発生回路６が活性化され、Ｒ
ＯＭモジュール１のデータ入出力端子ＤＯないしＤ１５
に対してデバイス識別コードを出力する。

デバイス識別コード読み出し動作において、デバイス識
別コード発生回路６は活性化状態でアドレス信号ＡＯに
“Ｌ”レベルを！うえられるとメカ−コードを出力し、
アドレス信号ＡＯにＨ”レベルを与えられるとデバイス
コードを出力するように設定されている。従って、アド
レス信号Ａ９に高電圧を与えておいて、アドレス信号Ａ
　（）が“Ｌ”になるようなアドレス、例えば従来と同
様にθ番地を与えれば、デバイス識別コード発生回路４
からメーカーコードが、アドレス信号ＡＯが“Ｈ”にな
るようなアドレス、例えば従来と同様に１番地を与えれ
ば、デバイス識別コード発生回路４からデバイスコード
がＲＯＭモジュール１のデータ入出力端子ＤＯないしＤ
１５に対して出力される。なお、このデバイス識別コー
ド発生回路４は、例えば２ワ一ド以上のＲＯＭで実現可
能である。

次に、この発明の他の実施例について説明する。

第２図はこの発明の他の実施例による８ビット構成のＰ
ＲＯＭを４個実装したＲＯＭモジコールの回路図である
。同図に示すように、ＲＯＭモジュール１に８ピット構
成のＰＲＯＭ８ａ、８ｂ及び２ｃ、２ｄか実装されてい
る。Ｆ　ＲＯＭ　８　ａ　　８ｂは例えばその２番地及
び３番地にＲＯＭモジュール］のデバイス識別コードを
備えている。また、ＲＯＭモンユール１の人力である、
モジュールイネーブル信号ＭＥとアドレス信号Ａｘか、
アドレスデコーダ３に人力されている。なお、アドレス
に’４’　”３’　Ａ　ＸはＲＯＭモジュール１内の選
択に関わる最」−位のアドレス信号で、モジュールイネ
ーブル信号ＭＥとアドレス信号ＡＵ、ＡＩ、Ａ９及びＡ
Ｘ以外の人力伝号及び電源は省略されている。さらに、
アドレスデコーダ３の２本の出力のうち、チップイネー
ブル信号ＣＥＩはＰＲＯＭ８ａ　　８ｂのチップイネー
ブル端子ＣＥに、チップイネプル信号ＣＥ２はＰＲＯＭ
２ｃ、２ｄのチップイネーブル端子ＣＥに接続されてい
る。また、アドレス信号Ａ９は、レベルセンス回路４の
人力とＩ）ＲＯＭ８ａ、８ｂ及び２ｃ、２ｄのアドレス
端ｒＡ９に入力されている。レベルセンス回路４の出力
はＸＯＲ回路９の一方の入力に、アドレス信号Ａ１かＸ
　ＯＲ回路９のもう一力の入力にりえられている。また
、Ｘ　ＯＲＨ回路の出力はＰＲＯＭ８ａ、８ｂ及び２ｃ
、２ｄのアｉ・レス端子Ａ１に接続されている。さらに
、アドレス信号Ａ　（］はＩ）　ＲＯＭ８ａ、８ｂ及び
２ｃ、２ｄのアドレス端Ｊ″ＡＯに接続されている。ま
た、Ｆ　ＲＯＭ　８　ａと２ｃのデータの入出力端子Ｄ
ｏないしＤ７及びＰＲＯＭ８ｂと２ｄのデータ入出力端
子Ｄ　ＯないしＤ７が、ＲＯＭモジュール１のデータ入
出力端ｒＤ（１ないしＤ７及びＤ８ないしＤ１５にそれ
ぞれ接続される。

次に、この発明の他の実施例の動作を説明する。

レベルセンス回路４は、アドレス信号Ａ　Ｑが“Ｈ”或
いは“Ｌ”レベルのときその出力を°′Ｌ”レベルに、
アドレス信号へ９に高電圧、例えば］２．５Ｖが！ｊえ
らたとき、その出力を“Ｈ”レベルに設定する。レベル
センス回路４の出力はＸ。

ＲＮ回路の一力の人力に与えられており、レベルセンス
回路４の出力か′Ｌ”レベルのとき、ずなわちアドレス
信号Ａ９にＨ”或いは“Ｌ”レベルか！ｊえられたとき
には、ＸＯＲ回路９のもう方の人力、ずなわちアドレス
信号Ａ］かそのままＰＲＯＭ８ｄ、８ｂ及び２ｃ、２ｄ
に勾えられる。

このとき、ＲＯＭモジュール１は通常の読み出し書き込
み励信を行う。

通常の読み出し、書き込み動作の場合、モジュールイネ
ーブル信号ＭＥかＬ”レベルのとき、アドレス信号Ａｘ
か“Ｌ”レベルになると、アドレスデコーダ３はチップ
イネーブル信号ＣＥＩを゛Ｌ″レベルに、チップイネー
ブル信号ＣＥ２を”　Ｈ”　レベルに設定する。このた
めＰＲＯＭ８ｄ８ｂのチップイネーブル端子ＣＥが“Ｌ
”レベルになり、ＰＲＯＭ８ｄはアドレス空間前半の下
位８ビツト、ＰＲＯＭ８ｂはアドレス空間前半の上位８
ビツトの動作を行う。一方、ＰＲＯＭ２ｃ。

２ｄのチップイネーブル端子ＣＥは“Ｈ”レベルになり
、ＰＲＯＭ２ｃ、２ｄは不活性状態になる。

このとき、ＰＲＯＭ８ａはＲＯＭモジュール１のデータ
入出力端子ＤＯないしＤ７にχｔ　Ｌ、Ｐ　Ｒ０Ｍ８ｂ
はＲＯＭモジュール１のデータ入出力端ｒＤ８ないしＤ
　１５に対し、データを人出力する。

またモジュールイネーブル信号ＭＥが“Ｌ”レベルのと
き、アドレス信号Ａｘか″Ｈ”　レベルになると、アド
レスデコーダ３はチップイネーブル信号ＣＥ］を”Ｈ”
レベルに、チップイネーブル信号ＣＥ２を”Ｌ″レベル
設定する。このためＰＲＯＭ２ｃ、２ｄのチップイネー
ブル端子ＣＥが”Ｌ”　レベルになり、ＰＲＯＭ２ｃは
アドレス空間後半の下位８ビツト、ＰＲＯＭ２ｄはアド
レス空間後半の上位８ビツトの動作を行う。一方、ＰＲ
ＯＭ８ｄ、８ｂのチップイネーブル端子ＣＥは“Ｈ”レ
ベルになり、ＰＲＯＭ８ｄ、８ｂは不活性状態になる。

このとき、Ｆ　ＲＯＭ　２　ｃはＲＯＭモジュール１の
データ入出力端子Ｄ　ＯないしＤ７に対し、ＰＲＯＭ２
ｄはＲＯＭモジュール１のブタ入出力端子ＤＢないしＤ
１５に対し、データを入出力する。

次に、デバイス識別コード読み出し動作を行う場合は、
モジュールイネーブル信号ＭＥを“Ｌ”レベルに設定し
、かつアドレス信号として０番地あるいは１番地を入力
するとともに、アドレス信号Ａ９は高電圧に立ち上げる
。モジュールイネプル信号ＭＥがＬ”レベル、アドレス
信号Ａｘが゛Ｌ″レベルであるので、アドレスデコーダ
３から出力されるチップイネーブル信号ＣＥ１．ＣＥ２
はそれぞれ″Ｌ″ルベル、“Ｈ”　レベルとなり、ＰＲ
ＯＭ８ａ、８ｂは活性状態、ＰＲＯＭ２ｃ　　２ｄは不
活性状態となる。また、アドレス信号Ａ９が高電圧であ
るので、レベルセンス回路４の出力が“Ｈ”レベルとな
り、これがＸＯＲ回路９の一方の入力に与えられる。従
って、ＸＯＲ回路９のもう一方の入力、すなわちアドレ
ス信号Ａ１のレベルが反転されてＰＲＯＭ８ａ、８ｂ及
び２ｃ、２ｄに与えられる。デバイス識別コードがＰＲ
ＯＭ８ａ、８ｂの２番地、３番地に人っているとすると
、従来と同様にアドレス信号に０番地を！ｊえると、こ
れがＸＯＲ回路９により２番地に変換され、ＰＲＯＭ８
ａ、８ｂの２番地からメカ−コードが読み出され、また
アドレス信号に１番地を与えると、これがＸＯＲ回路９
により３番地に変換され、ＰＲＯＭ８ａ、８ｂの３番地
からデバイスコードが読み出される。なお、ＰＲＯＭ８
ａ、８ｂのＯ，１番地にはＰＲＯＭ固有のデバイス識別
コードが入っている。

なお、この発明をＲＯＭモジュールの一種として、ＰＲ
ＯＭを複数個実装したＩＣカードに適用しても同様の効
果を奏する。

〔発明の効果〕

以上説明したように、この発明によれば、ＲＯＭモジュ
ール内にＲＯＭモジュールとしてのデバイス識別コード
を記憶する記憶手段と、ＲＯＭモジュール内に実装され
た複数のＰＲＯＭから各ＰＲＯＭ個有のデバイス識別コ
ードの読み出しを禁止しつつ、記憶手段からＲＯＭモジ
ュールとしてのデバイス識別コードを読み出す読み出し
制御手段とを備えているので、プログラマによりＲＯＭ
Ｍモジュールに対してデータを書き込む場合、ＲＯＭモ
ジュール内の複数のＰＲＯＭのデバイス識別コードが読
み出されることなく、ＲＯＭモジュールのデバイス識別
コードが読み出される。従って、プログラマにＲＯＭモ
ジュールのデバイス識別コードの入力をする際のミスに
よるＲＯＭモジュールへの誤書き込みや、ＲＯＭモジュ
ールの破壊が防げ、信頼性の高いＲＯＭモジュールへの
ブタの書き込みかできるという効果がある。

【図面の簡単な説明】

第１図はこの発明によるＲＯＭモジュールの一実施例を
示す回路図、第２図はこの発明によるＲＯＭモジュール
の他の実施例を示す回路図、第３図は従来のＲＯＭモジ
ュールを示す回路図である。 図において、１はＲＯＭモジュール、２ａないし２ｄ及
び８ａ、８ｂはＰＲＯＭ、３はアドレスデコーダ、４は
レベルセンス回路、５ａ、５ｂはＯＲ回路、６はデバイ
ス識別コード発生回路、７は反転回路、９はＸＯＲ回路
である。 なお、各図中同一符号は同一または相当部分を示す。

Claims (1)

【特許請求の範囲】
1. （１）複数のＰＲＯＭを実装するＲＯＭモジュールであ
   つて、 前記ＲＯＭモジュールとしてのデバイス識別コードを記
   憶する記憶手段と、 前記複数のＰＲＯＭから各ＰＲＯＭ個有のデバイス識別
   コードの読み出しを禁止しつつ、前記記憶手段から前記
   ＲＯＭモジュールとしてのデバイス識別コードを読み出
   す読み出し制御手段とを備えたＲＯＭモジュール。