JPH0447340B2

JPH0447340B2 -

Info

Publication number: JPH0447340B2
Application number: JP61105772A
Authority: JP
Inventors: Eichi Hooren Gaado; Deii Chapuman Deebido; Eru Teitsuzeru Robin; Aaru Parumukuisuto Suteibun
Original assignee: Sony Tektronix Corp
Current assignee: Tektronix Japan Ltd
Priority date: 1985-05-28
Filing date: 1986-05-08
Publication date: 1992-08-03
Also published as: JPS61272841A; US4748556A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、一般にデータ取り込み装置に利用で
きるアドレス検出回路、特に、処理装置で実行中
のプログラムが、ダイナミツクにアドレス指定さ
れた変数の記憶位置をアクセクしたときを検出す
るアドレス検出回路に関する。

［従来の技術及び問題点］ワード認識器（ワード・レコグナイザ）は、マ
イクロプロセツサなどの処理装置のデータ又はア
ドレス・バスの如きバスに選択したデータ・ワー
ドが現われたときに、指示信号を発生する。ロジ
ツク・アナライザの如きデータ取り込み装置は、
しばしばこれらの指示信号を用いてデータ取り込
みを開始したり、停止したりする。マイクロプロ
セツサが高級言語を実行しているいくつがのアプ
リケーシヨンでは、プログラムがメモリ内に蓄積
された特定の変数をアクセスした後のある時点
で、データ取り込みを開始したり停止したりする
のが望ましい。各変数が蓄積されたメモリ・アド
レスが予め既知のプログラミング言語において
は、特定の変数に関連したメモリ・アドレスがマ
イクロプロツセサのアドレス・バスに現われたと
きに指示信号を発生するようにワード認識器をプ
ログラムすることのみが必要である。しかし、マ
イクロプロセツサが、パスカル（Pascal）、シー
(C)又はアルゴル（Algol）の如き言語で書かれた
プログラムを実行している際、変数はダイナミツ
クにアドレス指定され、プログラム動作中は各プ
ログラム変数がメモリ・スタツク上にあり、プロ
グラム動作前にそのメモリ・アドレスは分からな
い。したがつて、簡単なワード識別器を用いたの
では、プログラムが変数をアクセスしたときを判
断できない。

よつて、ダイナミツクにアドレス指定される変
数のメモリ位置をマイクロプロセツサがアクセス
したときを認識するための方法及び装置は有用で
あり、且つ必要とされている。

したがつて、本発明の目的は、マイクロプロセ
ツサが実行しているプログラムが、ダイナミツク
にアドレス指定される変数をアクセスしたとき
に、指定信号を発生できるアドレス検出回路の提
供にある。

［問題点を解決するための手段及び作用］本発明のアドレス検出回路によれば、変数追従
ワード認識回路を用いて、ダイナミツクにアドレ
ス指定される変数が蓄積されたメモリ記憶位置を
マイクロプロセツサがアクセスしたときに、第１
指示信号を発生する。この変数のアドレスはメモ
リ・スタツクのダイナミツクに割り当てられたベ
ース（基準）・アドレスと既知のアドレス・オフ
セツトとの和であり、この変数はベース・アドレ
スに関連しスタツクに蓄積されている。アドレス
検出回路は先ず、マイクロプロセツサが実行して
いるプログラムにより決まるダイナミツク割り当
てベース・アドレスを蓄積し、マイクロプロセツ
サ・アドレス・バスにその後現われるアドレスを
監視し、現在のアドレスが蓄積されたベース・ア
ドレス及び既知のアドレス・オフセツトの和に一
致したときに第１指定信号を発生する。

また本発明によれば、アドレス検出回路は、ベ
ース・アドレスがマイクロプロセツサのデータ・
バスに現われたときにベース・アドレスを蓄積す
るベース・レジスタ（蓄積手段）と、このベー
ス・レジスタに蓄積された数とマイクロプロセツ
サのアドレス・バスに現われる各アドレスとの差
を求める演算ロジツク・ユニツトと、発生された
この差が既知のオフセツトに等しいときに第１指
示信号を発生する監視手段とを具えている。

更に本発明によれば、更に監視手段を設け、ス
タツクのベース・アドレスを指示するポインタ変
数の非ダイナミツクに割り当てたメモリ・アドレ
スが、書込みサイクル中にアドレス・バスに現わ
れたときに第２指示信号を発生する。メモリに書
き込む如く、ベース・レジスタがデータ・バスに
現われたベース・アドレス・ポインタを蓄積する
ように、この第２指示信号をベース・レジスタの
ストローブ制御端に供給する。

また本発明によれば、メモリ・スタツクを確立
する選択したプログラム・サブルーチンに関連
し、非ダイナミツクに割り当てたメモリ・アドレ
スがマイクロプロセツサのアドレス・バスに現わ
れたときに、第３指示信号を発生する。書込みサ
イクルにベース・ポインタ・アドレスがアクセス
されていると監視手段が判断すると、この第３指
示信号が監視手段をエネーブルして、第２指示信
号を発生する。アドレス検出回路は先ず、スタツ
クを確立するサブルーチンを呼び出す時を判断
し、次に、データ・バスにベース・アドレスが現
られた時に、ベース・ポインタ・メモリ・アドレ
スに書き込む如く、このベース・アドレスをベー
ス・レジスタに蓄積し、最後に、選択された変数
が蓄積されたアドレス、即ち、選択されたベー
ス・アドレス既知のアドレス・オフセツトとの和
にアドレス・バスの現在のアドレスが一致した時
に第１指示信号を発生する。

［実施例］以下、添付図を参照して本発明の好適な実施例
を説明する。第３図は、本発明のアドレス検出回
路を用いたデータ取り込み装置１０のブロツク図
である。この装置１０は、被試験装置１４内で動
作するマイクロプロセツサ（処理装置）のデー
タ、アドレス及び選択した制御ライン出力の状態
シーケンスを取り込み、ランダム・アクセス取り
込みメモリ１２に蓄積する。装置１０はプローブ
１６を具えており、このプローブ１６は、このプ
ローブ内の内部バツフア及びプログラマブル相互
接続配線を介して、被試験マイクロプロセツサの
制御ラインの選択した部分、データ、ライン及び
アドレス・ラインを、データ・ラツチ１８、アド
レス・ラツチ２０及び制御ラツチ２２に夫々接続
する。また、このプローブ１６は、ライン３４を
介して、マイクロプロセツサの他の選択した制御
ラインをトランザクシヨン・アナライザ２６に接
続する。

トランザクシヨン・アナライザ２６は、ライン
３４の選択した制御ライン・データの状態に応じ
た適当な時に、制御出力ライン２８，３０及び３
２を介して適当なラツチ制御信号をラツチ１８，
２０及び２２に転送して、これらラツチによるプ
ローブ１６からのデータ、アドレス及び制御情報
の蓄積を制御する。これらのラツチ１８，２０及
び２２に蓄積されたデータは、データ・バス３
６、アドレス・バス３８及び制御ラインバス４０
を介して、取り込みメモリ１２のデータ入力端子
に転送する。また、トランザクシヨン・アナライ
ザ２６は、このトザクシヨン・アナライザにより
ラツチ１８，２０及び２２がプローブ１６からの
新たなデータを蓄積するごとに、クロツク信号を
発生する。このクロツク信号は、ライン４８を介
して、取り込み状態マシーン４６に転送する。

更にトランザクシヨン・アナライザ２６は、ラ
イン３４の選択した制御ライン・データの状態か
ら、被試験装置１４のマイクロプロセツサが実行
する読出し又は書込みの動作の如きトランザクシ
ヨンの形式を判断し、このトランザクシヨンの形
式を表わす２進コード・タグ信号をバス４２に発
生し、取り込みメモリ１２のデータ入力端子に導
く。これにより、いかなる装置も、取り込みメモ
リに蓄積されたデータを利用して、この取り込み
メモリに蓄積されたデータ、アドレス及び制御デ
ータに関連して生じたトランザクシヨンの形式を
判断できる。バス４２を介して、同じタグ信号を
取り込み状態マシーン４６にも供給する。トラン
ザクシヨン・アナライザ２６は、書込みトランザ
クシヨン中に、有効データがデータ・バス３６に
現われた時に単一ビツトの指示信号WRを１つ以
上のワード認識回路（アドレス検出回路）５４に
供給してもよい。これらの指示信号及びワード認
識回路５４を詳細に後述する。トラザクシヨン・
アナライザ２６に類似したトランザクシヨン・ア
ナライザは、アメリカ合衆国特許出願第730418号
に詳細に開示されている。

取り込み状態マシーン４６は、取り込みメモリ
１２のデータ蓄積動作を制御する。すなわち、ト
ランザクシヨン・アナライザ２６からのクロツク
信号を受けると、ライン５０を介して書込み信号
を書込みメモリ１２の書込み制御入力端に転送
し、メモリ１２がそのアドレスを１だけ増分し、
ライン３６，３８，４０及び４２のデータを新た
なアドレスに蓄積する。現在のメモリ・アドレス
が最大可能数を過ぎるまで増分すると、このアド
レスは最小数にリセツトされ、現在のデータがそ
のアドレスの以前に蓄積されたデータを書き換え
る。

取り込み状態マシーン４６は、クオリフアイ・
ビツオを発生し、ランイン５２を介してメモリ１
２に転送する。取り込み状態マシーン４６が、ト
ランザクシヨン・アナライザ２６からのクロツク
信号を受ける度に書込み信号を発生しないよう
に、この状態マシーンをプログラムできるので、
メモリ１２に蓄積されたデータのシーケンスはギ
ヤツプを有し、１つ以上の連続したマイクロプロ
セツサ・トランザクシヨンがメモリ１２内に蓄積
されていないことを示すデータがメモリ１２に蓄
積される。現在のデータを蓄積する直前にかかる
データ蓄積のギヤツプが生じると、このクオリフ
アイ・ビツトをライン３６，３８，４０及び４２
の現在のデータと共に蓄積する。

データ、アドレス又は制御信号の特定のパター
ンがライン３６，３８又は４０に現われたとき、
ライン５６を介して指示信号を取り込み状態マシ
ーン４６を転送するように、１つ以上のワード認
識回路５４をプログラムできる。ワード認識回路
５４からの選択した指示信号を受けた際、又はト
ランザクシヨン・アナライザ２６からの選択した
タグ信号を受けた際に、書込み信号の発生を開始
又は停止するように取り込み状態マシーン４６を
プログラムできる。

取り込み状態マシーン４６は、タグとワード認
識回路５４の指示信号との選択したロジツク組合
せを基に書込み信号を開始又は停止する他に、制
御ライン６０を用いて種々のカウンタ及びタイマ
ーの動作をセツトし、これ等動作が開始するよう
にプログラムできる。カウンタ又はタイマーが所
定の限界に達すると、ライン６２を介して適当な
限界信号を取り込み状態マシーン４６に転送す
る。

この状態のマシーンは、この限界情報を用い
て、書込み信号を開始又は停止する。例えば、ラ
イン３８に選択したアドレスが現われた後、100
マイクロプロセツサ・トランザクシヨンの間、取
り込みメモリ１２にデータをセーブするのを停止
するのが望ましい。この場合、選択したアドレス
が現われたとき、ライン３８のこの選択したアド
レスを認識し、状態マシーン４６に指示信号を発
生するように、１つのワード認識回路５４をプロ
グラムする。ライン６０を介して100個のパルス
を受けると、ライン６２に限界信号を発生するよ
うに１つのカウンタ５８をプログラムする。指示
信号を受けると、状態マシーン４６は、クロツ
ク・パルスを受けるごとライン６０を介しての計
数パルスの転送を開始する。取り込み状態マシー
ン４６がライン６２の限界信号を検出すると、メ
モリ１２に書込み信号を発生するので、データ蓄
積が完了する。

データの取り込みを開始する前に、プログラム
制御器６４によりワード認識回路５４、状態マシ
ーン４６及びトランザクシヨン・アナライザ２６
のすべてをプログラムできる。このプログラム制
御器６４は、各被制御装置に接続された制御ライ
ン、アドレス・ライン及びデータ・ラインを有す
るマイクロプロセツサ・システムでもよい。

被試験装置１４内のマイクロプロセツサが高級
言語プログラムを実行しているあるアプリケーシ
ヨンにおいて、メモリに蓄積された特定の変数を
プログラムがアクセスする前又は後のある点で、
データの取り込みを開始又は停止するのが望まし
い。あるプログラム言語では、各変数が蓄積され
るメモリ・アドレスが既知である。この場合、特
定の変数に関したメモリ・アドレスがアドレス・
バス３８に現われたときに、指示信号を取り込み
状態マシーン４６に供給するように従来のワード
認識回路５４をプログラムすることのみが必要で
ある。しかし、マイクロプロセツサがパスカル、
シー又はアルゴルの如き言語で書かれたプログラ
ムを実行している際、各プログラム変数のメモ
リ・アドレスはダイナミツクに割り当てられ、プ
ログラム動作中にメモリ・スタツクのある記憶位
置に蓄積された変数は、プログラム動作前には分
からない。よつて、簡単なワード認識器のみを用
いたのでは、プログラムが変数をアクセスしたと
きを判断できない。例えば、被試験装置１４内の
マイクロプロセツサ上で実行できる代表的なパス
カルのプログラムには次のようなものがある。

program factorial（input，output）；var ｎ，ｙ：integer； begin read（ｎ）ｙ：nfact（ｎ）； write（ｎ）； end procedure nfact（ｘ） var ｘ：interget； begin ifx＜２ then nfact：＝１ else nfact：nfact（ｘ−１）＊ｘ end. 「因数（factorial）」と呼ばれるこのプログラ
ムは、任意の入力された整数ｎの因数を決定し、
この因数をスクリーンに表示する。ｙ：＝nfact
（ｎ）ラインは手続き（procedure）「nfact（ｘ）」
を最初に呼び出し、ｎ変数の現在の値をこの手続
きのローカル変数ｘに渡す、ｘが１ならば（即
ち、２未満ならば）、変数nfactの値を１にセツト
し、手続きを終了する。しかしｘが２よりも大き
いと、例えば、ｘが４だと、「nfact（ｘ−１）＊
ｘ」のラインによりnfactの値を決定する。しか
し、nfact（ｘ−１）が既知ではないので、ｘが４
のときのnfactの値は決定できない。ｘが３に等
しい２回目、ｘが２に等しい３回目、及びｘが１
に等しい４回目においても、手続きnfact（ｘ）が
それ自体を呼び出す。この場合、「then nfac：＝
１」のラインがnfactを決定する。

第４手続き呼び出しが終了し、nfact（ｘ−１）
用の値１を第３手続き呼び出しに戻す。この第３
手続呼び出しは、ｘ＝２のnfactの値を計算でき
る。第３手続き呼び出しが終了し、nfact（ｘ−
１）の値２の第２手続き呼び出しに戻す。第１手
続き呼び出しが、ｘ＝４用のnfactを計算し、こ
れをｙとしてメイ・プログラムに戻すまで、この
処理が持続する。次に「write（ｙ）」のラインに
よりｙの値をプリントし、プログラムが終了す
る。

第４図は、このプログラムの動作中に試験装置
１４内のランダム・アクセス・メモリを配置する
方法のマツプを示す。オペレーテイング・システ
ムはメモリの特定部分であるアドレスＡ及びＢの
間に蓄積されており、パスカル言語はアドレスＣ
及びＤの間に蓄積されており、因数のプログラム
はアドレスＥ及びＦの間に蓄積されている。これ
らのアドレスは固定であり（即ち、ダイナミツク
には割り当てられておらず）、プログラムを実行
する前に操作者により確定される。プログラムの
実行中に、因数プログラムが発生するデータを蓄
積するために、「スタツク」を形成する。プログ
ラムが利用する変数用の蓄積空間を因数プログラ
ムが先ず要求し始めると呼び出され、オペレーテ
イング・システムに属する空間管理サブルーチン
が、スタツクの開始（ベース）アドレスを決定す
る。このベース・アドレスはダイナミツクに割り
当てられるので、プログラム動作前に割り当てる
のは一般にはできない。

因数プログラムが開始すると、メモリ・スタツ
クを確立するために空間管理サブルーチンを呼び
出して、変数ｎ用の蓄積空間を要求する。空間管
理サブルーチンがスタツクのベース・アドレスを
決定し、そのアドレスを変数（アドレス・ポイン
タ）として、メモリ内の特定の記憶位置に蓄積
する。このポインタ・アドレスは固定されるが、
プログラム動作前に操作者が決定してもよい。次
に、プログラムが新たな変数用のメモリ空間を要
求し、空間管理サブルーチンが、１だけ増分され
たベース・アドレス数にこのメモリ空間を割り当
てる。（いくつかのシステムでは、第２変数を１
だけ増分されたベース・アドレスに割り当てる。）
３番目に、プログラムが変数用のメモリ空間を要
求し、空間管理サブルーチンが２だけ増分された
ベース・アドレス数にこのメモリ空間を割り当て
る。更にアドレス空間が要求されると、空間管理
サブルーチンは、ベース・アドレス数を更に増分
して、変数アドレスを割り当てる。

例示したプログラムにおいて、ｎの値４は、因
数プログラムが蓄積する最初の変数なので、この
値をベース・アドレスＧに蓄積する。ｙはプログ
ラムが導入する次の変数なので、次のアドレスＧ
＋１をｙの値用に確保する。初めｙの値は分から
ないので、確保した空間にはデータがロードされ
ない。第１手続き呼び出し用のｘ＝４の値をアド
レスＧ＋２に蓄積し、アドレスＧ＋３を第1nfact
（ｘ）手続き呼び出しにより決定するnfactの値用
に確保する。次に、第2nfact（ｘ）手続き呼び出
し用のｘ＝３の値をアドレスＧ＋４に蓄積し、ア
ドレスＧ＋５を第２手続き呼び出しにより決定す
るnfactの値用に確保する。ｘ＝１の値をアドレ
スＧ＋８に蓄積し、第４手続き呼び出しにより決
定するnfactの値１をアドレス位置Ｇ＋９蓄積す
るまで、この処理を持続する。第４手続き呼び出
しが終了した後、第３手続き呼び出しは、アドレ
スＧ＋９に蓄積されたnfactの値とＧ＋６に蓄積
されたｘの値とを掛け算し、その結果をnfactと
して確保したアドレスＧ＋７に蓄積する。第３手
続き呼び出しが終了した後、第２手続き呼び出し
は、アドレスＧ＋７に蓄積されたnfactの値とＧ
＋４に蓄積されたｘの値とを掛け算し、その結果
をアドレスＧ＋５に蓄積する。最後に、第１手続
き呼び出しは、アドレスＧ＋５に蓄積された
nfactの値とＧ＋３に蓄積されたｘの値とを掛け
算し、その結果をｙとしてアドレスＧ＋１に蓄積
する。次に第１呼び出しが終了し、メイン・プロ
グラムがアドレスＧ＋１に蓄積されたｙのこの値
をプリントし、終了する。

再び第３図を参照する。被試験装置１４が例示
したプログラムを実行するマイクロプロセツサな
らば、このマイクロプロセツサがプログラムに関
連した変数の１つを計算する時点にある程度関連
して、データの取り込みを開始又は終了するのが
望ましい。例えば、ｘ＝１用にnfactの値が決ま
つたとき、データ取り込みを開始するのが望まし
い。アドレス・バス３８にアドレスＧ＋９が現わ
れたときに、取り込み状態マシーン４６に指示信
号を開始するように従来のワード認識回路５４を
プログラムできる。しかし、プログラムが実行す
る前にこのアドレスは一般には分からないので、
従来のワード認識器のみでは、かかる指示信号の
発生に利用できない。

第３図において、データ取り込み装置１０は複
数のワード認識回路５４を具えており、これ等の
内いくつかは従来のワード認識器であるが、１つ
以上は本発明による変数追従型ワード認識器、即
ち、アドレス検出回路である。第１図は、本発明
によるリローダブル（reloadable）アドレス検出
回路（ワード認識回路）５４のブロツク図であ
る。このワード認識回路５４は、例示のプログラ
ムのＧ＋９の如くダイナミツクにアドレスされる
変数が蓄積されるメモリ記憶位置を被試験装置１
４のマイクロプロセツサがアクセスした時、ライ
ン５６を介して取り込み状態マシーン４６に第１
指示信号を発生する。この変数のアドレスは、メ
モリ・スタツクのダイナミツクに割り当てられた
ベース・アドレスＧと既知のアドレス・オフセツ
ト（即ち＋９）と組合わせであり、この変数をベ
ース・アドレスに関連したスタツクに蓄積する。
変数追従型ワード認識器は、マイクロプロセツサ
が実行しているプログラムの空間配置サブルーチ
ンが、ダイナミツクに割り当てられるベース・ア
ドレスを決定したときに、このベース・アドレス
をベース・レジスタ（蓄積手段）７０に蓄積す
る。また、このワード認識器は監視手段７２を具
えており、アドレス・バス３８にその後現われる
アドレスを監視し、現在のアドレスが、蓄積され
たベース・アドレスと既知のアドレス・オフセツ
トとの和に一致すると、ライン５６に第１指示信
号を発生する。

好適な実施例において、監視手段２７は、演算
ロジツク・ユニツト（ALU）７４と、従来のワ
ード認識器７６とを具えている。レジスタ７０に
蓄積されたベース・アドレスをALU７４の第１
入力端に供給し、第３図のアドレス・ラツチ２０
からのアドレス・バス３８をALU７４の第２入
力端に接続する。ALU７４は、その第２入力端
に現われたマイクロプロセツサの現在のアドレス
から第１入力端に現られたベース・アドレス数を
減算し、その結果を第１ワード認識器７６に転送
する。ワード認識器７６は、その入力端子に現わ
れるALU７４からの差数が、選択されたダイナ
ミツク蓄積変数のアドレス・オフセツト（即ち、
＋９）のとき、第１指示信号を発生するように予
めプログラムされている。

別の監視手段７８を設けて、ライン８０を介し
てベース・レジスタ７０の蓄積制御入力端に第４
指示信号を供給し、データ・バス３６にベース・
アドレスが現われたとき、レジスタ７０にスタツ
ク・ベース・アドレス（例えば、例示のプログラ
ムのアドレスＧ）を蓄積させる。好適な実施例に
おいて、監視手段７８は、従来の第２ワード認識
器８２と、従来の第３ワード認識器８４と、ロジ
ツク回路８６とで構成する。

アドレス・バス３８にプログラムの第１命令を
含むメモリ・アドレス又はメモリ・スタツクを確
立する手続きが現われたとき、ライン８８を介し
てロジツク回路８６に第３指示信号を供給するよ
うに、第３ワード識別器８４を予めプログラムす
る。本例において、これは、因数プログラムの第
１命令を含むアドレスＥである。このアドレス
は、ダイナミツクに割り当てされないので、プロ
グラムを実行する前に操作者が確定できる。

アドレス・バス３８の信号及びトランザクシヨ
ン・アナザライザ２６からの書込みサイクルWR
指示信号を第２ワード認識器８２の入力端に供給
する。書込みサイクル中に、スタツク・ベース・
ポインタのアドレス（例えば、この例におけるア
ドレス）がアドレス・バス３８に現われたとき
に、ライン９０介してロジツク回路８６に第２指
示信号を供給するように、第２ワード認識器８２
を予めプログラムする。ベース・ポインタ・アド
レスも固定であり、プログラムを実行する前に操
作者が決定できる。

ロジツク回路８６は、第３ワード認識器８４か
ら第３指示信号を受けた後に第２ワード認識器８
２から第２指示信号を受けると、ライン８０に第
４指示信号を発生する。この時に、プログラムは
スタツクをセツト・アツプする空間配置サブルー
チンを呼び出し、この空間配置サブルーチンがベ
ース・アドレスをそのポインタ・アドレスに書き
込む。よつて、このベース・アドレスがデータ・
バス３６上にあり、ベース・レジスタ７０はロジ
ツク回路８６からの第４指示信号に応答してこの
ベース・アドレスを蓄積できる。ベース・アドレ
スが蓄積されるので、上述したごとく適当な時点
において、監視手段７２は、取り込み状態マシー
ン４６に第１指示信号を供給する。

第１、第２及び第３ワード認識器の機能を実行
可能な従来のワード認識器、及び演算ロジツク・
ユニツト７４の機能を実行可能な装置は、市販さ
れており、当業者に周知なので、これ以上の詳細
な説明は省略する。ロジツク回路８６の詳細な実
施例を第２図にブロツク図で示す。このロジツク
回路８６、RSフリツプ・フロツプ９２及びアン
ド・ゲート９４を具えている。第３ワード認識器
８４からのライン８８上の第３指示信号をRSフ
リツプ・フロツプ９２のＳ入力端に供給し、RS
フリツプ・フロツプ９２のＱ出力をアンド・ゲー
ト９４の一方の入力端に供給する。第２ワード認
識器８２からのライン９０上の第２指示信号をア
ンド・ゲート９４の第２入力端に供給する。RS
フリツプ・フロツプ９２、Ｓ入力端に高の第３指
示信号を受けると、Ｑ出力を高にセツトする。第
２指示信号が高になると、アンド・ゲート９４の
出力、即ち、第４指示信号も高になる。第４指示
信号を、ライン８０を介してベース・レジスタ７
０の書込み制御入力端に転送する他に、RSフリ
ツプ・フロツプ９２のリセツト端子に帰還して、
このフリツプ・フロツプをリセツトする。

本発明のアドレス検出回路を第３図のデータ取
り込み装置１０と関連して説明したが、本発明の
利用はこれに限定されるものではなく、任意のシ
ステムに関連して利用でき、必要なアドレス・バ
ス及びデータ・バスをアクセスして、適当な書込
みサイクル指示信号を発生する。かかる書込みサ
イクル指示信号は、多くのマイクロプロセツサの
制御ライン出力として直接に利用可能である。

上述は本発明の好適な実施例について説明した
が、本発明の要旨を逸脱することなく種々の変更
が可能ある。例えば、検出手段７２は、演算ロツ
ジ・ユニツトによりベース・アドレスとオフセツ
ト数の和を計算し、この和と現在のアドレスとが
一致するのを検出してもよい。

［発明の効果］上述のごとく本発明によれば、第１監視手段に
よりマイクロプロセツサなどの処理装置が基準
（ベース）アドレスを発生したことを検出し、こ
の検出出力により蓄積手段が基準アドレスを蓄積
する。第２監視手段は、処理装置が発生したアド
レスが、蓄積手段に蓄積された基準アドレスと所
定のオフセツト数との和に一致したことを検出す
る。したがつて、処理装置により実行されるプロ
グラムが、ダイナミツクにアドレス指定される変
数のメモリ・アドレスをアクセスしたときを容易
に判断できる。

【図面の簡単な説明】

第１図は本発明の好適な一実施例のブロツク
図、第２図は第１図に用いるロジツク回路のブロ
ツク図、第３図は本発明を利用するデータ取り込
み装置のブロツク図、第４図は本発明の動作を説
明するためのメモリ・マツプ図である。図において、７０は蓄積手段、７８は第１監視
手段、７２は第２監視手段である。

Claims

【特許請求の範囲】１ダイナミツクにアドレス指定された変数の記
憶位置を、処理装置で実行中のプログラムがアク
セスしたときを検出するアドレス検出回路であつ
て、メモリ・スタツクを確立するための上記プログ
ラムの所定命令が生じたことを検出し、上記所定
命令の検出後にベース・アドレスがそのスタツ
ク・ベース・ポインタ・アドレスに書き込まれる
ことを検出して出力信号を発生する第１監視手段
と、該第１監視手段の出力信号に応じて上記ベー
ス・アドレスを蓄積する蓄積手段と、上記処理装置が現在アクセスしているアドレス
が上記蓄積手段に蓄積されたベース・アドレス及
び所定のオフセツト数の和に一致したことを検出
する第２監視手段とを具えたアドレス検出回路。