JPH0445337Y2 - - Google Patents

Description

【考案の詳細な説明】 ［考案の技術分野］ 本考案は、液晶テレビ受像機等に用いられる
Ａ／Ｄ変換回路における映像信号のレベルコント
ロール回路に関する。

［従来技術とその問題点］ 従来、液晶テレビ受像機では、映像検波回路よ
り出力される映像信号をＡ／Ｄ変換回路によりデ
ジタル信号に変換し、このデジタル信号により階
調信号を作成して液晶表示パネルを表示駆動する
ようにしている。

しかして、上記Ａ／Ｄ変換回路において、Ａ／
Ｄ変換を行なう上での基準レベルを設定する場
合、従来では第４図に示すような回路で行なつて
いる。すなわち、映像増幅回路（図示せず）から
送られてくる映像信号は、積分回路１を介して
OPアンブ２の＋端子に入力される。このOPアン
プ２は、ボルテージフオロアのバツフアとして用
いられるもので、その出力は自己の−端子に入力
されると共に抵抗３を介してOPアンプ４の−端
子へ入力される。このOPアンプ４の＋端子には
１／２Vccの直流電圧が与えられている。そして、
上記OPアンプ４の出力は、抵抗５を介して自己
の−端子へ入力される。上記OPアンプ４は、直
流反転アンプとして用いられるもので、その出力
は抵抗６を介してOPアンプ７の−端子へ入力さ
れると共に、抵抗８を介してOPアンプ９の−端
子へ入力される。また、上記OPアンプ７，９の
＋端子には、1/2Vccの電圧が与えられる。さら
に、Vccの電圧を抵抗１０、可変抵抗１１、抵抗
１２の直列回路により分圧しており、抵抗１０と
可変抵抗１１との間の分圧電圧がOPアンプ９の
−端子へ供給され、可変抵抗１１と抵抗１２との
間の分圧電圧がOPアンプ７の−端子に供給され
る。また、OPアンプ７，９の出力は、それぞれ
抵抗１３，１４を介して自己の−端子に入力され
る。そして、OPアンプ７の出力が上限基準電圧
V_Hとして、OPアンプ９の出力が下限基準電圧V_L
として取出される。そして、この基準電圧V_H，
V_Lを基にしてＡ／Ｄ変換動作が行なわれる。

しかし、上記基準電圧V_H，V_Lは、同期信号部
を含めた映像信号全体の平均値で出力されること
になり、映像信号だけの平均値で出力されるもの
ではない。また、基準電圧V_H，V_Lは、平均値の
変化に追従し、平均値を中心にして同じ方向に動
くので、Ａ／Ｄ変換動作が常に映像信号の平均値
付近で行なわれる。この結果、コントラスト的に
も一定となり、変化の激しい画面に対しては、よ
り自然なコントラストを得ることができない。

［考案の目的］ 本考案は上記実情に鑑みてなされたもので、上
限基準電圧V_H及び下限基準電圧V_Lをそれぞれ映
像信号の変化に応じて独立して変化させることが
でき、より自然に近いコントラストを得ることが
できる映像信号のレベルコントロール回路を提供
することを目的とする。

［考案の要点］ 本考案は、同期信号部を除去した映像信号の平
均値と、この平均値より高い信号電圧とでピーク
ホールドを行なって上限基準電圧V_Hを発生させ、
また、同期信号部を除去した映像信号の平均値
と、この平均値より低いペデスタルレベルと信号
電圧とでピークホールドを行なつて下限基準電圧
V_Lを発生させ、上限基準電圧V_Hと下限基準電圧
V_Lがそれぞれ独立して変化するようにしたもの
である。

［考案の実施例］ 以下、図面を参照して本考案の一実施例を説明
する。まず、第１図のブロツク図により全体の概
略構成について説明する。第１図において２１は
ぺデスタルクランプ回路で、映像増幅回路（図示
せず）から映像信号が入力されると共に制御部
（図示せず）からクランプパルスが入力される。
上記ぺデスタルクランプ回路２１は、映像増幅回
路から送られてくる映像信号のぺデスタルレベル
を揃え、ぺデスタルレベル検出部２２及び同期除
去回路２３へ出力する。上記ペデスタルレベル検
出部２２は、ぺデスタルクランプ回路２１から入
力される映像信号のぺデスタルレベルを検出し、
そのレベル信号を同期部除去回路２３に出力す
る。この同期部除去回路２３は、ぺデスタルの揃
つた映像信号をぺデスタルレベル検出部２２から
与えられるぺデスタルレベル信号でクランプし、
同期信号部を除去する。そして、この同期部除去
回路２３で同期信号部の除去された映像信号は、
上側ピークホールド回路２４、積分回路２５、下
側ピークホールド回路２６へ送られる。上記積分
回路２５は、映像信号の平均値を求め、上側ピー
クホールド回路２４及び下側ピークホールド回路
２６へ出力すると共に、映像信号バイアス回路２
７へ出力する。この映像信号バイアス回路２７
は、ぺデスタルクランプ回路２１から出力される
映像信号を積分回路２５の出力信号でバイアス
し、Ａ／Ｄ変換部（図示せず）へ出力する。一
方、上記上側ピークホールド回路２４は、同期信
号部の除去された映像信号と、積分回路２５から
与えられる映像信号の平均値により上限基準電圧
V_Hを作成し、Ａ／Ｄ変換部へ出力する。また、
上記下側ピークホールド回路２６は、同期信号部
の除去された映像信号と、積分回路から与えられ
る映像信号の平均値により下限基準電圧V_Lを作
成し、Ａ／Ｄ変換部へ出力する。

次に第２図により上記実施例の具体的な回路構
成について説明する。ぺデスタルクランプ回路２
１及びぺデスタルレベル検出部２２は、例えば
NPN型のトランジスタTr１，Tr２を主体として
構成される。トランジスタTr１は、ぺデスタル
クランプ回路２１を構成しており、映像増幅回路
から送られてくる映像信号が入力端子Ａよりコン
デンサＣ１を介してベースに入力される。また、
このトランジスタTr１のベースは、抵抗Ｒ１を
介してVccの電源ライン３１に接続されると共
に、抵抗Ｒ２を介して接地ライン３２に接続され
る。更に、トランジスタTr１は、コレクタが電
源ライン３１に接続され、エミツタが抵抗Ｒ３を
介して接地される。そして、トランジスタTr１
のエミツタに生じる信号がぺデスタルクランプ回
路２１の出力信号ＣとしてコンデンサＣ３を介し
て取出され、トランジスタTr２のコレクタに入
力されると共に同期部除去回路２３へ送られる。
上記トランジスタTr２は、ぺデスタルクランプ
回路２１及びぺデスタルレベル検出部２２の両方
を兼ねており、コレクタが抵抗Ｒ４を介して電源
ライン３１に接続され、また、ベースに制御部
（図示せず）から送られてくるクランプパルスが
入力端子Ｂより抵抗Ｒ０及びコンデンサＣ２を介
して入力される。更にトランジスタTr２は、エ
ミツタがコンデンサＣ４及び抵抗Ｒ５の並列回路
を介して接地される。

上記同期部除去回路２３は、ダイオードＤ１及
び抵抗Ｒ６からなり、ダイオードＤ１のアノード
側にぺデスタルクランプ回路２１の出力信号Ｃが
入力され、カソード側は抵抗 ６を介してトランジスタTr２のエミツタに接続
される。そして、上記ダイオードＤ１のカソード
出力Ｄが同期部除去回路２３の出力となり、コン
デンサＣ６を介してNPN型トランジスタTr３の
ベースに入力される。

上記トランジスタTr３は、インピーダンス変
換回路を構成するもので、ベースが抵抗Ｒ７を介
して電源ライン３１に接続されると共に抵抗Ｒ８
を介して接地ライン３２に接続される。また、ト
ランジスタTr３は、コレクタが電源ライン３１
に接続されると共に、エミツタが抵抗Ｒ１０を介
して接地ライン３２に接続される。そして、トラ
ンジスタTr３のエミツタから取出される信号Ｅ
が上側ピークホールド回路２４、積分回路２５、
下側ピークホールド回路２６へ送られる。

積分回路２５は、抵抗Ｒ９及びコンデンサＣ７
からなり、抵抗Ｒ９の一端がトランジスタTr３
のエミツタに接続され、他端がコンデンサＣ７を
介して接地ライン３２に接続される。そして、抵
抗Ｒ９とコンデンサＣ７の接続点から出力される
信号が積分回路２５の出力Ｆとなり、映像信号バ
イアス回路２７へ送られる。

また、上側ピークホールド回路２４は、ダイオ
ードＤ２、抵抗Ｒ１１、コンデンサ８からなり、
ダイオードＤ２のアノード側がトランジスタTr
３のエミツタに接続され、カソード側が抵抗Ｒ１
１及びコンデンサＣ８の並列回路を介して積分回
路２５の出力端に接続される。そして、上記ダイ
オードＤ２のカソード出力Ｇが上限基準電圧V_H
としてＡ／Ｄ変換部へ送られる。

下側ピークホールド回路２６は、ダイオードＤ
３、抵抗Ｒ１２、コンデンサ９からなり、ダイオ
ードＤ２のカソード側がトランジスタTr３のエ
ミツタに接続され、アノード側が抵抗Ｒ１２及び
コンデンサＣ９の並列回路を介して積分回路２５
の出力端に接続される。そして、上記ダイオード
Ｄ３のアノード側出力Ｉが下限基準電圧V_Lとし
てＡ／Ｄ変換部へ送られる。

しかして、上記積分回路２５から出力される信
号AFが映像信号バイアス回路２７へ送られる。
この映像信号バイアス回路２７は、抵抗Ｒ１３及
びコンデンサＣ５からなり、抵抗Ｒ１３の一端が
積分回路２５の出力端に接続され、他端がコンデ
ンサＣ５を介してぺデスタルクランプ回路２１の
出力端Ｃに接続される。そして、抵抗Ｒ１３とコ
ンデンサＣ５との接続点から取出される映像信号
ＨがＡ／Ｄ変換部へ送られる。

次に上記実施例の動作を第３図にタイミングチ
ヤートを参照して説明する。第３図に示すように
ぺデスタルクランプ回路２１の入力端子Ａにぺデ
スタルレベルの不揃いの映像信号が入力される
と、この映像信号はトランジスタTr１により増
幅されてぺデスタルクランプ回路２１の出力信号
Ｃとなる。このとき入力端子Ｂに、映像信号のぺ
デスタルレベル入力タンミングに一致させてクラ
ンプパルスが与えられ、このクランプパルスに同
期してトランジスタTr２がオン動作し、上記出
力信号Ｃのレベルをぺデスタルレベルにクランプ
する。この結果、ぺデスタルクランプ回路２１か
らは、ぺデスタルレベルの揃つた映像信号Ｃが取
出され、次段の同期部除去回路２３へ送られる。
また、上記トランジスタTr２がオンした際、そ
のエミツタ電流によりコンデンサＣ４がぺデスタ
ルレベルに充電される。そして、コンデンサＣ４
に充電されたぺデスタルレベルの電圧が同期部除
去回路２３にバイアスを与える。

上記のように同期部除去回路２３は、トランジ
スタTr２のエミツタからぺデスタルレベルの電
圧が抵抗Ｒ６を介して与えられるので、ぺデスタ
ルクランプ回路２１から送られてくる映像信号を
ぺデスタルレベルでクランプし、出力端より第３
図に示すように同期部を除去した映像信号Ｄを出
力する。この同期部除去回路２３から出力される
映像信号ＤはトランジスタTr３により構成され
るインピーダンス変換回路を介して上側ピークホ
ールド、回路２４、積分回路２５、下側ピークホ
ールド回路２６へ送られる。

積分回路２５は、トランジスタTr３を介して
送られてくる映像信号Ｄを積分してその平均値Ｆ
を求め、映像信号バイアス回路２７へ出力すると
共に、上側ピークホールド回路２４及び下側ピー
クホールド回路２６へ与える。上記映像信号バイ
アス回路２７は、ぺデスタルクランプ回路２１か
らコンデンサＣ５を介して送られている映像信号
Ｃと積分回路２５から出力される平均値Ｆを重畳
し、ぺデスタルクランプされた映像信号Ｃを平均
値Ｆでバイアスした映像信号Ｈを作成し、Ａ／Ｄ
変換部へ出力する。

一方、上記上側ピークホールド回路２４は、ト
ランジスタTr３のエミツタより与えられる映像
信号Ｅに対し、積分回路２５から出力される映像
信号の平均値Ｆより高い信号部分をクリツプして
取出し、コンデンサＣ８によりホールドする。こ
のコンデンサＣ８にホールドされた電圧Ｇが上限
基準電圧V_HとしてＡ／Ｄ変換部へ送られる。ま
た、下側ピークホールド回路２６は、トランジス
タTr３のエミツタより与えられる映像信号Ｅに
対し、積分回路２５から出力される映像信号の平
均値Ｆより低い信号部分からクリツプして取出
し、コンデンサＣ９によりホールドする。このコ
ンデンサＣ９にホールドされた電圧Ｈが下限基準
電圧V_LとしてＡ／Ｄ変換部へ送られる。

以上のようにして、白レベルから黒レベルまで
の広範囲に亘る映像信号の変化に対応して上限基
準電圧V_H及び下限基準電圧V_Lを得ることができ
る。そして、上限基準電圧V_H，V_Lを用いて映像
信号に対するＡ／Ｄ変換を行なうことにより、高
画質なコントラストのよい画面が得られる。

なお、映像増幅回路から送られてくる映像信号
のぺデスタルレベルが揃つている場合には、ぺデ
スタルクランプ回路２１及びぺデスタルレベル検
出部２２は不要で、同期部除去回路２３に対し、
ダイオードＤ１のアノード側に直接映像信号を入
力し、カソード側に抵抗Ｒ６を介してぺデスタル
レベルの電圧を入力することにより、上記実施例
と同様の作用効果を得ることができる。

［考案の効果］ 以上詳述したように本考案によれば、同期信号
部を除去した映像信号の平均値と、この平均値よ
り高い信号電圧とでピークホールドを行なつて上
限基準電圧V_Hを発生させ、また、同期信号部を
除去した映像信号の平均値と、この平均値より低
いぺデスタルレベルと信号電圧とでピークホール
ドを行なつて下限基準電圧V_Lを発生させるよう
にしたので、上限基準電圧V_Hと下限基準電圧V_L
を映像信号の変化に応じてそれぞれ独立して変化
させることができ、変化の激しい画面に対して
も、より自然に近いコントラストが得られるもの
である。

【図面の簡単な説明】

第１図ないし第３図は本考案の一実施例を示す
もので、第１図は全体の概略構成を示すブロツク
図、第２図は第１図の具体的な構成を示す回路
図、第３図は動作を説明するためのタイミングチ
ヤート、第４図は従来における映像信号のレベル
コントロール回路の構成を示す図である。 ２１……ぺデスタルクランプ回路、２２……ぺ
デスタルレベル検出部、２３……同期部除去回
路、２４……上側ピークホールド回路、２５……
積分回路、２６……下側ピークホールド回路、２
７……映像信号バイアス回路、３１……電源ライ
ン、３２……接地ライン。

Claims (1)

【実用新案登録請求の範囲】
1. 上限基準電圧及び下限基準電圧により映像信号
   のＡ／Ｄ変換レベルをコントロールする映像信号
   のレベルコントロール回路において、映像信号中
   に含まれる同期信号部を除去する手段と、この手
   段により同期信号部を除去した映像信号の平均値
   を得る手段と、上記同期信号部を除去した映像信
   号の平均値とこの平均値より高いレベルの映像信
   号電圧とでピークホールドを行なつて上限基準電
   圧を発生させる手段と、同期信号部を除去した映
   像信号の平均値とこの平均値より低いレベルの映
   像信号電圧とでピークホールドを行なつて下限基
   準電圧を発生させる手段とを具備し、上記上限基
   準電圧と下限基準電圧がそれぞれ独立して変化す
   るようにしたことを特徴とする映像信号のレベル
   コントロール回路。