KR19990039298A - Hdtv모니터의 비디오 클램프 장치 - Google Patents

Abstract

본 발명은 HDTV(High Definition Television)에 관한 것으로서, 특히 다중입력신호를 처리하는 HD모니터의 모드절환시 비디오 증폭기의 클램프 동작을 원할하게 하기 위한 HDTV모니터의 비디오 클램프 장치에 관한 것이다. 일반적인 텔레비전 및 모니터에는 한 개의 전치증폭기가 있으며, TV신호 및 HD신호의 클램프 동작에는 무리가 없었다. 그러나 멀티환경에서는 한 개의 전치증폭기로 원할한 클램프동작을 기대할 수 없다. 이에 본 발명에서는 모드전환부에 2개의 전치증폭기를 구비하여 텔레비전 신호와 모니터 신호를 스위칭함으로써 비디오신호를 처리한다. 즉, 상기 각 전치증폭기로 타이밍이 다른 클램프 펄스를 인가하여 전치증폭기의 페데스텔 레벨에서 비디오 증폭을 할 수 있도록 함으로써 원할한 클램프 동작을 할 수 있도록 하는 HDTV모니터의 비디오 클램프 장치를 제시한다.

Description

ＨＤＴＶ모니터의 비디오 클램프 장치

본 발명은 고화질 텔레비전(HDTV : High Definition Television)에 관한 것으로, 특히 여러 가지 입력신호를 처리하는 다중처리 모니터에서 TV신호 및 모니터신호의 모드절환시 비디오 전치증폭기의 클램프 동작을 올바르게 하도록 하는 HDTV모니터의 비디오 클램프 장치(Apparatus video clamp of HDTV monitor)에 관한 것이다.

영상신호는 음성신호와 달리 직류 성분이 있을 수 있다. 어두운 영상일 때와밝은 영상일 때는 신호의 평균 레벨이 다르므로 교류적으로 결합시킨 회로에는 페데스텔(Pedestal:흑색) 레벨이 변동한다. 상기 변동한 값을 그대로 아날로그-디지털 변환을 하면 데이터를 처리할 때 어떤 값이 기준의 페데스텔 레벨이 되는지 알수없어 곤란하다. 그래서 영상 신호의 페데스텔 레벨을 일정하게 하는 것이 클램프 회로이다.

도 6은 종래의 아날로그 DC클램프회로에 관한 것으로, 실용신안공고 90-8966호에 기재된 내용이다.

상기 도 6은 동기신호 판별부(110), 단안정 멀티 바이브레이터(120), DC클램프 전압고정부(130), 비디오 증폭부(140), DC클램프부(150) 및 비디오 출력부(160)로 이루어지며, TR1, TR2는 트랜지스터, R1∼R7은 저항, C1∼C3은 콘덴서, 참조번호 110a는 배타적 오아게이트, 120a는 앤드게이트, 120b는 인버터 그리고, 120c는 플립플롭을 나타낸다.

입력되는 수평동기신호(Horizontal Synchronous)의 극성을 판별하는 저항(R1), 콘덴서(C1), 배타적 오아게이트(110a)로 구성된 동기신호 판별부(110)는 앤드게이트(120a), 인버터(120b), 플립플롭(120c) 및 저항(R2), 콘덴서(C2)로 구성되어 단안정 멀티 바이브레이터(120)에 연결하고, 이 단안정 멀티 바이브레이터(120)의 출력단자(120d)는 저항(R3∼R7), 트랜지스터(TR1, TR2), 콘덴서(C3)로 구성된 DC클램프 전압고정부(130)를 통하여 공지의 비디오 증폭부(140)와 연결된 DC클램프부(150)에 연결하여서 된 것이다.

상기와 같이 구성된 종래의 클램프 작용을 설명하면 다음과 같다.

먼저 각 부에 전원이 인가된 상태에서 컴퓨터(도시 안됨)로부터 수평동기신호가 동기신호 판별부(110)에 입력되면, 상기 입력된 신호는 배타적 오아게이트(110a)의 일측단자에 인가되게 되므로 배터적 오아게이트(110a)의 출력단자에는 다음과 같은 출력신호가 인가되게 되는데 즉 포지티브 신호 및 네가티브신호가 입력되면 배타적 오아게이트(110a)의 입력단자에는 서로 다른 신호가 각각 입력되게 되므로 배타적 오아게이트(110a)의 출력단자에서는 항상 포지티블의 신호가 출력되게 되고 이 포지티블 신호는 단안정 멀티 바이브레이터(120)의 일측에 인가되게 되며 타측 입력단자는 접지되어 있으므로 입력되는 동기신호가 상승에지일 때 단안정 멀티 바이브레이터(120)의 출력단자(120d)에서 클램프 펄스를 출력하게 되는 것이다.

이때 클램프 출력펄스의 폭은 저항(R2)과 콘덴서(C2)의 시정수를 조정하여 알맞는 상태로 조정하게 되며 한편, 상기 단안정 멀티 바이브레이터(120)의 출력단자(120d)에서는 항상 네가티브 신호를 출력하게 된다. 이와 같이 단안정 멀티바이브레이터(120)의 출력단자(120d)에서 출력된 네가티브(Negative)신호는 DC클램프 전압공급부(130)의 저항(R3, R4)에 의하여 분할 되어 트랜지스터(TR1)의 베이스단자에 입력되게 되고 따라서 트랜지스터(TR1)의 콜렉터단자에서는 하이신호로 반전되어 나타나게 된다. 상기 반전된 하이신호는 다시 트랜지스터(TR2)의 베이스 단자에 입력되게 되므로 트랜지스터(TR2)는 온 상태가 된다. 이때 트랜지스터(TR2)는 DC클램프 전압을 공급하는 트랜지스터이며 상기 트랜지스터(TR2)에 공급되는 DC클램프 전압은 저항(R6, R7)에 의해서 분할된 전압으로 트랜지스터(TR2)를 동작시키게 되면서 DC클램프부(150)를 동작시키게된다.

한편, 입력되는 신호가 없을 때에는 단안정 멀티 바이브레이터(120)의 출력단자(120d)에서는 반전된 하이신호로 나타나고 이 하이 신호는 DC플램프 전압고정부(130)의 저항(R3, R4)을 통하여 트랜지스터(TR1)의 베이스 단자에 인가되게 되므로 트랜지스터(TR1)는 온상태가 되어 트랜지스터(TR2)의 콜렉터 단자에서는 로우신호를 출력시키면서 콘덴서(C3)를 통하여 트랜지스터(TR2)의 베이스 단자에 인가되게 되며, 트랜지스터(TR2)는 오프상태가 되어 구동하지 않게 된다. 따라서, 종래의 상기와 같은 DC클램프 회로에 의해서 DC클램프단에 입력되는 수평동기신호를 동기극성 판별부 및 단안정 멀티 바이브레이터 DC클램프 전압고정부를 통하여 연결해줌으로써 컴퓨터로부터 입력되는 동기의 극성에 관계없이 항상 DC클램프를 얻을 수 있고 또한 입력되는 신호가 없을시 DC클램프전압을 제어하여 DC클램프단을 제어하므로서 비디오단과 CRT를 보호할 수 있다.

도 7은 비디오전치증폭기의 블록도이며, 도 8은 도 7의 입력신호 및 출력신호를 나타낸 파형도이다.

도 7에 도시한 것처럼 일반적인 텔레비전이나 모니터에서의 비디오 입력신호는 각각 비디오 전치증폭기를 통하므로 클램프 동작이 원할하게 된다. 즉, 도 7의 비디오전치증폭기(170)는 도 8에 도시된 참조기호 A의 입력신호를 비디오입력으로 하며, 동시에 클램프펄스(B) 및 블랭킹펄스(C)를 입력으로 하여 비디오전치증폭기(170)의 출력단으로 도 8에 도시된 참조기호 D와 같은 파형을 출력하게 된다.

상기와 같이 클램프 동작에 있어서, 텔레비전이나 모니터에선 전치증폭기가 하나이므로 클램프 동작에 별 무리가 없지만, 여러 가지 입력신호를 처리하는 모니터에서는 모드절환에 따른 비디오 전치증폭기 사용의 다중화가 불가피한데, 다중입력시 한 개의 비디오 전치증폭기로 클램프 동작을 하는 것에는 문제점이 있다.

이에, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 발명된 것으로써, 본 발명의 목적은 다중입력의 비디오신호 즉, 텔레비전 신호 및 모니터 신호를 처리하는 전치증폭기를 각각 구비하여, 각 전치증폭기로 텔레비전 신호 및 모니터 신호가 입력되도록 하며, 동시에 각 전치증폭기로 클램프 타임이 다른 클램프 펄스를 인가함으로써 원할한 클램프 동작이 이루어질 수 있도록 하는 HDTV모니터의 비디오 클램프 장치를 제공하는 것이다.

도 1은 본 발명에 의한 HD텔레비전 시스템의 전체 흐름을 나타낸 블록도

도 2는 도 1에 도시된 모드전환부에 대한 상세도

도 3은 도 2의 입력과 출력의 펄스를 나타낸 파형도

도 4는 클램프 펄스를 생성하는 펄스포머의 블록도

도 5는 도 4에 의해서 생성된 클램프 펄스의 출력을 나타낸 파형도

도 6은 종래의 아날로그 DC클램프 동작에 대한 블록도

도 7은 종래 일반적인 전치증폭기의 블록도

도 8은 도 7의 입력 및 출력에 대한 파형도

<도면의 주요부분에 대한 부호의 설명>

20 : 비디오신호 수신부 30 : 모드 전환부

40 : 영상신호 복조부 50 : 필터부

60 : 채널 보상부 70 : 에러정정부

80 : 디코딩부 90 : 디스플레이 처리부

100 : HD모니터 30a : 전치증폭기1

30b : 비디오 스위칭부 30c : 전치증폭기2

⒜ : TV신호 ⒝ : 클램프펄스1

⒞ : 전치증폭기1의 출력 ⒟ : 클램프펄스2

⒠ : 전치증폭기2의 출력

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하고자 한다. 첨부도면의 도 1은 HDTV 시스템의 전체 구동에 대하여 설명하기 위한 것이다. 먼저, 텔레비전 신호 및 모니터 신호를 수신하는 비디오신호 수신부(20); 상기 비디오신호 수신부(20)와 접속되며, 비디오신호 수신부(20)로부터 인가되는 신호에서 텔레비전 신호 및 모니터 신호로 모드를 전환하는 모드 전환부(30); 상기 모드 전환부(30)와 접속되며, 모드 전환부(30)로부터 인가되는 신호를 디스플레이되기에 적합한 신호로 복조하는 영상신호 복조부(40); 상기 영상신호 복조부(40)와 접속되며, 영상신호 복조부(40)로부터 인가되는 복조된 영상신호로부터 간섭신호를 제거하는 필터부(50); 상기 필터부(50)와 접속되며, 필터부(50)로부터 인가되는 비디오 신호로부터 선형 채널 왜곡을 보상하는 채널 보상부(60); 상기 채널 보상부(60)와 접속되며 채널 보상부(60)로부터 인가되는 비디오 신호와 미리 저장된 기준 비디오 신호 형태를 비교하여, 그 결과에 따라서 에러를 정정하기 위한 에러 정정부(70); 상기 에러 정정부(70)와 접속되며, 에러 정정부(70)로부터 인가되는 에러 정정된 비디오 신호를 디코딩하여 압축된 상태의 비디오 신호로부터 원래의 비디오 색신호 및 비디오의 휘도신호를 구하는 디코딩부(80); 상기 디코딩부(80)와 접속되며, 디코딩부(80)로부터 인가되는 비디오의 원신호들을 디-감마(De-gamma)법으로 처리하여 비디오의 적색신호(Red)와 녹색신호(Green) 및 청색신호(Blue)를 얻는 디스플레이 처리부(90)로 구성된다.

상기 도 1의 구성에 따른 동작을 설명하면 다음과 같다.

비디오신호 수신부(20)는 텔레비전 신호 및 모니터 신호를 수신하며, 상기에서 수신된 신호는 모드 전환부(30)로 인가된다. 모드 전환부(30)는 인가되는 텔레비전 신호 및 모니터 신호를 스위칭하며, 상기 모드 전환부(30)로부터 스위칭된 비디오신호는 모드 전환부(30)와 접속되는 영상신호 복조부(40)로 인가되어 디스플레이되기에 적합한 영상신호로 복조된다. 또한, 상기 영상신호 복조부(40)에서 복조된 영상신호는 영상신호 복조부(40)와 접속되는 필터부(50)를 통해 간섭신호가 제거된 후, 채널 보상부(60)와 에러 정정부(70)를 거쳐 선형 채널왜곡보상 및 에러정정이 이루어진 후 디코딩부(80)에 입력된다. 디코딩부(80)는 에러정정된 비디오 신호로부터 원래의 비디오신호를 구한 후, 이들을 디스플레이 처리부(90)에 출력한다. 디스플레이 처리부(90)는 상기 신호들을 디스플레이되기에 적합하도록 디감마법을 처리하여 적색신호(R), 녹색신호(G) 및 청색신호(B)를 얻어서 HD모니터(100)에 비디오신호가 디스플레이되도록 한다.

도 2는 본 발명에 따른 상기에서 설명한 모드 전환부에 대한 상세도이며, 도 3은 도 2의 입력 및 출력에 대한 파형도이다.

이해를 돕기 위해서 클램프회로 방식을 간단히 설명하면, 먼저 클램프회로 방식에는 동기 레벨의 밑부분에서 클램프하는 것과 페데스텔 레벨에서 클램프하는 것이 있으며, 동기 레벨의 밑부분에서 클램프하는 것을 싱크 칩 클램프라 하고, 페데스텔 레벨에서 클램프하는 것을 페데스텔 클램프라 한다. 방송국용 기기에서는 동기신호의 길이나 레벨 변동에 영향이 없는 페데스텔 클램프를 사용한다.

비디오 증폭기에서는 입력된 비디오 신호를 페데스텔 레벨에서 클램프하기 위해서 플램프 신호를 입력신호로 하며, 상기 클램프 펄스에 의한 클램프 타임의 레벨을 기준 레벨로 하여 비디오를 증폭하게 된다. 일반적으로 상기 타이밍은 수평동기신호가 끝난뒤의 백포치(Back porch)에 맞춘다.

도 1에 도시된 모드 전환부(30)부는 전치증폭기1(30a), 비디오 스위칭부(30b), 전치증폭기2(30c)로 구성되며, 텔레비전 신호와 모니터 신호를 입력으로 하는 것을 가정한다. 도 2에 도시한 모드 전환부(30)의 상세도에 의하면, 입력원이 많을 경우 비디오스 위칭부(30b)는 인가되는 비디오 신호에 따라서 스위칭 동작을 많이한다. 일반적으로 HD 모니터신호, PC신호 및 텔레비전 신호는 1V의 전압으로 인가되는데 CRT에 디스플레이하기 위해서는 200V 정도의 전압으로 증폭을 해야한다. 증폭에 있어서 1V의 전압은 바로 증폭이 되지 않으며, 전치증폭기를 사용하여 5V정도의 전압으로 먼저 증폭을 한다. 따라서, 도 2의 전치증폭기1(30a)는 전치증폭기1(30a)의 일측단으로 인가되는 텔레비전 신호를 타측으로 인가되는 클램프펄스1에 의해서 클램프 타임의 레벨을 기준 레벨로 하여 비디오 신호를 증폭하여 전치증폭기1(30a)의 출력단(31)을 통해 출력하게 된다. 비디오 스위칭부(30b)는 전치증폭기1(30b)의 출력단(31)을 통해 일측부로 인가되는 신호와 타측으로 입력되는 모니터 신호를 마이컴(도시안됨)의 제어에 의한 TV/모니터의 입력신호에 의해서 스위칭 동작을 한다. 상기 비디오 스위칭부(30b)로부터 인가되는 스위칭된 비디오 신호는 전치증폭기2(30c)로 입력되며, 상기 전치증폭기2(30c)는 또다른 입력부로 인가되는 클램프펄스2 및 블랭킹펄스를 입력으로 해서 비디오신호를 출력한다.

상기에서 설명한 전치증폭기1(30a)의 입력신호를 도 3의 참조기호 ⒜에 도시하였고 ⒜는 동기신호내에 영상신호 즉, 비디오 신호가 실린 파형도를 나타낸다. 그리고 전치증폭기1(30a)으로 인가되는 클램프펄스은 참조기호 ⒝에 도시하였으며, 클램프펄스1⒝은 텔레비전신호⒜의 동기신호 끝부분에서 로우로 펄스가 생성된다. 상기 텔레비전 신호 및 클램프펄스1⒝ 신호를 입력으로 하는 전치증폭기1(20a)의 출력신호는 도 3의 참조기호 ⒞에 나타내었으며, 전치증폭기1⒞의 출력은 TV신호⒜의 동기신호가 로우(Low)로되는 지점부터 클램프펄스1⒝의 로우신호가 끝나는 지점까지 로우신호로 처리된다. 한편, 클램프펄스2는 참조기호 ⒟에 도시하였으며, 상기 클램프펄스2⒟는 전치증폭기1⒞ 출력의 로우신호가 끝나는 지점부터 로우펄스가 발생되며, 전치증폭기2(30c)의 출력은 TV신호⒜의 로우(Low)로 되는 동기신호의 처음부터 클램프펄스2⒟의 로우신호가 끝나는 지점까지 로우신호가 된다. 따라서 상기와 같이 클램프펄스1⒝과 클램프펄스2⒟의 펄스 타이밍을 다르게 함으로써 전치증폭기1 (30a)과 전치증폭기2(30c)에서 페데스텔 레벨의 비디오 증폭을 할 수 있게 된다.

도 4는 클램프 펄스 생성장치에 대한 펄스이고, 도 5는 도 4에 입력 및 출력되는 펄스를 나타낸 파형도이다.

클램프 펄스는 도 5에 도시된 비디오 신호에 대한 수평동기 신호(H sync)를 펄스포머1(33)에 인가하여 도 5에 도시된 클램프펄스1이 생성되며, 상기 클램프펄스1이 펄스포머2(34)로 인가되어 도 5에 도시된 클램프펄스2와 같은 펄스를 얻는다. 상기의 펄스포머1, 2(33, 34)에 조정된 출력 듀티(duty)는 같고, 입력의 네가티브 에지(Negative edge)를 트리거(trigger)하여 출력펄스를 만들어 내게 된다. 그리고, 도 2에 도시된 전치증폭기2(30c)로 인가되는 블랭킹 펄스(blanking pulse)는 도 5에 도시된 수평동기신호(H sync), 클램프펄스1 및 클램프펄스2 신호로써 일반적인 OR게이트로 조합하여 만들 수 있다.

이상에서 설명한 바와 같이 본 발명은 HDTV모니터로 인가되는 TV신호 및 모니터신호를 처리하기 위하여 2개의 전치증폭기를 구비하고, 상기 각 전치증폭기로 서로 타이밍이 다른 클램프 펄스를 입력으로 하여 전치증폭기1 및 전치증폭기2에서 페데스텔 레벨에 대한 비디오신호를 증폭함으로써 원할한 클램프 동작을 할 수 있도록 하는 효과가 있다.

Claims (2)

1. 텔레비전 신호 및 모니터 신호를 다중으로 입력하는 HDTV모니터에서 다중신호를 입력하여 모드를 전환하는 모드전환부의 비디오 증폭기에 대한 클램프 동작을 수행하는 고화질 텔레비전에 있어서,

   상기 모드전환부(30)는 TV신호⒜ 및 클램프펄스1⒝ 신호를 인가하는 전치증폭기1(30a)과,

   상기 전치증폭기1(30a)의 출력신호를 일측부로 입력하고, 모니터신호를 타측으로 입력하여 또다른 입력단으로 인가되는 TV/모니터 신호에 의해서 스위칭 동작을 하는 비디오 스위칭부(30b);

   상기 비디오 스위칭부(30b)로부터 인가되는 신호를 클램프펄스2⒟ 신호 및 블랭킹 펄스에 의해서 신호처리하여 비디오신호를 출력하는 전치증폭기2(30c)로 구성되는 것을 특징으로 하는 HDTV모니터의 비디오 클램프 장치.
2. 제 1항에 있어서, 상기 전치증폭기1(30a)은 수평동기신호를 입력으로 하여 클램프펄스1신호를 생성하는 펄스포머1(33)의 출력신호를 입력으로 하며,

   전치증폭기2(30c)는 상기 펄스포머1(33)의 출력신호를 입력으로하여 클램프펄스1과는 다른 타이밍을 갖는 클램프펄스2신호를 생성하는 펄스포머2(34)의 출력신호를 입력으로하는 것을 특징으로 하는 HDTV모니터의 비디오 클램프 장치.