JPH0443415B2 - - Google Patents
Info
- Publication number
- JPH0443415B2 JPH0443415B2 JP17965985A JP17965985A JPH0443415B2 JP H0443415 B2 JPH0443415 B2 JP H0443415B2 JP 17965985 A JP17965985 A JP 17965985A JP 17965985 A JP17965985 A JP 17965985A JP H0443415 B2 JPH0443415 B2 JP H0443415B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- resist
- etching
- contact hole
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000005530 etching Methods 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 claims description 2
- 239000010408 film Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 5
- 230000035699 permeability Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置の製造方法に関するも
ので、特に大規模集積回路（VLSI）装置におけ
るコンタクトホールの形成方法に関するものであ
る。
ので、特に大規模集積回路（VLSI）装置におけ
るコンタクトホールの形成方法に関するものであ
る。
第２図に従来のコンタクトホールをテーパ状に
形成する方法を示し、以下にこの図に従つて従来
の加工方法につてい説明する。
形成する方法を示し、以下にこの図に従つて従来
の加工方法につてい説明する。
まず、第２図ａに示すように、シリコン基板１
の主面上に絶縁膜２を熱酸化法・CVD法、スパ
ツタ法などにより形成した後、写真製版によつて
レジストパターン３を上記絶縁膜２上に形成す
る。
の主面上に絶縁膜２を熱酸化法・CVD法、スパ
ツタ法などにより形成した後、写真製版によつて
レジストパターン３を上記絶縁膜２上に形成す
る。
次に、同図ｂに示すように、緩衝弗化水素酸を
用いたウエツトエツチングによつて絶縁膜２をそ
の厚さの半分程度までエツチングする。このエツ
チングは等方性であるため、同図ｂに示すように
レジストパターン３の下までエツチングされる、
いわゆるアンダーカツトが起こつている。
用いたウエツトエツチングによつて絶縁膜２をそ
の厚さの半分程度までエツチングする。このエツ
チングは等方性であるため、同図ｂに示すように
レジストパターン３の下までエツチングされる、
いわゆるアンダーカツトが起こつている。
次に、同図ｃに示すように、フレオン（CF4）
と水素の混合ガスプラズマ６を用いた異方性のド
ライエツチングによつて、絶縁膜２の底に達する
までエツチングを行なう。
と水素の混合ガスプラズマ６を用いた異方性のド
ライエツチングによつて、絶縁膜２の底に達する
までエツチングを行なう。
最後に、同図ｄに示すように、レジスト３を除
去するとテーパを有するコンタクトホール７が出
来上がる。このコンタクトホール７のテーパによ
つて、絶縁膜２上に形成する配線用の金属薄膜
（アルミニウム等）（図示せず）のカバレツジを改
善することができる。
去するとテーパを有するコンタクトホール７が出
来上がる。このコンタクトホール７のテーパによ
つて、絶縁膜２上に形成する配線用の金属薄膜
（アルミニウム等）（図示せず）のカバレツジを改
善することができる。
しかし、一般にレジスト３は疎水性であるこ
と、絶縁膜２表面の汚れ、エツチング液の表面張
力が大きいことなどのために、第３図ａに示すよ
うに微細なレジストパターン３へのエツチング液
８の浸透が不充分になることがある。この場合、
コンタクトホール７が貫通しなかつたり〔同図
ｂ〕、テーパが不充分になつたりする〔同図ｃ〕。
と、絶縁膜２表面の汚れ、エツチング液の表面張
力が大きいことなどのために、第３図ａに示すよ
うに微細なレジストパターン３へのエツチング液
８の浸透が不充分になることがある。この場合、
コンタクトホール７が貫通しなかつたり〔同図
ｂ〕、テーパが不充分になつたりする〔同図ｃ〕。
〔発明が解決しようとする問題点〕
従来の加工方法ではエツチング液の表面張力が
大きいこと、レジスト３の疎水性および絶縁膜２
表面の汚れなどのために、パターンの微細化に伴
なつて第３図ａのようにエツチング液８の浸透が
不充分になるという問題点がある。
大きいこと、レジスト３の疎水性および絶縁膜２
表面の汚れなどのために、パターンの微細化に伴
なつて第３図ａのようにエツチング液８の浸透が
不充分になるという問題点がある。
これによつて、同図ｂ，ｃのようにコンタクト
ホール７のテーパが充分に出来なくなり、後に上
記絶縁膜２上に形成される配線用金属薄膜（図示
せず）のカバレツジを劣化させることになる。
ホール７のテーパが充分に出来なくなり、後に上
記絶縁膜２上に形成される配線用金属薄膜（図示
せず）のカバレツジを劣化させることになる。
この発明は上記のような問題点を解消するため
になされたもので、絶縁膜加工時のエツチング液
のレジストパターンへの浸透性を改善した半導体
装置の製造方法を得ることを目的とする。
になされたもので、絶縁膜加工時のエツチング液
のレジストパターンへの浸透性を改善した半導体
装置の製造方法を得ることを目的とする。
この発明に係る微細加工方法は、基板をエツチ
ング液に浸す前に酸素プラズマ処理を行なうこと
によつて、絶縁膜、レジストの表面の清浄化、表
面改質を行なうことにより、エツチング液の浸透
をよくするものである。
ング液に浸す前に酸素プラズマ処理を行なうこと
によつて、絶縁膜、レジストの表面の清浄化、表
面改質を行なうことにより、エツチング液の浸透
をよくするものである。
この発明においては、酸素プラズマは絶縁膜お
よびレジスト上の汚れ（有機物）を酸化、分解し
て清浄化するとともに、レジスト表面を変質して
親水性を与えるという効果を持つ。
よびレジスト上の汚れ（有機物）を酸化、分解し
て清浄化するとともに、レジスト表面を変質して
親水性を与えるという効果を持つ。
このような作用により、エツチング液のレジス
トパターンへの浸透性が改善され、微細なパター
ンの加工が確実に行なえるようになる。
トパターンへの浸透性が改善され、微細なパター
ンの加工が確実に行なえるようになる。
以下、この発明の一実施例を図によつて説明す
る。第１図は本発明の一実施例による微細加工方
法を工程順に示したものである。第１図ａは従来
法の第２図ａと同一の状態である。本実施例方法
では、第１図ａの状態ののち、第１図ｂに示すよ
うに、酸素プラズマ４によつて、絶縁膜２、レジ
スト３上の汚れ（有機物）を酸化・分解して清浄
化するとともに、レジスト表面５を酸化して表面
改質を行ない、エツチング液の浸透性をよくす
る。
る。第１図は本発明の一実施例による微細加工方
法を工程順に示したものである。第１図ａは従来
法の第２図ａと同一の状態である。本実施例方法
では、第１図ａの状態ののち、第１図ｂに示すよ
うに、酸素プラズマ４によつて、絶縁膜２、レジ
スト３上の汚れ（有機物）を酸化・分解して清浄
化するとともに、レジスト表面５を酸化して表面
改質を行ない、エツチング液の浸透性をよくす
る。
一例として、レジストパターン３の寸法が1μ
ｍ程度のとき、酸素プラズマ（高周波電力100W、
圧力0.8Torr）で約20秒間処理することによつ
て、エツチング液の浸透性向上の効果が見られ
た。
ｍ程度のとき、酸素プラズマ（高周波電力100W、
圧力0.8Torr）で約20秒間処理することによつ
て、エツチング液の浸透性向上の効果が見られ
た。
その後、第１図ｃ，ｄに示すように、緩衝弗化
水素酸によるウエツトエツチング、およびフレオ
ン（CF4）と水素の混合ガスプラズマ６によるド
ライエツチングの２段階エツチングを行なう。
水素酸によるウエツトエツチング、およびフレオ
ン（CF4）と水素の混合ガスプラズマ６によるド
ライエツチングの２段階エツチングを行なう。
酸素プラズマ４による清浄化は、絶縁膜２、レ
ジスト３の上の汚れ（有機物）をプラズマ中の励
起酸素原子が CxHy＋（２×＋Ｙ／２）O〓 →XCO2↑＋Ｙ／２H2Ｏ↑ のように酸化・分解することによつて行なわれ
る。最後に、レジスト３を除去すると、テーパ状
断面を持つたコンタクトホール７が得られる。
ジスト３の上の汚れ（有機物）をプラズマ中の励
起酸素原子が CxHy＋（２×＋Ｙ／２）O〓 →XCO2↑＋Ｙ／２H2Ｏ↑ のように酸化・分解することによつて行なわれ
る。最後に、レジスト３を除去すると、テーパ状
断面を持つたコンタクトホール７が得られる。
以上のように、この発明によれば、半導体装置
の製造方法において、酸素プラズマを用いて、絶
縁膜、レジスト表面の清浄化、ならびにレジスト
の表面改質を行なうことにより、エツチング液の
レジストパターンへの浸透性を改善して、微細パ
ターンの形成が確実に行なえるという効果があ
る。
の製造方法において、酸素プラズマを用いて、絶
縁膜、レジスト表面の清浄化、ならびにレジスト
の表面改質を行なうことにより、エツチング液の
レジストパターンへの浸透性を改善して、微細パ
ターンの形成が確実に行なえるという効果があ
る。
第１図はこの発明の一実施例による微細加工方
法を示す断面図、第２図は従来の加工工程を示す
断面図、第３図は従来の工程で生じる不具合およ
びその結果である不良コンタクトホールの断面図
である。 １はシリコン基板、２は絶縁膜、３はレジス
ト、４は酸素プラズマ、５はレジストの改質表
面、６はフレオン14ガスプラズマ、７はコンタク
トホール、８はエツチング液である。なお、図
中、同一符号は同一、または相当部分を示す。
法を示す断面図、第２図は従来の加工工程を示す
断面図、第３図は従来の工程で生じる不具合およ
びその結果である不良コンタクトホールの断面図
である。 １はシリコン基板、２は絶縁膜、３はレジス
ト、４は酸素プラズマ、５はレジストの改質表
面、６はフレオン14ガスプラズマ、７はコンタク
トホール、８はエツチング液である。なお、図
中、同一符号は同一、または相当部分を示す。
Claims (1)
- １ 半導体基板の主面上に絶縁膜を形成する工
程、上記絶縁膜上に写真製版によりレジストパタ
ーンを形成する工程、酸素プラズマにより上記絶
縁膜およびレジストの表面を処理する工程、ウエ
ツトエツチングにより上記絶縁膜を途中まで彫り
込む工程、ドライエツチングにより上記絶縁膜を
底まで彫り込み上記半導体基板を露出させる工程
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17965985A JPS6239011A (ja) | 1985-08-13 | 1985-08-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17965985A JPS6239011A (ja) | 1985-08-13 | 1985-08-13 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6239011A JPS6239011A (ja) | 1987-02-20 |
| JPH0443415B2 true JPH0443415B2 (ja) | 1992-07-16 |
Family
ID=16069636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17965985A Granted JPS6239011A (ja) | 1985-08-13 | 1985-08-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6239011A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2659980B2 (ja) * | 1988-01-28 | 1997-09-30 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH03290934A (ja) * | 1990-04-06 | 1991-12-20 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
| JP4852570B2 (ja) * | 2008-06-05 | 2012-01-11 | 株式会社ニフコ | クリップ |
| JP5765171B2 (ja) * | 2011-09-29 | 2015-08-19 | 富士通株式会社 | 化合物半導体装置の製造方法 |
-
1985
- 1985-08-13 JP JP17965985A patent/JPS6239011A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6239011A (ja) | 1987-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4560436A (en) | Process for etching tapered polyimide vias | |
| JPH03129854A (ja) | 半導体装置の製造方法 | |
| JPH0443415B2 (ja) | ||
| KR0183879B1 (ko) | 반도체장치의 소자분리막 형성방법 | |
| JP2906416B2 (ja) | シリコンのエッチング方法 | |
| KR100338097B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100256810B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| JP2678049B2 (ja) | 半導体装置の洗浄方法 | |
| KR950001300B1 (ko) | 반도체장치의 제조방법 | |
| JPH05109719A (ja) | 半導体装置の製造方法 | |
| KR0184055B1 (ko) | 반도체 소자의 콘택부 및 그의 형성방법 | |
| KR100218740B1 (ko) | 반도체소자 제조방법 | |
| KR100281147B1 (ko) | 콘택홀 형성방법 | |
| JP2003017436A (ja) | 半導体装置の製造方法 | |
| KR930011114B1 (ko) | 반도체기판의 표면세정방법 | |
| JPH118303A (ja) | 半導体装置の製造方法 | |
| JPS6279625A (ja) | 半導体装置の製造方法 | |
| KR19990057827A (ko) | 반도체 소자의 전하저장전극 형성 방법 | |
| JPS59178732A (ja) | 半導体装置の製造方法 | |
| JPH06349769A (ja) | 半導体装置およびその製造方法 | |
| KR19990003721A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JPS61111544A (ja) | エツチング方法 | |
| KR960026240A (ko) | 반도체 소자의 금속 배선 방법 | |
| JPS6181629A (ja) | ドライエツチング方法 | |
| KR20000001768A (ko) | 반도체소자의 트렌치 형성방법 |