JPH0443307B2 - - Google Patents
Info
- Publication number
- JPH0443307B2 JPH0443307B2 JP2145983A JP2145983A JPH0443307B2 JP H0443307 B2 JPH0443307 B2 JP H0443307B2 JP 2145983 A JP2145983 A JP 2145983A JP 2145983 A JP2145983 A JP 2145983A JP H0443307 B2 JPH0443307 B2 JP H0443307B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- ccw
- idaw
- byte count
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003139 buffering effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- YCOHEPDJLXZVBZ-UHFFFAOYSA-N 2-benzylsulfonyl-1-(1h-indol-3-yl)-1h-isoquinoline Chemical compound C1=CC2=CC=CC=C2C(C=2C3=CC=CC=C3NC=2)N1S(=O)(=O)CC1=CC=CC=C1 YCOHEPDJLXZVBZ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はCHのデータチエイン処理に関する。
従来の技術は、ライト系コマンドのデータチエ
イン処理については、DC用CCW、データの先取
りを行なつていたが、リード系コマンドのデータ
チエインについては、そのリード動作でMSへ書
込れたデータが次のCCWあるいはIDAWになり
うることがあるということで、DC用CCW、
IDAWの先取りが行なわれていなかつたため、デ
ータチエイン処理が高速化できなかつた。
イン処理については、DC用CCW、データの先取
りを行なつていたが、リード系コマンドのデータ
チエインについては、そのリード動作でMSへ書
込れたデータが次のCCWあるいはIDAWになり
うることがあるということで、DC用CCW、
IDAWの先取りが行なわれていなかつたため、デ
ータチエイン処理が高速化できなかつた。
本発明の目的は、データチエイン処理の高速な
チエイン装置を提供することにある。
チエイン装置を提供することにある。
本発明では、CH内のバツフアを増すととも
に、ライト系コマンド、リード系コマンドの両方
について、データチエイン用CCW、IDAWを先
取りすることにより、データチエイン処理の高速
化をはかつた。リード系コマンドについては、先
取りしたDC用CCW、IDAWと、MSへ書込むデ
ータアドレスが一致していないかチエツクし、一
致する場合は先取りを無効とし（このケースは非
常に少ない）、不一致の場合はこの先取りCCWを
有効にすることにより、実質的な、データチエイ
ン処理の高速化をはかつた。
に、ライト系コマンド、リード系コマンドの両方
について、データチエイン用CCW、IDAWを先
取りすることにより、データチエイン処理の高速
化をはかつた。リード系コマンドについては、先
取りしたDC用CCW、IDAWと、MSへ書込むデ
ータアドレスが一致していないかチエツクし、一
致する場合は先取りを無効とし（このケースは非
常に少ない）、不一致の場合はこの先取りCCWを
有効にすることにより、実質的な、データチエイ
ン処理の高速化をはかつた。
以下、本発明の一実施例を第１図〜第６図によ
り説明する。第１図はブロツク図であり、第２図
は、CCW、IDAWのフオーマツト、第３図は、
第１図の要部の詳細を示すブロツク図、第４図
は、関速する局所記憶（ローカルストレージ：
LS）のフオーマツト、第５図、第６図は、関速
するマイクロプログラムの概要フローである。第
１図、第３図において、各入出力装置（Ｉ／）
６は、Ｉ／インタフエース５を介してCH４に
接続され、CH４は、BPU３を介して主記憶装置
（MS）１とつながつている。BPU３には、制御
記憶（CS）１０があり、CSアドレス１１で指定
された、CS１０よりマイクロプログラムが、制
御記憶データ１２に読出されこの内容にしたがつ
てBPU３，CH４が制御される。
り説明する。第１図はブロツク図であり、第２図
は、CCW、IDAWのフオーマツト、第３図は、
第１図の要部の詳細を示すブロツク図、第４図
は、関速する局所記憶（ローカルストレージ：
LS）のフオーマツト、第５図、第６図は、関速
するマイクロプログラムの概要フローである。第
１図、第３図において、各入出力装置（Ｉ／）
６は、Ｉ／インタフエース５を介してCH４に
接続され、CH４は、BPU３を介して主記憶装置
（MS）１とつながつている。BPU３には、制御
記憶（CS）１０があり、CSアドレス１１で指定
された、CS１０よりマイクロプログラムが、制
御記憶データ１２に読出されこの内容にしたがつ
てBPU３，CH４が制御される。
制御記憶データ１２内容より、局所記憶（LS）
アドレス１４がセツトされ、指定されたアドレス
の局所記憶の内容がラツチＹ１５，ラツチＸ１６
等に読出される。
アドレス１４がセツトされ、指定されたアドレス
の局所記憶の内容がラツチＹ１５，ラツチＸ１６
等に読出される。
制御記憶データ１２の内容により、BPU３、
CH４内のレジスタの内容が、ラツチＹ１５，ラ
ツチＸ１６にセツトされ、あるいは演算器１７の
処理が制御されて、その結果が、LS１３あるい
は、BPU３、CH４内のレジスタに書込まれるリ
ード系コマンド実行時、Ｉ／６からのデータ
は、Ｉ／インタフエース５を介して、CH４内
のＩ／バツフアレジスタ（ＩBR）２７にセ
ツトされる。この時、ＩBR−Ｉ／データ転
送制御回路３０がＩ／インターフエース信号の
オン／オフ等の制御を行ない、ＩBR制御回路
２９は、ＩBRアドレス２８の発生などの制御
を行なう。ＩBR２７にセツトされたデータ
は、ＩBR制御回路２９および、CBS←→Ｉ
BRデータ転送制御回路２６の制御の下に、チヤ
ネルバツフアストレージ（CBS）２０に１バイ
トずつ書込まれる。CBSアドレス２１は、CBS
２０のアドレスを制御する回路である。一定量の
データがCBS２０に書込まれると（例えば32B境
界毎）、マイクロプログラム使用要求が、CBS←→
ＩBRデータ転送 制御回路２６から、マイクロプログラム使用要
求制御回路２４に送られる。マイクロプログラム
使用要求が受付けられると、第５図の“リード系
コマンド”のマイクロプログラムが実行され（
〜）、CBS２０のデータが、ラツチＹ１５を経
由して、MS１に書込まれる。このCBS２０と
MS１間のデータ転送を制御するのが、CBS−
MSデータ転送制御回路２２である。リード系コ
マンド実行時のデータの流れを述べたが、ライト
系コマンド実行時、データは、MS１→LY１５
→CBS２０→ＩBR２７→Ｉ／６と転送され
る。MS１とCBS２０間のデータ転送を制御する
マイクロプログラムは、第５図のライト系コマン
ドのフローに示されている。（〜） 次にデータチエイン処理について説明する。リ
ード系コマンドでは、マイクロプログラムが、Si
Ｏ命令実行時、チエインコマンドワード（CCW）
をMS１より読出し、Ｉ／６に起動をかける前
に、CCWのバイトカウントを調べて、一定値以
下（例えば32B）であり、データチエイン（DC）
フラグが“１”の場合は、DC用のCCWさらに
IDAフラグが“１”の時は、IDAWも先取りする
処理（第６図でDC用CCW先取りフロー〜６）
を行なう。先取りされたCCW、IDAWは、LS１
３内に確保されているエリア（第４図参照）に保
持される。DC用、CCW、IDAWの先取りフラグ
もセツトされる起動が成功すると、前記したデー
タの流れに従つて、データがＩ／６からＩ
BR２７、CBS２０を介してMS１に転送される。
この前記に必要なデータアドレス、フラグ、残り
バイトカウント等についても、LS１３内に保持
されアドレス、カウントは、演算器１７によつて
更新される。CBS２０からMS１への転送は、第
５図のリード系コマンドに示すフロー（〜）
で制御される。リード系コマンドの場合は、Ｉ／
Ｏ６からMS１へ書込まれたデータが、次のDC
用のCCWとなることがありうるので、DC用
CCW、IDAWの先取りが完了している場合は、
先取りしたCCW、IDAWのアドレスと、MSへ書
込むデータアドレスが一致していないか、マイク
ロプログラムでいつも調べられる。不一致の場合
は、先取りした、DC用のCCW、IDAWが有効で
あることを意味する。一致の場合は、先取りした
DC用CCW、IDAWは無効であり、DC用CCW、
IDAWの先取りフラグをリセツトする。
CH４内のレジスタの内容が、ラツチＹ１５，ラ
ツチＸ１６にセツトされ、あるいは演算器１７の
処理が制御されて、その結果が、LS１３あるい
は、BPU３、CH４内のレジスタに書込まれるリ
ード系コマンド実行時、Ｉ／６からのデータ
は、Ｉ／インタフエース５を介して、CH４内
のＩ／バツフアレジスタ（ＩBR）２７にセ
ツトされる。この時、ＩBR−Ｉ／データ転
送制御回路３０がＩ／インターフエース信号の
オン／オフ等の制御を行ない、ＩBR制御回路
２９は、ＩBRアドレス２８の発生などの制御
を行なう。ＩBR２７にセツトされたデータ
は、ＩBR制御回路２９および、CBS←→Ｉ
BRデータ転送制御回路２６の制御の下に、チヤ
ネルバツフアストレージ（CBS）２０に１バイ
トずつ書込まれる。CBSアドレス２１は、CBS
２０のアドレスを制御する回路である。一定量の
データがCBS２０に書込まれると（例えば32B境
界毎）、マイクロプログラム使用要求が、CBS←→
ＩBRデータ転送 制御回路２６から、マイクロプログラム使用要
求制御回路２４に送られる。マイクロプログラム
使用要求が受付けられると、第５図の“リード系
コマンド”のマイクロプログラムが実行され（
〜）、CBS２０のデータが、ラツチＹ１５を経
由して、MS１に書込まれる。このCBS２０と
MS１間のデータ転送を制御するのが、CBS−
MSデータ転送制御回路２２である。リード系コ
マンド実行時のデータの流れを述べたが、ライト
系コマンド実行時、データは、MS１→LY１５
→CBS２０→ＩBR２７→Ｉ／６と転送され
る。MS１とCBS２０間のデータ転送を制御する
マイクロプログラムは、第５図のライト系コマン
ドのフローに示されている。（〜） 次にデータチエイン処理について説明する。リ
ード系コマンドでは、マイクロプログラムが、Si
Ｏ命令実行時、チエインコマンドワード（CCW）
をMS１より読出し、Ｉ／６に起動をかける前
に、CCWのバイトカウントを調べて、一定値以
下（例えば32B）であり、データチエイン（DC）
フラグが“１”の場合は、DC用のCCWさらに
IDAフラグが“１”の時は、IDAWも先取りする
処理（第６図でDC用CCW先取りフロー〜６）
を行なう。先取りされたCCW、IDAWは、LS１
３内に確保されているエリア（第４図参照）に保
持される。DC用、CCW、IDAWの先取りフラグ
もセツトされる起動が成功すると、前記したデー
タの流れに従つて、データがＩ／６からＩ
BR２７、CBS２０を介してMS１に転送される。
この前記に必要なデータアドレス、フラグ、残り
バイトカウント等についても、LS１３内に保持
されアドレス、カウントは、演算器１７によつて
更新される。CBS２０からMS１への転送は、第
５図のリード系コマンドに示すフロー（〜）
で制御される。リード系コマンドの場合は、Ｉ／
Ｏ６からMS１へ書込まれたデータが、次のDC
用のCCWとなることがありうるので、DC用
CCW、IDAWの先取りが完了している場合は、
先取りしたCCW、IDAWのアドレスと、MSへ書
込むデータアドレスが一致していないか、マイク
ロプログラムでいつも調べられる。不一致の場合
は、先取りした、DC用のCCW、IDAWが有効で
あることを意味する。一致の場合は、先取りした
DC用CCW、IDAWは無効であり、DC用CCW、
IDAWの先取りフラグをリセツトする。
CBS２０とMS１間のデータ転送で、カウント
“０”が検出され、DCフラグが“１”の時は、
DC処理を行なう、そのマイクロプログラムを第
６図に示す（〜）。DC用CCW、IDAW先取
りフラグが“１”の時は、先取りが有効であり、
LS１３内に保持されている先取りCCW、IDAW
よつて、CCWの入替、CH内レジスタの初期設定
等のデータチエイン処理を行なう。DC用CCW、
IDAW先取りフラグが“０”の時は、CCW、
IDAWが先取りされないので、MS１より、必要
なCCW、IDAWを読取つてきてから、データチ
エイン処理を行なう。この場合は、データチエイ
ン処理により多くの時間がかかる。ところが、
DC用CCW、IDAWが無効となるケースは、まれ
であり、上記のような処理を行なえば、実質的
な、リード系コマンドのデータチエインは、高速
化される。
“０”が検出され、DCフラグが“１”の時は、
DC処理を行なう、そのマイクロプログラムを第
６図に示す（〜）。DC用CCW、IDAW先取
りフラグが“１”の時は、先取りが有効であり、
LS１３内に保持されている先取りCCW、IDAW
よつて、CCWの入替、CH内レジスタの初期設定
等のデータチエイン処理を行なう。DC用CCW、
IDAW先取りフラグが“０”の時は、CCW、
IDAWが先取りされないので、MS１より、必要
なCCW、IDAWを読取つてきてから、データチ
エイン処理を行なう。この場合は、データチエイ
ン処理により多くの時間がかかる。ところが、
DC用CCW、IDAWが無効となるケースは、まれ
であり、上記のような処理を行なえば、実質的
な、リード系コマンドのデータチエインは、高速
化される。
次にライト系コマンドのデータチエイン処理に
ついて説明する。ライト系コマンドの場合も、リ
ード系と同様に、DC用CCW、IDAWの先取りを
行なう。この場合は、MS１からＩ／６へのデ
ータ転送であり、リード系ちがつて先取りした
DC用CCW、IDAWが無効になることはない。
ついて説明する。ライト系コマンドの場合も、リ
ード系と同様に、DC用CCW、IDAWの先取りを
行なう。この場合は、MS１からＩ／６へのデ
ータ転送であり、リード系ちがつて先取りした
DC用CCW、IDAWが無効になることはない。
MS１からCBS２０へのデータ転送は、第５図
のライト系コマンド（〜）のマイクロプログ
ラムで制御される。MSからCBS２０へのデー
タ転送のバイトカウントが“０”になつたこと
が、マイクロプログラムの指示で、残りバイトカ
ウント検出回路２３にセツトされる。マイクロプ
ログラム使用要求制御回路２４へ要求が出され、
これが受付けられると、DC用のCCW先取りのマ
イクロプログラムが実行されて、（第６図〜）
DC用のCCW、IDAWが先取りされ、LS１３内
に保持される。
のライト系コマンド（〜）のマイクロプログ
ラムで制御される。MSからCBS２０へのデー
タ転送のバイトカウントが“０”になつたこと
が、マイクロプログラムの指示で、残りバイトカ
ウント検出回路２３にセツトされる。マイクロプ
ログラム使用要求制御回路２４へ要求が出され、
これが受付けられると、DC用のCCW先取りのマ
イクロプログラムが実行されて、（第６図〜）
DC用のCCW、IDAWが先取りされ、LS１３内
に保持される。
CBS２０からＩBR２７へのデータ転送は、
CBS−ＩBRデータ転送制御回路２６によつて
制御されるが、実行中のCCWで指定される最終
のデータが、CBS２０からＩBR２７へ送られ
たことをCBS←→ＩBR最終データ検出回路２
５が検出すると、マイクロプログラム使用要求が
マイクロプログラム使用要求制御回路２４に送ら
れる。使用要求が受付けられると、データチエイ
ン処理（第６図，〜）を実行し、次の新し
いデータをMS１より読取つてくる処理を行な
う。これと並行して、ＩBR２７からＩ／６
へのデータ転送を行なう。ＩBR２７からＩ／
Ｏ６へ最終データが送出されたことを検出するの
が、ＩBR−Ｉ／最終データ検出回路３１で
ある。最終データがＩ／に送出されると、Ｉ
BR制御回路２９、CBS−ＩBRデータ転送制
御回路２６の制御によつて、DC処理された新し
いCCWで指定されたデータがCBS２０からＩ
BR２７へ早秋され、１５データ転送を続行す
る。
CBS−ＩBRデータ転送制御回路２６によつて
制御されるが、実行中のCCWで指定される最終
のデータが、CBS２０からＩBR２７へ送られ
たことをCBS←→ＩBR最終データ検出回路２
５が検出すると、マイクロプログラム使用要求が
マイクロプログラム使用要求制御回路２４に送ら
れる。使用要求が受付けられると、データチエイ
ン処理（第６図，〜）を実行し、次の新し
いデータをMS１より読取つてくる処理を行な
う。これと並行して、ＩBR２７からＩ／６
へのデータ転送を行なう。ＩBR２７からＩ／
Ｏ６へ最終データが送出されたことを検出するの
が、ＩBR−Ｉ／最終データ検出回路３１で
ある。最終データがＩ／に送出されると、Ｉ
BR制御回路２９、CBS−ＩBRデータ転送制
御回路２６の制御によつて、DC処理された新し
いCCWで指定されたデータがCBS２０からＩ
BR２７へ早秋され、１５データ転送を続行す
る。
もしデータチエイン処理中、DC用CCW、
IDAWおよびデータの先取り失敗、あるいは、
Ｉ／６よりデータ転送の終了が指示された場合
は、ＩBR−Ｉ／最終データ検出回路３１を
参照し、実行中のCCWで指定した最終データが
Ｉ／６に送出されたかどうかを、マイクロプロ
グラムで調べて、CCWアドレス、残りバイトカ
ウントなどの、プログラムに報告するチヤネルス
テータス情報を作製する。このようにすればライ
ト系コマンドのデータチエイン処理も、DC用
CCW、IDAWの先取りと、CBS２０、ＩBR２
７のバツフアの効果により高速化できる。
IDAWおよびデータの先取り失敗、あるいは、
Ｉ／６よりデータ転送の終了が指示された場合
は、ＩBR−Ｉ／最終データ検出回路３１を
参照し、実行中のCCWで指定した最終データが
Ｉ／６に送出されたかどうかを、マイクロプロ
グラムで調べて、CCWアドレス、残りバイトカ
ウントなどの、プログラムに報告するチヤネルス
テータス情報を作製する。このようにすればライ
ト系コマンドのデータチエイン処理も、DC用
CCW、IDAWの先取りと、CBS２０、ＩBR２
７のバツフアの効果により高速化できる。
本発明によれば、データチエイン処理の高速化
が可能となり、リード系コマンド、ライト系コマ
ンドの両方について、2MB／Ｓ以上のデータチ
エイン性能が保証できる。CBS、ＩBRのバイ
ト数を増加することにより、さらに高速のデータ
チエイン処理のサポートも可能となる。
が可能となり、リード系コマンド、ライト系コマ
ンドの両方について、2MB／Ｓ以上のデータチ
エイン性能が保証できる。CBS、ＩBRのバイ
ト数を増加することにより、さらに高速のデータ
チエイン処理のサポートも可能となる。
第１図は、本発明の一実施例を示すブロツク
図、第２図は、CCW、IDAWのフオーマツト図、
第３図は、第１図の要部の詳細を示すブロツク
図、第４図は、関連するローカルストレージのフ
オーマツト図、第５図、第６図は、関連するマイ
クロ、プログラムの概要フロー図である。 １……MS、２……CPU、３……BPU、４…
…CH、５……Ｉ／インタフエース、６……
Ｉ／、１０……制御記憶（CS）、１１……制御
記憶アドレス、１２……制御記憶データ、１３…
…局所記憶（LS）、１４……LSアドレス、１５
……ラツチＹ、１６……ラツチＸ、１７……演算
器、２０……チヤネルバツフアストレージ
（CBS）、２１……CBSアドレス、２２……CBS
←→MSデータ転送制御回路、２３……残りバイ
トカウント検出回路、２４……マイクロプログラ
ム使用要求制御回路、２５……CBS←→ＩBR
最終データ検出回路、２６……CBS←→ＩBR
データ転送制御回路、２７……Ｉバツフアレジ
スタ（ＩBR）、２８……ＩBRアドレス、２
９……ＩBR制御回路、３０……ＩBR−
Ｉ／データ転送制御回路、３１……ＩBR−
Ｉ／最終データ検出回路。
図、第２図は、CCW、IDAWのフオーマツト図、
第３図は、第１図の要部の詳細を示すブロツク
図、第４図は、関連するローカルストレージのフ
オーマツト図、第５図、第６図は、関連するマイ
クロ、プログラムの概要フロー図である。 １……MS、２……CPU、３……BPU、４…
…CH、５……Ｉ／インタフエース、６……
Ｉ／、１０……制御記憶（CS）、１１……制御
記憶アドレス、１２……制御記憶データ、１３…
…局所記憶（LS）、１４……LSアドレス、１５
……ラツチＹ、１６……ラツチＸ、１７……演算
器、２０……チヤネルバツフアストレージ
（CBS）、２１……CBSアドレス、２２……CBS
←→MSデータ転送制御回路、２３……残りバイ
トカウント検出回路、２４……マイクロプログラ
ム使用要求制御回路、２５……CBS←→ＩBR
最終データ検出回路、２６……CBS←→ＩBR
データ転送制御回路、２７……Ｉバツフアレジ
スタ（ＩBR）、２８……ＩBRアドレス、２
９……ＩBR制御回路、３０……ＩBR−
Ｉ／データ転送制御回路、３１……ＩBR−
Ｉ／最終データ検出回路。
Claims (1)
- 【特許請求の範囲】 １ 主記憶装置（MS）とのデータ転送用データ
バツフア（CBS）と入出力装置（Ｉ／）との
データ転送用のデータバツフア（ＩBR）の２
段のバツフアと、通常のデータ転送制御用のデー
タアドレス、バイトカウント、チヤネルコマンド
ワード（CCW）間接アドレスワード（IDAW）
を保持更新する回路に加えて、データチエイン
（DC）処理用に、残りバイトカウントを検出し、
DC用CCW、IDAWを先取りして、保持する回
路、およびリード系コマンドでCBSからMSへの
データ転送時、データアドレスと、先取りした
CCW、IDAWアドレスを比較する回路を設けて
データバツフアリング制御を行なうチヤネル装置
において、 あるCCWでリード系コマンドのデータチエイ
ンが指定されている時、データ転送の開始前ある
いは、データ転送中に、残りバイトカウントを参
照し、一定バイトカウント以下の場合は、指定さ
れたDC用のCCWをMSより先取りし、このCCW
のフラグが、間接アドレスワード（IDAW）を指
示している時は、IDAWを先取りし、保持してお
き、以後MSとのデータ転送の毎に、データアド
レスと、先取りしたCCW、IDAWアドレスが一
致していないか調らべ、一致している場合は、先
取りCCW、IDAWを無効とし、残りバイトカウ
ントが“０”になつた後、新にDC用のCCW、
IDAWをMSより読出してDC処理を行ない、一
方不一致の場合は、残りバイトカウントが“０”
になつた後、先取りしたCCW、IDAWを使用し
て、DC処理を行なうことを特徴とするチヤネル
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145983A JPS59148919A (ja) | 1983-02-14 | 1983-02-14 | チャネル制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2145983A JPS59148919A (ja) | 1983-02-14 | 1983-02-14 | チャネル制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59148919A JPS59148919A (ja) | 1984-08-25 |
| JPH0443307B2 true JPH0443307B2 (ja) | 1992-07-16 |
Family
ID=12055559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2145983A Granted JPS59148919A (ja) | 1983-02-14 | 1983-02-14 | チャネル制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59148919A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61120258A (ja) * | 1984-11-15 | 1986-06-07 | Nec Corp | デ−タ転送装置 |
| US5016160A (en) * | 1988-12-15 | 1991-05-14 | International Business Machines Corporation | Computer system having efficient data transfer operations |
| US5388219A (en) * | 1992-03-02 | 1995-02-07 | International Business Machines Corporation | Efficient channel and control unit for host computer |
-
1983
- 1983-02-14 JP JP2145983A patent/JPS59148919A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59148919A (ja) | 1984-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH045216B2 (ja) | ||
| JPH0348537B2 (ja) | ||
| JPH01120660A (ja) | マイクロコンピュータ装置 | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JPH0443307B2 (ja) | ||
| JP2615677B2 (ja) | 共用拡張記憶制御方式 | |
| JPS6226728B2 (ja) | ||
| JP2781973B2 (ja) | メモリー内容更新回路 | |
| JPS6252334B2 (ja) | ||
| JP2569801B2 (ja) | 情報処理装置 | |
| JPH10312307A (ja) | コンピュータシステムに適用するエミュレータ | |
| JPS595354A (ja) | デ−タ処理装置 | |
| JPS6362065A (ja) | デ−タ転送制御方式 | |
| JPS5945553A (ja) | メモリアドレス方式 | |
| JP2806535B2 (ja) | マイクロコンピュータ開発支援装置 | |
| JPS6119065B2 (ja) | ||
| JPH01276338A (ja) | 入出力エミュレート機構 | |
| JPS62130427A (ja) | メモリリ−ド／ライト方式 | |
| JPS6122330B2 (ja) | ||
| JPH03256127A (ja) | マイクロプロセッサシステム | |
| JPS5917468B2 (ja) | プログラムカウンタ軌跡記憶装置 | |
| JPH0667982A (ja) | アドレス変換方式 | |
| JPH04174041A (ja) | データアクセス制御方式 | |
| JPH0364903B2 (ja) | ||
| JPS60176144A (ja) | レジスタフアイル装置 |