JP2615677B2

JP2615677B2 - 共用拡張記憶制御方式

Info

Publication number: JP2615677B2
Application number: JP62256793A
Authority: JP
Inventors: 隆千葉
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-10-12
Filing date: 1987-10-12
Publication date: 1997-06-04
Anticipated expiration: 2012-06-04
Also published as: JPH0199141A

Description

【発明の詳細な説明】〔目次〕概要産業上の利用分野従来の技術と発明が解決しようとする問題点問題点を解決するための手段作用実施例発明の効果〔概要〕中央処理装置（CPU）と、チャネル処理装置（CHP）
と、主記憶装置（MSU）と、記憶制御装置（MCU）等から
構成されるクラスタが複数個あり、且つ各クラスタが共
用する拡張記憶装置とから構成されるシステムにおける
共用拡張記憶制御装置に関し、該クラスタ側の各処理装置のクロックと、共用拡張記
憶装置側のクロックとが独立であることに起因した非同
期転送によるデータ転送レートの低下を抑止し、システ
ム全体の性能を向上させることを目的とし、該共用拡張記憶装置は上記各クラスタのクロックとは
独立したクロック源（g0,g1）を持つと共に、各クラス
タの持つ互いに異なるクロック（a,b,c,d）の供給を各
クラスタに対応して設けられているクラスタインタフェ
ース制御回路を介して受け、各クラスタと該共用拡張記
憶装置間のデータ転送は、各クラスタ側のクロック（a,
b,c,d）に同期した転送方式で行い、該共用拡張記憶装
置内の記憶部に対する制御は該共用拡張記憶装置側のク
ロック（g0,g1）で行うと共に、該共用拡張記憶装置側
には、キュー構造のレジスタ群を各クラスタに対応した
上記クラスタインタフェース制御回路内に設け、該共用
拡張記憶装置に対する書き込み処理では、各クラスタか
ら転送される書き込みデータを、対応するクラスタのク
ロック（a,b,c,d）で上記キューに書き込み、その後、
該共用拡張記憶装置のクロック（g0,g1）で読み出して
上記記憶部に書き込み、該共用拡張記憶装置からの読み
出し処理では、該共用拡張記憶装置のクロック（g0,g
1）で上記記憶部から読み出し、該読み出したデータを
順次上記キューに書き込み、その後、対応するクラスタ
のクロック（a,b,c,d）で該キューから読み出して対応
するクラスタにデータ転送するように構成する。

〔産業上の利用分野〕

本発明は、中央処理装置（CPU）と、チャネル処理装
置（CHP）と、主記憶装置（MSU）と、記憶制御装置（MC
U）等から構成されるクラスタが複数個あり、且つ各ク
ラスタが共用する拡張記憶装置とから構成されるシステ
ムにおける共用拡張記憶制御装置に関する。

近年、データ処理システムの処理効率の向上や、レス
ポンスタイムの高速化を目的として、主記憶装置（MS
U）とは別に、大容量の拡張記憶装置（ESU）を設け、該
拡張記憶装置（ESU）と主記憶装置（MSU）との間でプロ
グラム，データの取り出し、しまい込みを行うことで、
大容量ではあるが低速のファイル記憶装置（DASD）と主
記憶装置（MSU）の間のデータ転送回数を少なくするこ
とがよく行われている。

又、更に、複数個のクラスタからなるシステムでの信
頼度の向上や、該クラスタ間での負荷のバランスをよく
保つことにより処理効率の向上を目的として、上記各ク
ラスタに専用に接続される拡張記憶装置（ESU）の代わ
りに、各クラスタが共用する共用拡張記憶装置（GSU）
を設けることが行われる。

然して、該複数個のクラスタからなるシステムにおい
ては、各クラスタや、共用拡張記憶装置（GSU）の何れ
かが故障した場合に、該故障装置を部分的に切り離し該
システムの信頼度を向上させる為にも、各クラスタや共
用拡張記憶装置（GSU）は独自のクロック源を持ってい
るのが普通である。

従って、各クラスタと共用拡張記憶装置（GSU）間で
のデータ転送が非同期によるデータ転送となり、該シス
テムの性能を低下させる要因となることから、各クラス
タと共用拡張記憶装置（GSU）との間の効果的なデータ
転送方式が必要とされるようになってきた。

〔従来の技術と発明が解決しようとする問題点〕

第４図は従来の共用拡張記憶制御方式を説明する図で
ある。

従来方式においては、本図に示すように、複数個のク
ラスタ（Ａ〜Ｄ）１と、共用拡張記憶装置（GSU0,1）10
からなるシステムにおいては、システムの高信頼化を図
る為に、各クラスタ（Ａ〜Ｄ）1,及び共用拡張記憶装置
（GSU0,1）10は、それぞれ独自のクロック源を持ってい
る。

これは、各クラスタ（Ａ〜Ｄ）1,及び共用拡張記憶装
置（GSU0,1）10の何れかが故障した場合でも、該故障し
た装置を部分的に切り離すことで処理の継続を図る為で
ある。

又、これは、該システム全体の電源が断になった場合
に、該共用拡張記憶装置（GSU0,1）10の内容をバッテリ
・バックアップによって、図示していないディスク装置
等に退避を行うことで、内容の保存を図る為にも、やは
り独自のクロックを必要とすることにもよっている。

このようなシステムにおいては、各クラスタ（Ａ〜
Ｄ）1,及び共用拡張記憶装置（GSU0,1）10のクロックが
異なる為、各クラスタ（Ａ〜Ｄ）１の記憶制御装置（MC
U）11と共用拡張記憶装置（GSU）10との間のデータ転送
が、異なるクロックによる非同期転送となる問題があ
る。

該非同期によるデータ転送は、公知の入出力インタフ
ェースによるチャネル処理装置（CHP）と入出力装置と
の間のデータ転送と同じく、サービスイン（SI）に対す
るサービスアウト（SO）と云った確認応答方式と、該応
答信号と共に送出されたデータ情報に対して、ある定め
られた時間内に該データを受信する方法をとるため、同
一クロックによる同期転送と比較すると、そのデータ転
送レート（所謂、スループット）は著しく低下し、その
結果としてシステム全体の性能の低下，及びレスポンス
タイムが長くなると云う問題があった。

本発明は上記従来の欠点に鑑み、複数個のクラスタ
と、共用拡張記憶装置（GSU）とからなるシステムにお
いて、各クラスタと共用拡張記憶装置（GSU）間のデー
タ転送を高速に行いシステム全体の性能を向上させ、レ
スポンスタイムを短くする共用拡張記憶制御方式を提供
することを目的とするものである。

〔問題点を解決するための手段〕

第１図は本発明の共用拡張記憶制御方式の原理図であ
る。

上記の問題点は、下記の如くに構成された共用拡張記
憶制御装置によって解決される。

中央処理装置（CPU）14と、チャネル処理装置（CHP）
15と、主記憶装置（MSU）13と、記憶制御装置（MCU）11
等から構成されるクラスタ１が複数個あり、且つ各クラ
スタ１が共用する拡張記憶装置10とから構成されるシス
テムにおいて、該共用拡張記憶装置10は上記各クラスタ
１のクロックとは独立したクロック源（g0,g1）を持つ
と共に、各クラスタ１の持つ互いに異なるクロック（a,
b,c,d）の供給を各クラスタ１に対応して設けられてい
るクラスタインタフェース制御回路103を介して受ける
手段と、各クラスタ１と該共用拡張記憶装置10間のデータ転送
は、各クラスタ１側のクロック（a,b,c,d）に同期して
転送する手段と、該共用拡張記憶装置10内の記憶部23に対する制御は該
共用拡張記憶装置10のクロック（g0,g1）で行うと共
に、該共用拡張記憶装置10側には、キュー構造のレジスタ
群（208）を、各クラスタ１に対応した上記クラスタイ
ンタフェース制御回路102内に設け、該共用拡張記憶装置10に対する書き込み処理では、各
クラスタ１から転送される書き込みデータを、対応する
クラスタ１のクロック（a,b,c,d）で上記キュー構造の
レジスタ群208に書き込む手段と、その後、該共用拡張記憶装置10のクロック（g0,g1）
で読み出し、上記共用拡張記憶装置10内の記憶部23に書
き込む手段と、該共用拡張記憶装置10からの読み出し処理では、該共
用拡張記憶装置10のクロック（g0,g1）で上記記憶部23
から読み出し、該読み出ししたデータを順次、上記キュ
ー構造のレジスタ群208に書き込み、その後、対応する
クラスタ１のクロック（a,b,c,d）で該キュー構造のレ
ジスタ群208から読み出して対応するクラスタ１にデー
タ転送する手段とを備えるように構成する。

〔作用〕

即に、本発明によれば、中央処理装置（CPU）と、チ
ャネル処理装置（CHP）と、主記憶装置（MSU）と、記憶
制御装置（MCU）等から構成されるクラスタが複数個あ
り、且つ各クラスタが共用する拡張記憶装置（GSU）と
から構成されるシステムにおいて、例えば、クラスＡ
と、共用拡張記憶装置（GSU）間のインタフェース制御
は、該クラスタＡのクロックａで動作するクラスタイン
タフェース制御回路（CLUSTER Aインタフェース）で行
われ、該クラスタインタフェース制御回路で受信したア
クセス要求は、共用拡張記憶装置（GSU）のクロックｇ
（g0,又はg1、以下同じ）に同期化される。

然して、一般に、クラスタＡと共用拡張記憶装置（GS
U）間のデータ転送は、例えば、4KB程度の大きさのもの
である為、上記アクセス要求に対する同期化の時間は当
該システムにおけるクラスタと共用拡張記憶装置（GS
U）との間のデータ転送の性能上無視できる程度のもの
である。

上記のアクセス要求が書き込みであると、該クラスタ
ａで入力レジスタに受け取られ、データキュー（QUEU
E）を通って同期化レジスタにおいてクロックｇに同期
化され、優先順位制御回路（PRIORITY）で選択された
後、GSU RAMに書き込みが行われる。

このようにデータキュー（QUEUE）を介することによ
り、転送スループットはクロックａによるインタフェー
スと同等に行うことができる。

又、該アクセス要求が読み出し要求であると、上記GS
U RAMから読み出されたデータがクロックｇで該データ
キュー（QUEUE）に書き込まれ、該データキュー（QUEU
E）を通って同期化レジスタでクロックａに同期可され
た後クラスタＡに送出される。

従って、共用拡張記憶装置（GSU）側において、該共
用拡張記憶装置（GSU）のクロックとは別の各クラスタ
毎のクロックの供給を受けたクラスタインタフェース制
御回路を設け、そこに各クラスタと共用拡張記憶装置
（GSU）間のデータ転送を同期化する為のデータキュー
（QUEUE）を設けて、該クラスタ側のクロックに同期し
たデータ転送が繰り返されるので、クラスタ側のクロッ
クに同期した毎マシンサイクル毎の高速のデータ転送が
可能となる効果がある。

〔実施例〕

以下本発明の実施例を図面によって詳述する。前述の
第１図は本発明の共用拡張記憶制御方式の原理図であっ
て、（ａ）はシステム全体の論理構成図を示し、（ｂ）
は共用拡張記憶装置（GSU）の論理構成を示しており、
第３図は本発明のデータキューの一実施例を示した図で
あり、第３図は本発明のデータキューでの同期化方式の
一実施例を示した図であって、第１図におけるクラスタ
インタフェース制御回路｛CLUSTER A（B,C,D）インタフ
ェース｝102,第２図におけるデータキュー（QUEUE）20
8,キュー制御部（QUEUE CTRL）2012が本発明を実施する
のに必要な手段である。尚、全図を通して同じ符号は同
じ対象物を示している。

以下、第１図を参照しながら第２図，第３図によっ
て、本発明の共用拡張記憶制御方式を説明する。

本発明は、前述のように、一般に、クラスタと共用拡
張記憶装置（GSU）との間のデータ転送の単位が4KBと比
較的に大きい点に着目し、アクセス要求（REQ A），オ
ペコード（OPC A），アドレス（ADDR A）等の制御情報
は通常の同期化回路（SYNC）2011でクラスタ１側のクロ
ック（ａ〜）から共用拡張記憶装置（GSU）10側のクロ
ック（g0〜）に同期化し、データ転送については、イン
タフェースのバス幅が、例えば、８バイトとすると、１
回のアクセスで4KBのデータ転送を行う場合には、512回
のデータ転送が必要となるので、上記クラスタインタフ
ェース制御回路102内にデータキュー（QUEUE）208,キュ
ー制御部（QUEUE CTRL）2012｛データキュー（QUEUE）
の入出力を制御するカウンタと，比較器（Ｃ）からなっ
ている｝を設け、該データキュー（QUEUE）208を介する
ことで、クラスタ１側のクロック（a,b,c,d）で８バイ
ト/1マシンサイクルのデータ転送を行うようにするもの
である。

図中、a,gはそれぞれ、例えば、クラスタ（Ａ）1,及
び共用拡張記憶装置（GSU0,1）10のクロックを示し、説
明を簡単にする為、アクセス要求が書き込み要求の場合
を例にして示してあり、読み出し要求の場合には、全て
のクロックがａg,gａになるように制御される。

以下、書き込みアクセスの動作について説明する。

先ず、アクセス要求（書き込み）がレジスタ201で受
け付けられると、クロックａが有効になる。そして、該
アクセス要求情報が同期化回路（SYNC）2011でクロック
ｇに同期化された後は、クロックｇを有効にする。

最初、第３図に示されている第１の入力制御用カウン
タ（INQ CT）320,第２の入力制御用カウンタ322,第１の
出力制御用カウンタ（OUTQ CT）324,第２の出力制御用
カウンタ326が全て‘0'にクリアされる。ここで、上記
カウンタ320,324において、“CG"はクロックゲート付の
ラッチを示しており、該ラッチが変化するときのみ、ク
ロックが供給されるように動作する。

次に、第１図（ｂ），第２図の書き込みデータ受信レ
ジスタ202に書き込みデータ（WD−Ａ）が転送される
と、第１の入力制御カウンタ（INQ CT）320をデコーダ3
10でデコードし、該デコード値の指示に基づいて、デー
タキュー（QUEUE）208を構成しているレジスタ群3130に
データを書き込み、上記第１の入力制御用カウンタ（IN
Q CT）320を‘＋1'する。即ち、該カウンタ（INQ CT）3
20の最下位ビット（a₄＝2⁰）からカウントを開始する。
該‘＋1'されたカクンタ（INQ CT）320はデータキュー
レジスタ3131のクロックａのみを付勢して、該データキ
ューレジスタ3131を選択するように動作する。

以下、同じように動作して、順次転送されてきたデー
タはレジスタ群3132,3133,…と云うように、上記カウン
タ（INQ CT）320を‘＋1'しながら該データキュー（QUE
UE）208に書き込まれる。

そして、該カウンタ（INQ CT）320のビット２（2²＝
４）（a₂）が反転｛即ち、上記データキュー（QUEUE）2
08に４個のデータが書き込まれたとき｝すると、該反転
信号は同期化回路321でクロックｇに同期化され、第２
の入力制御カウンタ322を‘＋1'する。即ち、該第２の
入力制御カウンタ322は、データが４個データキュー（Q
UEUE）208に入力される毎にクロックαで‘＋1'される
ことになる。具体的には、該カウンタ322の第１ビット
（g₂₄＝2²）からカウントを開始する。

ここで、比較器（Ｃ）323において、上記第２の入力
制御カウンタ322の上位３ビット（g₀₄,g₁₄,g₂₄）と、上
記第１の出力制御カウンタ（OUTQ CT）324の上位３ビッ
ト（g₀,g₁,g₂）3241とが比較され、該比較結果を示す信
号「EMP g」｛データキュー（QUEUE）208にデータがな
いことを示す信号｝が‘1'‘0'に変化して、該データ
キュー（QUEUE）208にデータがあることを示すようにな
る。

該「EMPg」信号が‘0'になると、第１図（ｂ）のレジ
スタ204はプライオリティ回路（PRIORITY）21に書き込
みのアクセス要求を送出し、上記第１の出力制御用カウ
ンタ（OUTQ CT）324をデコーダ311でデコードし、該デ
コード値の指示に基づいて、第２図のデータキュー（QU
EUE）208のレジスタ群3130に保持されている書き込みデ
ータを同期化レジスタ205に送出して、第３図の第１の
出力制御カウンタ（OUTQ CT）324を‘＋1'する。

次には、レジスタ3131に保持されている書き込みデー
タが同期化レジスタ205に読み出されるが、このときレ
ジスタ3131以外のレジスタ群のクロックは停止されるよ
うに動作するので、特別な同期化回路は不要である。

ここで、プライオリティ回路21が上記書き込みのアク
セス要求を選択すると、上記「EMP g」信号が‘0'の
間、同期化レジスタ204を‘＋1'しながら毎マシンサイ
クル毎に、書き込み要求信号を送出し続ける。同時に、
上記第１の出力制御カウンタ（OUTQ CT）324を‘＋1'す
る。

そして、クラスタ１はデータ転送が終了すると、該デ
ータ転送の終了の由を共用拡張記憶装置（GSU 0,1）10
に通知する。

該終了通知信号が‘1'で、該「EMP g」信号が‘1'に
なると、上記第１の入力制御カウンタ（INQ CT）320の
下位の３ビットを示す信号線3202を第２の入力制御カウ
ンタ322にセットし、比較器（Ｃ）323において、該第２
の入力制御カウンタ322と第１の出力制御カウンタ（OUT
Q CT）324の下位ビットを示す信号線3242との大小比較
を行い、該出力信号「EMP g」信号が‘1'‘0'に変化
すると、再度前述のプライオリティ回路21に書き込み要
求を送出し、該「EMP g」信号が‘1'になる迄継続す
る。

上記の動作において、該「EMP g」信号が‘1'が‘1'
の儘で変化しないか、又は‘1'になった場合には、該書
き込み処理を終了させ、その由をアクセス要求元のクラ
スタ１に通知する。

このような動作は、上記入力制御カウンタ322がデー
タ転送を４回行う毎に‘＋1'するように動作しているの
で、最後の１〜３回分の書き込み処理を行う為に必要な
動作である。

このようにして、該「EMP g」信号が‘1'であると、
データキュー（QUEUE）208にはデータが１個もないの
で、共用拡張記憶装置（GSU）10に対する書き込みアク
セスを抑止するように機能する。

第１の出力制御カウンタ（OUTQ CT）324と第２の出力
制御カウンタ326との間の同期化動作も、入力制御カウ
ンタの場合と同じように動作する。即ち、データキュー
（QUEUE）208から４個のデータを出力するごとに、同期
化回路325を介して、第２の出力制御カウンタ326をカウ
ントアップするように動作している。

そして、第３図の比較器（Ｃ）327においては、上記
第１の入力制御カウンタ（INQ CT）320の上位３ビット
を示す信号線3201と、第２の出力制御カウンタ326との
大小比較を行うように動作しているので、その比較結果
として得られる「FULL a」信号は、「信号線3201の値＞
第２の出力制御カウンタ326の特定値」の場合であっ
て、データキュー（QUEUE）208のレジスタ群（3130,313
1,…）に‘空き’がなくなることを意味し、対応するク
ラスタ１に対して、新たなデータ転送の一時的な停止を
要求するように動作する。

上記の例は、前述のように、比較的大量のデータ（例
えば、4KB程度）転送の場合であるが、例えば64バイト
転送と云った少量のデータ転送の場合には、クラスタ１
からのデータ転送が終了の由を示す信号を共用拡張記憶
装置（GSU）10に通知した後、上記第１の入力制御カウ
ンタ（INQ CT）320の下位の３ビットを示す信号線3202
を第２の入力制御カウンタ322にセットし、比較器
（Ｃ）323において、該第２の入力制御カウンタ322と第
１の出力制御カウンタ（OUTQ CT）324の下位ビットを示
す信号線3242との大小比較を行い、該出力信号「EMP
g」信号が‘1'‘0'に変化したことを認識して、プラ
イオリティ回路21に書き込みアクセス要求信号を送出
し、該「EMP g」信号が再度‘1'になる迄書き込み動作
を継続する。

この場合、続くデータ転送はないので、上記「FULL
a」信号よるクラスタ１に対するデータ転送停止要求の
動作はない。

以上、アクセス要求が書き込みの場合について、詳細
に説明したが、該クラスタ１からのアクセス要求が読み
出し要求の場合には、図示とは異なり、第２図のレジス
タ群3130,3131,…,313nは共用拡張記憶装置（GSU）10の
持つクロックｇに、第３図のクロックa,gは、それぞれ
ａｇに、ｇａになるように制御される。

そして、データ転送そのものは、その方向が逆になる
のみで、基本的な動作は、書き込みの場合と同一であ
る。

この場合、信号「EMP a」は共用拡張記憶装置（GSU）
10から｛実際には、データキュー（QUEUE）208から｝ク
ラスタ１へのデータ転送を止める為に、信号「FULL g」
はプライオリティ21への読み出し要求を止める為に使用
されることになる。

このように、本発明は、中央処理装置（CPU）と、チ
ャネル処理装置と、主記憶装置（MSU）と、記憶制御装
置（MCU）等から構成されるクラスタが複数個あり、且
つ各クラスタが共用する拡張記憶装置（GSU）とから構
成されるシステムにおいて、各クラスタのクロックと共
用拡張記憶装置（GSU）とのクロックが独立になってい
る場合の該共用拡張記憶装置（GSU）と各クラスタ間の
データ転送制御を行うのに、該共用拡張記憶装置（GS
U）内にクラスタのクロックで動作するクラスタインタ
フェース制御回路を設け、該クラスタインタフェース制
御回路において、各クラスタからのアクセス要求等の制
御信号の同期は通常の同期化手段で行い、データ転送に
ついては、データキュー（QUEUE）を設けて、書き込み
の場合はクラスタ側のクロックで該データキュー（QUEU
E）に書き込み、該データキュー（QUEUE）からは共用拡
張記憶装置（GSU）のクロックで読み出して、該共用拡
張記憶装置（GSU）の記憶部に書き込み、読み出しの場
合には共用拡張記憶装置（GSU）側のクロックで該記憶
部からデータキュー（QUEUE）に書き込み，該データキ
ュー（QUEUE）からクラスタ側のクロックで取り出すこ
とにより、クラスタと共用拡張記憶装置（GSU）間のデ
ータ転送を常に、クラスタ側のクロックで行うようにし
た所に特徴がある。

〔発明の効果〕

以上、詳細に説明したように、本発明の共用拡張記憶
制御方式は、共用拡張記憶装置に各クラスタのクロック
とは独立したクロック源（g0,g1）を持つと共に、各ク
ラスタの持つ互いに異なるクロック（a,b,c,d）の供給
を各クラスタに対応した設けられているクラスタインタ
フェース制御回路を介して受け、各クラスタと該共用拡
張記憶装置間のデータ転送は、各クラスタ側のクロック
（a,b,c,d）に同期した転送方式で行い、該共用拡張記
憶装置内の記憶部に対する制御は該共用拡張記憶装置側
のクロック（g0,g1）で行うと共に、該共用拡張記憶装
置側には、キュー構造のレジスタ群を各クラスタに対応
した上記クラスタインタフェース制御回路内に設け、該
共用拡張記憶装置に対する書き込み処理では、各クラス
タから転送される書き込みデータを、対応するクラスタ
のクロック（a,b,c,d）で上記キューに書き込み、その
後、該共用拡張記憶装置のクロック（g0,g1）で読み出
して上記記憶部に書き込み、該共用拡張記憶装置からの
読み出し処理では、該共用拡張記憶装置のクロック（g
0,g1）で上記記憶部から読み出し，該読み出したデータ
を順次上記キューに書き込み、その後、対応するクラス
タのクロック（a,b,c,d）で該キューから読み出して対
応するクラスタにデータ転送するように構成したもので
あるので、クラスタ側のクロックに同期した毎マシンサ
イクル毎の高速のデータ転送が可能となる効果がある。

【図面の簡単な説明】

第１図は本発明の共用拡張記憶制御方式の原理図，第２図は本発明のデータキューの一実施例を示した図，第３図は本発明のデータキューでの同期化方式の一実施
例を示した図，第４図は従来の共用拡張記憶制御方式を説明する図，である。図面において、１はクラスタ（A,B,C,D）， 11は記憶制御装置（MCU）， 13は主記憶装置（MSU0〜１）， 14は中央処理装置（CPU0〜３）， 15はチャネルプロセッサ（CHP）， 10は共用拡張記憶装置（GSU 0,1）， 102はクラスタインタフェース制御回路， 201はアクセス要求を受け取るレジスタ，又は、単にレ
ジスタ， 202は書き込みデータ受信レジスタ，又は、単にレジス
タ， 2011は同期化回路（SYNC）， 204,205は同期化レジスタ， 2012はキュー制御回路（QUEUE CTRL）， 208はデータキュー（QUEUE）， 21は優先順位制御回路（PRIORITY），又は単に、プライ
オリティ回路， 23はGSU RAM, 320は第１の入力制御カウンタ（INQ CT）， 322は第２の入力制御カウンタ， 321,325は同期化回路， 324は第１の出力制御カウンタ（OUTQ CT）， 326は第２の出力制御カウンタ， 323,327は比較回路（Ｃ）， 3130,3131,〜,313nはレジスタ群， a,b,c,d,及びｇ（g0,g1）はクロック，をそれぞれ示す。

Claims

(57)【特許請求の範囲】

【請求項１】少なくとも、中央処理装置と、チャネル処
理装置と、主記憶装置と、記憶制御装置から構成される
クラスタが複数個あり、且つ各クラスタが共用する拡張
記憶装置とから構成されるシステムにおいて、該共用拡張記憶装置は上記各クラスタのクロックとは独
立したクロック源を持つと共に、各クラスタの持つ互い
に異なるクロックの供給を各クラスタに対応して設けら
れているクラスタインタフェース制御回路を介して受け
る手段と、各クラスタと該共用拡張記憶装置間のデータ転送は、各
クラスタ側のクロックに同期して転送する手段と、該共用拡張記憶装置内の記憶部に対する制御は該共用拡
張記憶装置側のクロックで行うと共に、該共用拡張記憶装置側には、キュー構造のレジスタ群
を、各クラスタに対応した上記クラスタインタフェース
回路内に設け、該共用拡張記憶装置に対する書き込み処理では、各クラ
スタから転送される書込みデータを、対応するクラスタ
のクロックで上記キュー構造のレジスタ群に書き込む手
段と、その後、該共用拡張記憶装置のクロックで読み出し、上
記共用拡張記憶装置の記憶部に書き込む手段と、該共用拡張記憶装置からの読み出し処理では、該共用拡
張記憶装置のクロックで上記記憶部から読み出し、該読
み出したデータを順次、上記キュー構造のレジスタ群に
書き込み、その後、対応するクラスタのクロックで、該
キュー構造のレジスタ群から読み出して、対応するクラ
スタにデータを転送する手段とを備えたことを特徴とす
る共用拡張記憶制御装置。
【請求項２】上記キュー構造のレジスタ群に対する書き
込み，読み出し制御手段において、大量のデータを転送する場合には、該キュー構造のレジ
スタ群が‘空き’であることを検出する第１の検出手段
と、一定値以上のデータ量が蓄積されたことを検出する
第２の検出手段とを設け、上記第１の検出手段によって‘空き’と判定されたとき
には、上記共用拡張記憶装置へのアクセス，又は各クラ
スタへのデータ転送を抑止し、上記第２の検出手段によ
って、該キュー構造のレジスタ群が満杯と判定されたと
きには、対応するクラスタにデータ転送の停止を要求す
るか，又は、上記共用拡張記憶装置への読み出し要求を
停止するように制御することを特徴とする特許請求の範
囲第１項に記載の共用拡張記憶制御装置。
【請求項３】上記キュー構造のレジスタ群に対する書き
込み，読み出し制御手段において、大量のデータに比較して少量のデータを転送する場合に
は、該少量のデータを上記キュー構造のレジスタ群に転
送し終わった時点において、上記キュー構造のレジスタ
群が‘空き’であることを検出する第１の検出手段に、
該転送データ量情報を送出して、該第１の検出手段を
‘空き’でないと認識させるように制御することを特徴
とする特許請求の範囲第１項に記載の共用拡張記憶制御
装置。