JPH0442137Y2

JPH0442137Y2 -

Info

Publication number: JPH0442137Y2
Application number: JP5712886U
Authority: JP
Priority date: 1986-04-16
Filing date: 1986-04-16
Publication date: 1992-10-05
Also published as: JPS62172051U

Description

【考案の詳細な説明】「技術分野」本考案は、例えば、半導体レーザを応用したレ
ーザビームプリンタと、これを制御するコンピユ
ータとを接続するコネクタの開閉成時に、前記半
導体レーザの破壊を防止する半導体レーザの破壊
防止機構に関する。

「従来技術およびその問題点」一般的に、コンピユータと、当該コンピユータ
に信号を入出力する外部入出力装置とは、コネク
タによつて互いに接続されている。

第２図に示すように、レーザビームプリンタ１
と、これを制御する外部制御装置としてのコンピ
ユータ２とは、コネクタ３およびコネクタ４によ
つて互いに接続される。そして、コンピユータ２
に信号線５を介して接続されているコネクタ４に
は複数の同一長さの接続片６，７，８，９が突設
されており、レーザビームプリンタ１に電源線１
０，１３、および信号線１１，１２、を介して接
続されているコネクタ３には、コネクタ４側の上
記接続片６，７，８，９と嵌合する接続片１４，
１５，１６，１７が設けられている。このコネク
タ３とコネクタ４の閉成時には、コネクタ４側の
接続片６，７，８，９がコネクタ３側の接続片１
４，１５，１６，１７に同一接続長で挿入される
ことになる。

また、接続片１５に接続された信号線１１は、
レーザビームプリンタ１内に設けられたレーザダ
イオード１８を駆動する駆動回路１９に、作動可
否の信号を伝達するものである。さらに、この信
号線１１には、駆動回路１９内に設けられたプル
アツプ抵抗器２０と、インバータ２１とが接続さ
れ、インバータ２１の出力端子には、レーザビー
ムプリンタ１の制御命令を出力するCPU２２の
RST端子およびCPU２２から出力されたデータ
をラツチするラツチ回路２３の端子が接続され
ている。

また、CPU２２には、ラツチ回路２３がデー
タバス２４を介して接続されており、ラツチ回路
２３には、レーザダイオード１８に接続された
DAC（Ｄ／Ａコンバータ）２５がデータバス２６
を介して接続されている。従つてCPU２２から
データバス２４によつて出力されたデジタルデー
タは、ラツチ回路２３に一時保持され、このデジ
タルデータは、DAC２５によつてアナログ信号
に変換されてレーザダイオード１８を駆動するこ
とになる。

ところで以上の従来のコネクタ３および４によ
つて、レーザビームプリンタ１とコンピユータ２
とを閉成しまたは開成すると、その接続片６〜９
と接続片１４〜１７の閉成（開成）タイミング
は、これら接続片がいずれも等長であるために、
常に同時となる。このため例えば、レーザビーム
プリンタ１の保守点検時等に、作業者が誤つてコ
ンピユータ２の元電源をONしたまま、コネクタ
３およびコネクタ４を開成すると、駆動回路１９
に強制停止信号（）を出力する信号線
１１が接続された接続片１５と接続片７の開成タ
イミングが、他のそれぞれの接続片１４と６，１
６と８および１７と９相互の開成タイミングが同
じとなつてしまう。このため、コネクタ３および
４の開閉成時に接続片１５と接続片７とが接続さ
れている状態（CPU２２にリセツト信号が入力
されない状態）で、他の接続片どうしがチヤタリ
ングを起こすと、CPU２２は異常なデータを出
力する可能性があり、これによつて、レーザダイ
オード１８を過電流によつて破壊してしまう危険
性があつた。

「考案の目的」本考案は、前記したような問題点を解決するた
めになされたものであり、コンピユータの元電源
をONしたままで、コンピユータとレーザ駆動回
路のコネクタを開閉成した場合であつても、レー
ザダイオードを破壊の危険性から回避しうるよう
にすることを目的とする。

「考案の概要」本考案にあつては、コネクタの開閉成時には、
CPUに必ずリセツト信号が入力された状態でコ
ネクタの開閉成が行なえるようにしており、複数
の接続片を有する第１コネクタと、前記駆動回路
を制御する外部制御装置に接続された複数の接続
片を有する第２コネクタとを備えた半導体レーザ
制御装置において、前記駆動回路を強制停止させ
る信号線を接続した前記第１コネクタに設けられ
た接続片と、当該接続片に接続される第２コネク
タに設けられた接続片相互の接続長を、前記第１
コネクタおよび前記第２コネクタに設けられた前
記接続片以外の接続片相互の接続長よりも短くし
たことを特徴とする。これにより、たとえコンピ
ユータの元電源をONしたままコネクタを開閉成
してもレーザ駆動回路に過電流が流れることがな
くなる。

「考案の実施例」以下図示実施例について本考案を説明する。

第１図には、本考案に係る半導体レーザの破壊
防止機構の概略構成図が示されている。なお第２
図の従来装置に示した部材と同一部材には同一符
号を附してある。

同図に示すように、レーザビームプリンタ１と
外部制御装置としてのコンピユータ２とは、第１
コネクタとしてのコネクタ３および第２コネクタ
としてのコネクタ４によつて接続される。このコ
ネクタ４には複数の接続片６，７，８，９が突設
されており、このうち強制停止信号に関係した接
続片７だけが、他の接続片よりも短くなつてい
る。そして、これらの接続片６，７，８，９には
それぞれの接続片６，７，８，９に接続された電
源線５ａ、制御線５ｂ，５ｃおよび電源線５ｄの
信号線５を介してコンピユータ２が接続されてい
る。また、コネクタ３には、コネクタ４に設けら
れているそれぞれの接続片６，７，８，９、と嵌
合する接続片１４，１５，１６，１７が設けられ
ている。接続片１４および１７には、レーザビー
ムプリンタ１の駆動回路に電圧を印加する信号線
１０および１３が接続され、また接続片１５およ
び１６には、駆動回路１９に制御信号を伝達する
信号線１１および１２が接続されている。この信
号線１１には、プルアツプ抵抗器２０とインバー
タ２１とが接続され、インバータ２１の出力端子
には、レーザビームプリンタ１の制御命令を出力
するCPU２２の端子およびCPU２２から出
力されたデータをラツチするラツチ回路２３の
端子が接続されている。このため、インバータ２
１の出力が０のときには、CPU２２が初期状態
にリセツトされ、ラツチ回路２３がクリアーされ
る。また、CPU２２には、ラツチ回路２３がデ
ータバス２４を介して接続され、ラツチ回路２３
にはデータバス２６を介してDAC（Ｄ／Ａコンバ
ータ）２５が、さらにDAC２５には、半導体レ
ーザとしてのレーザダイオード１８が接続されて
いる。

以上のような構成を有する半導体レーザの破壊
防止機構は、コンピユータの元電源がONされて
いる状態において以下のように作用する。

コネクタ３，４の開成時この場合、コネクタ４の接続片７は他の接続片
よりも短いので、コネクタ３，４の開成時には、
接続片７と接続片１５とは他の接続片１４と６，
１６と８，１７と９によりも先に開成されること
になる。したがつて接続片７と１５が開成される
ときには、駆動回路１９には接続片１４と６，１
７と９によつて確実に電圧が印加されており、こ
の状態で接続片１５が開放されると、プルアツプ
抵抗器２０を介してインバータ２１に電圧が印加
され、インバータ２１の出力が０になる。従つて
CPU２０にリセツトがかかり、CPU２０を初期
化すると共に、ラツチ回路２３にクリアーがかか
り、ラツチ回路２３に保持されているデジタルデ
ータに基づいアナログ信号を出力するDAC２５
の出力が０になり、レーザダイオード１８に流れ
る電流が０になる。コネクタ３，４の開成時には
この状態を保持したまま駆動回路１９への電圧の
印加が断たれる、このため、安定した状態でコネ
クタ３およびコネクタ４の開成が行なわれる。

コネクタ３，４の閉成時この場合、コネクタ４の接続片７は他の接続片
よりも遅く閉成されるので、まず、駆動回路１９
に接続片１４と６，１７と９により、電圧が印加
される。したがつて、コネクタ３，４の開成時と
同様に、レーザダイオード１８に流れる電流が０
となり、この状態を一時的に作り出した後に接続
片１５および接続片７が閉成される。このため、
安定した状態でコネクタ３およびコネクタ４の閉
成が行なわれる。

なお、以上の実施例においてはコネクタ４の接
続片７の長さを他の接続片の長さと異ならしめる
ことによつて、コネクタ３およびコネクタ４の開
閉成時における他の接続片との開閉成タイミング
が異なるようにしたが、これとは逆に、コネクタ
４の接続片の長さを同一とし、コネクタ３の接続
片１５の嵌合深さを他の接続片よりも深くして、
以上と同様の作用をさせることもできる。

「考案の効果」以上の説明により明らかなように、本考案によ
れば、半導体レーザの駆動回路に強制停止信号を
伝達する接続片相互の接続長を他の接続片相互の
接続長よりも短くしたので、電源が投入された状
態でコネクタを開閉成しても、その開閉成時に
は、常に、前記駆動回路に強制停止信号が入力さ
れているため、半導体レーザに過電流が流れるこ
とがなく、半導体レーザの破壊を防止することが
できる。

【図面の簡単な説明】

第１図は本考案に係るレーザダイオードの破壊
防止機構の概略構成図、第２図は、従来の半導体
レーザ制御装置の概略構成図である。１……レーザビームプリンタ、２……コンピユ
ータ、３，４……コネクタ、５……信号線、５
ａ，５ｄ，１０，１３……電源線、５ｂ，５ｃ，
１１，１２……制御線、６，７，８，９，１４，
１５，１６，１７……接続片、１８……レーザダ
イオード、２０……プルアツプ抵抗器、２１……
インバータ、２４，２６……データバス。

Claims

【実用新案登録請求の範囲】

半導体レーザの駆動回路に接続された複数の接
続片を有する第１コネクタと、前記駆動回路を制
御する外部制御装置に接続された複数の接続片を
有する第２コネクタとを備えたこの第１コネクタ
と第２コネクタが開閉成される半導体レーザ制御
装置において、前記駆動回路を強制停止させる信
号線を接続した前記第１コネクタに設けられた接
続片と、当該接続片に接続される第２コネクタに
設けられた接続片相互の接続長を、前記第１コネ
クタおよび前記第２コネクタに設けられた前記接
続片以外の接続片相互の接続長よりも短くしたこ
とを特徴とする半導体レーザの破壊防止機構。