JPH0345014A - ドライバ回路 - Google Patents
ドライバ回路Info
- Publication number
- JPH0345014A JPH0345014A JP18081589A JP18081589A JPH0345014A JP H0345014 A JPH0345014 A JP H0345014A JP 18081589 A JP18081589 A JP 18081589A JP 18081589 A JP18081589 A JP 18081589A JP H0345014 A JPH0345014 A JP H0345014A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- photocoupler
- signal
- driven
- electromagnetic relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 abstract description 14
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 230000001052 transient effect Effects 0.000 abstract description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はドライバ回路に関し、特に情報処理装置等のイ
ンタフェースのドライバ回路に関する。
ンタフェースのドライバ回路に関する。
従来技術
従来、情報処理装置等のインタフェースの出力段に用い
られるドライバ回路はオーブンコレクタ出力のＴＴして
構成されていた。したがって、回路電源の投入・切断時
にノイズが発生し、外部装置に信号が誤伝達されてしま
う場合があるという欠点があった。
られるドライバ回路はオーブンコレクタ出力のＴＴして
構成されていた。したがって、回路電源の投入・切断時
にノイズが発生し、外部装置に信号が誤伝達されてしま
う場合があるという欠点があった。
発明の目的
本発明は上述した従来の欠点を解決するためになされた
ものであり、その目的は回路電源の投入・切断時にノイ
ズによる信号の誤伝達が生しないドライバ回路を提供す
ることである。
ものであり、その目的は回路電源の投入・切断時にノイ
ズによる信号の誤伝達が生しないドライバ回路を提供す
ることである。
発明の構成
本発明によるドライバ回路は、所定装置の出力段に設け
られ、外部装置の入力端子へ印加すべき信号を駆動する
ドライバ回路であって、受光側に前記入力端子が接続さ
れたフォトカプラと、前記フォトカプラの発光側へのバ
イアス電流を供給する電磁リレーとを有することを特徴
とする。
られ、外部装置の入力端子へ印加すべき信号を駆動する
ドライバ回路であって、受光側に前記入力端子が接続さ
れたフォトカプラと、前記フォトカプラの発光側へのバ
イアス電流を供給する電磁リレーとを有することを特徴
とする。
実施例
以下、図面を用いて本発明の詳細な説明する。
第１図は本発明によるドライバ回路の一実施例を含む情
報処理装置の構成を示すブロック図である。図において
、本発明の一実施例によるドライバ回路４は情報処理装
置１内に含まれており、インタフェース信号８により、
外部の情報処理装置２０の入力端子に対してディジタル
情報を伝達するものである。
報処理装置の構成を示すブロック図である。図において
、本発明の一実施例によるドライバ回路４は情報処理装
置１内に含まれており、インタフェース信号８により、
外部の情報処理装置２０の入力端子に対してディジタル
情報を伝達するものである。
また、情報処理装置１はドライバ回路４の他に電源２と
情報処理装置論理部３とを含んで構成されている。電源
２の＋５Ｖの出力１０は情報処理装置論理部３、ドライ
バ回路４に夫々供給されている。
情報処理装置論理部３とを含んで構成されている。電源
２の＋５Ｖの出力１０は情報処理装置論理部３、ドライ
バ回路４に夫々供給されている。
さらにまた、ドライバ回路４は電磁リレー５と、抵抗器
６と、フォトカプラ７とを含んで構成されている。フォ
トカプラ７は発光側が信号１２によって駆動され、受光
側はインタフェース信号８を情報処理装置２０に伝達す
るように接続されている。
６と、フォトカプラ７とを含んで構成されている。フォ
トカプラ７は発光側が信号１２によって駆動され、受光
側はインタフェース信号８を情報処理装置２０に伝達す
るように接続されている。
かかる構成において、電源投入時に電源２は定常状態、
すなわち＋５■が安定して供給できるようになると接点
１１を閉じる。これにより、信号９はグランド電位とな
る。信号９がグランド電位になると、電磁リレー５が駆
動されて接点が閉じる。すると、抵抗器６を介してフォ
トカプラ７の発光側のアノード端子７１にバイアス電流
が供給される。
すなわち＋５■が安定して供給できるようになると接点
１１を閉じる。これにより、信号９はグランド電位とな
る。信号９がグランド電位になると、電磁リレー５が駆
動されて接点が閉じる。すると、抵抗器６を介してフォ
トカプラ７の発光側のアノード端子７１にバイアス電流
が供給される。
したがって、情報処理装置論理部３への＋５Ｖ電源の立
上がり時、すなわち過渡時に誤って信号１２が駆動され
てもフォトカプラ７の発光側は駆動されない。これによ
り、インタフェース信号８は駆動されないのである。
上がり時、すなわち過渡時に誤って信号１２が駆動され
てもフォトカプラ７の発光側は駆動されない。これによ
り、インタフェース信号８は駆動されないのである。
また、通常動作時において、信号１２がロウレベルにな
ると、フォトカプラ７の発光側か駆動され、インタフェ
ース信号８がロウレベルとなる。
ると、フォトカプラ７の発光側か駆動され、インタフェ
ース信号８がロウレベルとなる。
一方、信号１２がハイレベルであればフォトカプラ７の
発光側は駆動されず、インタフェース信号８はハイレベ
ルとなる。つまり、通常動作時においては信号１２の論
理値がインタフェース信号８として情報処理装置２０に
伝達されるのである。
発光側は駆動されず、インタフェース信号８はハイレベ
ルとなる。つまり、通常動作時においては信号１２の論
理値がインタフェース信号８として情報処理装置２０に
伝達されるのである。
一方、電源切断時に電源２は＋５Ｖの出力１０が低下す
る以前に接点１１を開く。これにより、信号９は＋５Ｖ
の電位となる。信号９が＋５ｖの電位になると電磁リレ
ー５の接点は開き、フォトカプララ７の発光側のアノー
ド端子７１にはバイアス電流が供給されなくなる。
る以前に接点１１を開く。これにより、信号９は＋５Ｖ
の電位となる。信号９が＋５ｖの電位になると電磁リレ
ー５の接点は開き、フォトカプララ７の発光側のアノー
ド端子７１にはバイアス電流が供給されなくなる。
したがって、以後電源の＋５Ｖの出力１０が低下し情報
処理装置論理部３の出力信号１２が不安定になってもフ
ォトカプラ７の発光側は駆動されない。これにより、イ
ンタフェース信号８は駆動されないのである。
処理装置論理部３の出力信号１２が不安定になってもフ
ォトカプラ７の発光側は駆動されない。これにより、イ
ンタフェース信号８は駆動されないのである。
つまり、本実施例においては電源の投入後又は切断前に
電磁リレーの接点を開閉動作させているため、電源投入
・切断の際における過渡時のインタフェース信号の誤伝
達を防ぐことができるのである。また、フォトカプラを
用いてドライバ回路を構成しているため、電気的な絶縁
状態を保ちつつ、情報を伝達することができるのである
。
電磁リレーの接点を開閉動作させているため、電源投入
・切断の際における過渡時のインタフェース信号の誤伝
達を防ぐことができるのである。また、フォトカプラを
用いてドライバ回路を構成しているため、電気的な絶縁
状態を保ちつつ、情報を伝達することができるのである
。
発明の詳細
な説明したように本発明は電磁リレーの接点を電源の投
入後又は切断前に開閉動作させることにより、電源の過
渡時におけるインタフェース信号のノイズによる誤伝達
を防ぐことができるという効果がある。
入後又は切断前に開閉動作させることにより、電源の過
渡時におけるインタフェース信号のノイズによる誤伝達
を防ぐことができるという効果がある。
第１図は本発明の実施例によるドライバ回路を含む情報
処理装置の構成を示すブロック図である。 主要部分の符号の説明 ５・・・・・・電磁リレー ７・・・・・・フォトカプラ ８・・・・・・インタフェース信号
処理装置の構成を示すブロック図である。 主要部分の符号の説明 ５・・・・・・電磁リレー ７・・・・・・フォトカプラ ８・・・・・・インタフェース信号
Claims (1)
- （１）所定装置の出力段に設けられ、外部装置の入力端
子へ印加すべき信号を駆動するドライバ回路であって、
受光側に前記入力端子が接続されたフォトカプラと、前
記フォトカプラの発光側へのバイアス電流を供給する電
磁リレーとを有することを特徴とするドライバ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18081589A JPH0345014A (ja) | 1989-07-13 | 1989-07-13 | ドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18081589A JPH0345014A (ja) | 1989-07-13 | 1989-07-13 | ドライバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0345014A true JPH0345014A (ja) | 1991-02-26 |
Family
ID=16089840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18081589A Pending JPH0345014A (ja) | 1989-07-13 | 1989-07-13 | ドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0345014A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007301150A (ja) * | 2006-05-11 | 2007-11-22 | Yukiko Hatori | おむつ取換え介護装置 |
-
1989
- 1989-07-13 JP JP18081589A patent/JPH0345014A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007301150A (ja) * | 2006-05-11 | 2007-11-22 | Yukiko Hatori | おむつ取換え介護装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3867567A (en) | Electronic data terminal interface | |
| JPH0345014A (ja) | ドライバ回路 | |
| US4194132A (en) | Tristate logic buffer circuit with reduced power consumption | |
| JP3262070B2 (ja) | 出力バッファ | |
| EP0347082A3 (en) | Asynchronous interrupt status bit circuit | |
| US4297593A (en) | Glitch eliminator circuit for TTL transparent latch | |
| JPH10209847A (ja) | 入力インタフェース回路 | |
| US6833732B2 (en) | Output signal circuit capable of automatically detecting polarity | |
| JP2563570B2 (ja) | セット・リセット式フリップフロップ回路 | |
| JP2936474B2 (ja) | 半導体集積回路装置 | |
| US5170059A (en) | Optically coupled fast turn off load switch drive | |
| JPH05235705A (ja) | Ｒｓフリップフロップ回路 | |
| JPS63306713A (ja) | 自己保持回路 | |
| JP2739785B2 (ja) | テスト信号入力回路 | |
| US6653864B2 (en) | Interface | |
| KR100529471B1 (ko) | 이동 통신 단말기에서 폰 잭 인식 회로 | |
| JP3355358B2 (ja) | 論理信号変換器 | |
| JPH01174116A (ja) | バイアス制御回路 | |
| JPH053428A (ja) | デジタル出力回路 | |
| JPH0535378A (ja) | 入出力回路 | |
| JPH0127306Y2 (ja) | ||
| JPS59177823A (ja) | ラツチリレ−回路の誤動作防止法 | |
| JP2806658B2 (ja) | 電池低電圧検出回路 | |
| JPH03100713A (ja) | 入出力共用化システム | |
| JPH0590683U (ja) | 磁気記録装置 |