JPH0438866A - メモリ装置およびその記録・再生方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、強誘電体を記録媒体に用いたメモリ装置およ
びその記録・再生方法に関する。

〔従来の技術〕

従来より、ヒステリシス特性を有する強誘電体を記憶媒
体として用い、この強誘電体の上下に電極を配置したメ
モリセルを２次元状に配置し、各メモリセルをマトリク
ス配線してＸＹアドレス方式で記録・再生可能にしたメ
モリ装置が知られている。

第１３図にこの種の強誘電体メモリのメモリセルの素子
断面構成を示す。この強誘電体メモリは、ｐ型シリコン
基板１上の互いに離間した位置に１層２，３が形成され
、この２つの１層２，３上に酸化膜４が形成されている
。さらにこの酸化膜４上に強誘電体層５．ゲート電極６
か積層されている。

この様に構成されたメモリにおいて、正の電圧をゲート
電極６に印加すると、強誘電体層５は第１３図（ｂ）に
示すように分極し、負の電圧をゲート電極６に印加する
と、第１３図（ｃ）に示すように分極する。この分極状
態は電圧印加を止めると、印加電圧に応じて２つの状態
の残留分極を示す。すなわち、不揮発性メモリとして機
能する。

この様な残留分極を示している強誘電体５にゲート電極
６から正又は負の電圧を印加することにより、分極状態
の差はソース、ドレイン間（２゜３）の抵抗を変える為
、その抵抗値の大小を検出することによって、“０°か
“１″の情報を読出す事ができる。

また、記憶媒体として強誘電体を用い、この強誘電体に
記憶された情報を非破壊的に読出すために超音波を用い
たメモリ装置が、例えば特開昭４９−７９７３８号公報
に記載されており、その構成を第１４図（ａ）〜（Ｃ）
に示す。おな、同図（ａ）は上面図、同図（ｂ）は断面
図、同図（Ｃ）は下面図である。

このメモリ装置は、強誘電体層１１の上面に書込み電極
１２がマトリクス状に形成され、この書込み電極１２の
各列ごとに各列の書込み電極１２を囲むようにして励起
電極１３が形成されている。

また、強誘電体層１１の下面には、励起電極１３と直交
する方向でかつ書込み電極１２に対向した位置に２本の
平行電極１４．１５からなる放電ラインが形成されてい
る。放電ライン間には素子の縁部で互いに接続される遮
蔽電極１６が形成されている。そして、励起電極１３．
これと対向配置された遮蔽電極ユ６およびこの電極間に
位置する強誘電体とから圧電トランスデユーサのメモリ
セルが形成される。また、このメモリセルに隣接する書
込み電極１２．これに対向配置される電極１４．１５お
よびその間に位置する強誘電体とから電極１４．１５を
出力端子とする圧電トランスデユーサが形成されている
。

このメモリ装置は、メモリセルと読出し用の圧電トラン
スデユーサとが同一面内に形成され、圧電トランスデユ
ーサによって平面方向に伝播された応力が隣接するメモ
リセルに与えられ、メモリセルの記憶情報に応じた電荷
が発生して出力電圧が変化し、この変化が圧電トランス
デユーサの出力側で検出される。

〔発明が解決しようとする課題〕

しかしながら、上述した第１３図に示す各メモリ装置は
、ゲート電極６に読出し電圧を印加して残留分極を完全
に反転させてしまうので、必然的に破壊読出しとなって
しまう。

また、第１４図に示すメモリ装置では、メモリセルと読
出し部とが同一曲内に形成されるので、複数のメモリセ
ルをＬ積するのに限界があり、大容量化するためには太
き一面積を必・要とした。しかも、超音波を平面方向へ
伝播させているので、強誘電体層を複数積層して大容量
化を図る場合でも各層毎にメモリセルと読出し部を設け
なければならず、集積化する上で障害となっていた。

本発明は以上のような実情に鑑みて成されたものて、メ
モリセルに記憶された情報を非破壊的に読出すことがで
き、しかも回路構成を簡素化できて３次元化によるメモ
リの大容量化を図ることができるメモリ装置およびその
記録・再生方法を提供することを目的とする。

〔課題を解決するための手段〕

本発明は上記課題を解決するために、印加電圧に応じた
圧電特性を示す圧電体層とこの圧電体層の一方の面に積
層され圧電体層の逆圧電効果によって発生した応力が伝
達される強誘電体層と、この強誘電体層を挟んで対向配
置され前記強誘電体層を記憶すべき情報に応じた分極状
態にする電圧を印加するための書込み電極と、前記圧電
体層を挟んで対向配置され前記強誘電体層の分極状態を
破壊しない程度の応力を発生させる大きさの電圧を印加
するための読出し電極と、前記圧電体層と前記強誘電体
層とを絶縁する絶縁体とを備えた構成とした。

また、この様に構成されるメモリ装置の記録・再生方法
として、強誘電体層に対して前記書込み電極から正又は
負のパルス状の電圧を印加して前記強誘電体層を正又は
負のいずれかの状態に分極し、この残留分極を強誘電体
層に記憶し、前記圧電体層に前記読出し電極からパルス
状の電圧を印加し、この電圧印加による逆圧電効果によ
って発生する応力を前記強誘電体層に及ぼして、前記強
誘電体層の残留分極の極性を読出すようにした。

〔作　用〕

本発明によるメモリ装置によれば、圧電体層に読出し用
の電圧が印加されると、それによって発生した応力が強
誘電体層に与えられ、強誘電体層の残留分極の極性が記
憶情報として読出される。

よって、非破壊読出しが可能となる。また、圧電体層と
強誘電体層とが積層される事から、平面積が縮小され、
積層数を増やすことにより、総メモリセル数に対する平
面積はより縮小され、大容量化が容易になる。

〔実施例〕

以下、本発明に係るメモリ装置の実施例について説明す
る。

第１図は第１実施例の概略的な素子構造を示す図である
。二のメモリ装置は、圧電特性を有する圧電体膜２０の
両面にその両面間で互いに直交するストライプ状の電極
２１．２２が配置されている。この圧電体膜２０の一方
の面には強誘電体膜２３が絶縁体膜２４を介して対向配
置されている。

強誘電体膜２３の両面にはその両面間で互いに直交する
ストライプ状の電極２５．２６が配置されている。なお
、ストライプ状の電極２１と電極２５とは万いに平行で
、電極２２と電極２６も互いに平行となるように配置さ
れる。しかも、圧電体膜２０の一方の面に形成されたス
トライプ状の電極２１と他方の面に形成された電極２２
とが交差する交点と、強誘電体膜２３側の電極２５２６
間のの交点とは１対１で対応するように各ストライプ状
の電極２１，２２，２５．２６が配置されているものと
する。圧電体膜２０の各面の電極２ユと２２とが交差す
る部分に圧電セルが形成され、強誘電体膜２３の各面の
電極２５と２６とか交差する部分にメモリセルが形成さ
れる。この様な積層体が絶縁膜２７を介してシリコン基
板２８上に形成されている。この基板２８には、デコー
ダ等からなる周辺回路２９がモノリシックに作込まれて
いる。

なお、第２図は一対の圧電セルとメモリセルを抜き出し
て示す素子断面図である。シリコン基板２８の下面に形
成された層３０は第１図には不図示の音波吸収層である
。

周辺回路２９の具体的な構成を第３図〜第５図に示す。

マトリクス状に配列された各メモリセルは第３図に示す
ように配線される。この回路は、選択されたメモリセル
ＣＬとその周辺のメモリセルＣｘ。

Ｃｙ、Ｃｘｙとから閉回路が形成され、選択されたメモ
リセルＣＬとＣｙとの間に印加電圧Ｅａが印加され、Ｃ
ｙ、Ｃｘｙの間に分圧抵抗ｒ１でＥａが２／３に分圧さ
れた電圧が印加され、さらにＣｘとＣｘｙの間に分圧抵
抗ｒｌ、ｒ２でＥａが１／３に分圧された電圧が印加さ
れるように構成されている。よって、選択されたメモリ
セルＣＬには所定電圧Ｅａが印加され、その他の周辺の
メモリセルには（１／’３）Ｅａの電圧が印加される。

すなわち、第６図に示すような印加状態となり、周辺の
メモリセルへのクロストークが防止される。

また、第４図に示すように、圧電体膜２０の両面に形成
されたストライプ状の電極２１．２２は圧電体アトし・
スデコーダ４１に接続され、強誘電体膜２３の両面に形
成されたストライプ状の電極２５２６が強誘電体アドレ
スデコーダ４２に接続されている。圧電体アドレスデコ
ーダ４１には読出し電圧印加回路４３が接続され、強誘
電体アドレスデコーダ４２には書込み電圧印加回路４４
が接続されている。また、強誘電体マトリクスを構成す
る各メモリセルに発生する電圧は、検出回路４５で検出
され、その検出信号がホストコンピュータ４６へ送られ
る。このホストコンピュータ４６からは圧電体アドレス
デコーダ４１および強誘電体アドレスデコーダ４２に対
して指令信号が与えられる。

第５図は第３図に示す回路と第４図に示す回路とを組合
わせてメモリセルおよび圧電セルのドライバ回路を構成
した例である。なお、各セルを選択し駆動する具体的な
動作については特願昭５３−３２１６３号に詳細に記載
されているのでここでは省略する。

この様に構成されたメモリ装置を製造する場合は、背面
に音波吸収層３０をコートしたシリコン基板２８上にデ
コーダを初めとした第５図に示す周辺回路をモノリシッ
クに形成する。更に、この基板２８上に絶縁膜２７を形
成する。この絶縁膜２７上に白金、金等の下部電極２６
をストライプ状に形成し、その一端を周辺回路に接続さ
せる。

下部電極２６の上にＰＺＴ　（ジルコンチタン酸鉛）、
ＰＴ（チタン酸鉛）等の強誘電体膜２３をゾル−ゲル法
、スピンコード、スパッタリングによって賦与する。そ
の後、熱処理によってパイロクロア相の無いペロブスカ
イト結晶膜（強誘電体膜２３）を形成し、その上にＰｔ
、金等のいずれかからなるストライプ状の上部電極２５
を付与する。次に同様の手法により、絶縁体膜２４とし
てＴａ２０６、Ｓ　ｉ、Ｎ、又はＢａＴｉ０．、ＰＺＴ
を形成する。さらに、この絶縁膜２４上にＰｔ、金等の
いずれかからなるストライプ状の下部電極２２を付与し
、さらにＰＺＴ、ＰＴ等からなる圧電体膜２０を同様の
手法で形成した後、ストライプ状の上部電極２１を形成
する。さらに、圧電体８２０の上面とシリコン基板２８
の背面及び圧電体膜２０５強誘電体！Ｉ２３の縁部を覆
う様にタングステン微粒子を均一に分散したシリコン樹
脂をコートする。

以上の工程により、第１図に示すメモリ装置が得られる
。

ここで、強誘電体を用いたメモリセルとこのメモリセル
に与えられる応力（本実施例の場合は超音波）との関係
について説明する。

代表的な強誘電体であるＰＺＴセラミックスは、抗電界
Ｅｃ以上の電界を印加することによって分極し、この分
極状態は電圧の印加を止めた後でも保持される。強誘電
体が兼持している圧電性の大きさは残留分極Ｐｒの大き
さと関係している。この残留分極Ｐｒは、強誘電体に与
えられる動作電圧や入力エネルギーを小さくすれば、分
極状態は破壊されない。

一例として両側に電極が形成された厚さ０．２■ｍのＰ
ＺＴセラミックスを考える。ＰＺＴの材質にもよるが、
８００ｖ程度の分極電圧をかけて分極させた後、〕００
ｖ程度の交流電圧を印加すると、交流電圧である為、分
極を減極する方向の電圧も印加されることになるが実際
には減極することはない。したがって、分極電圧よりも
小さな電圧で駆動すれば、分極状態が反転したり破壊し
たりすることはない。

以上電圧を印加した場合を説明したが、応力が加わった
時も同様に考えられる。すなわち、第１０図に示す様な
強誘電体（圧電性を有する）に、第１１図に示すヒステ
リンス特性における電圧Ｖｅよりも大きな電圧Ｖを印加
する二とにより、残留分極Ｐｒを発生させる。この様に
分極された強誘電体に応力Ｔが加わり厚さがΔを変化す
ると、これによって発生する電圧Ｖ　ｏｕｔはＶｏｕｔ
　＝　ｄ　３３書Ｔ／　さ なる式で得られる。応力を印加した瞬間残留分極Ｐｒは
い（らか変化するが応力Ｔを取り除くと再び元の状＠Ｐ
ｒに戻る。この時、印加する応力の極性（Ｔ〉０、Ｔく
０）と分極Ｐｒの極性と発生電圧Ｖ　ｏｕｔの極性との
間には以下の様な関係がある。

分極　　　　応力　　　　発生電圧 Ｐｒ＞０　　　圧力　　　　Ｖｏｕｔ＜０引張力　　　
Ｖｏｕｔ＞Ｑ Ｐ　ｒ＜０　　　圧力　　　　Ｖｏｕｔ＞［１引張力　
　　Ｖｏｕｔ＜Ｑ この関係から同じ応力を印加した時の発生電圧を見れば
分極Ｐｒの極性を判別することができる。

実際には交流的な応力例えば音響振動や電圧音波振動を
印加し、発生した交流電圧の位相が超音波振動の位相と
合っているか、逆位相になっているかで分極Ｐｒの極性
を判別する。

以上説明したような応力と発生電圧と分極極性の様子を
第１２図（ａ）〜（Ｃ）に示す。強誘電体が正の残留分
極Ｐ「となっている場合は、応力を印加したときの発生
電圧は正の極性となる。また、負の残留分極−Ｐｒの場
合は、発生電圧は負の極性となる。なお、同図に示す強
誘電体メモリは一層であるが２層以上の場合も同様であ
る。又、１セル分のみをモデル的に記しであるが、２次
元にマトリックス化された高密度メモリでも同じ効果が
得られる。但し、この時は、クロストークを抑える為に
でなるだけポアソン比の小さい強誘電体材料を用いるこ
とが望ましく、例えばＰ　ｂ　Ｔ　ｉｏ　３を用いるこ
とが望ましい。

この様な本実施例において、所定のメモリセルにデータ
を書込む場合は、ホストコンピュータ４６から書込み指
令がアドレスと共に送られ、強誘電体アドレスデコーダ
４２により書込まれるメモリセルが選択される。強誘電
体アドレスデコーダ４２にて選択されたメモリセルには
書込み電圧印加回路４４から書込み電圧Ｅａが印加され
る。

このとき、その周辺のメモリセルには、第３図に示す回
路によって、（１／３）Ｅａの電荷しか印加されない。

その結果、周辺のメモリセルの記憶状態を破壊すること
なく選択したメモリセルに情報が書込まれる。

次に、所定のメモリセルからデータを読出す場合は、ホ
ストコンピュータ４６から読出し指令がアドレスと共に
圧電体アドレスデコーダ４１へ送られ、そのアドレスに
ある圧電セルに読出し電圧印加回路４３から電圧が印加
される。この電圧印加に伴って、圧電セルから選択され
たメモリセルに向けて超音波が伝播される。この応力波
によって選択されたメモリセルに発生する電圧の変化が
検出回路４５て検出され、この検出信号がホストコンピ
ュータ４６へ送られ、そこでデータが読取られる。

この様な本実施例によれば、強誘電体膜２３に圧電体膜
２０を積層し、この圧電体膜２０から強誘電体膜２３の
各メモリセルに超音波（応力）を与えて、各メモリセル
に蓄積された情報の違いにより生しる電圧の違いを検出
するようにしたので、非破壊で各メモリセルの情報を読
出すことができる。しかも、各メモリセルへの書込み電
圧の印加は第３図に示す回路を用いて行われるので、ク
ロストークにより周辺メモリセルの記憶状態が破壊され
るのを確実に防止することができる。

また、本実施例は強誘電体膜２３に圧電体膜２０を積層
したものであるので、第１４図に示すようなメモリ部と
読出し部とを同一面内に形成するメモリ装置に比べて高
密度にメモリセルを作込むことができ、大容量化を図る
ことができる。

次に、本発明の第２実施例について説明する。

第７図は第２実施例となるメモリ装置の概略的な素子構
造を示す図である。なお、第１図に示す第１実施例と同
一機能となる部分には同一符号を付して説明する。この
メモリ装置は、第１図に示す絶縁膜２４が取り除かれ、
圧電体膜２ｏの下部電極２２と強誘電体膜２３の上部電
極２５とを共通中間電極３１とした構成となっている。

このメモリ装置を製造する場合は、シリコン基板２８上
に第５図の如き周辺回路をモノリシックに形成する。そ
して、シリコン基板２８上に形成された５ｉｎ２等の絶
縁層２７を介してスパッタリング等の手段でＰｔ、金の
いずれかからなるストライプ状の電極２６を形成する。

次に強誘電体！［２３としてＰＺＴやＰＴ等をゾル−ゲ
ル法又はスパッタリング等で形成する。好ましくはポア
ソン比の小さいＰＴが良い。この強誘電体膜２３を酸素
雰囲気中、６００℃近辺でアニールしてペロブスカイト
単相結晶とした後、ストライプ状の共通中間電極３１を
下部電極２６と直交する様に形成する。この共通中間電
極３１と電極２６とが強誘電体アドレスデコーダに接続
される。この共通中間電極３１上に圧電体膜２０として
ＰＺＴ。

ＰＴ等をゾル−ゲル法、スパッタリング等の手段で形成
する。好ましくは圧電性の大きなＰＺＴを用いる。ここ
で、強誘電体膜材料と圧電体膜材料の組合わせは前者が
ＰＴ等の高抗電界タイプ、後者がＰＺＴ等の低抗電界タ
イプが好ましい。

次に、圧電体膜２０の上にストライプ状の電極２１を同
様の方法で付与する。このストライプ状の電極２１は圧
電セル励起用の圧電体アドレスデコーダに接続する。な
お、圧電体アドレスデコダと強誘電体アドレスデコーダ
と第１〜第３のアドレスデコーダからなり、第１のアド
レスデコダは下部電極２６に接続され、第２のアドレス
デコーダは共通中間電極に接続され、第３のアドレスデ
コーダは上部電極２１に接続される。

以上の様にして第７図に示すメモリ装置か製造される。

第８図は本実施例に係るメモリ装置の一対の圧電セルと
メモリセルとを抜出して示す素子断面図である。

次に、本実施例の動作について説明する。

先ず、全てのメモリセルおよび全ての圧電体セルを“１
“の状態にイニシャライズする。尚、全ての圧電セルが
同一の分極状態にあれば必ずしも“１′の状態、即ち−
Ｐｒの状態でなくても良い。

このイニシャライズは強誘電体膜２３の上部電極と圧電
体膜２０の下部電極が共通（共通中間電極３１）なので
、第２のアドレスデコーダを通して一挙に“１ゝの状態
にてきる。

次に以下の様な書き込みを行う。所定のメモリセルを第
１．第２のアドレスデコーダ（強誘電体アドレスデコー
ダ）を通して選択する。

“１′−“０°の書込みを行う場合はイニシャライズに
要した電圧−■■ｔと逆極性の＋■■を電圧を印加する
。この時、圧電セルにＶａｔと逆極性の電圧がかからな
い様にするために、共通中間電極３１と同電位の電圧を
対応じた圧電セルに第３のアドレスデコーダを通して印
加する。第３のアドレスデコーダは常に第１のアドレス
デコーダで選択したアドレスと同しアドレスの電極ライ
ンを選択する様になっている。

以上の様にして圧電セルの分極状態を変化させずに特定
のメモリセルに書き込みか出来たことになる。

次に読出し動作について説明する。

圧電セルの分極状態を破壊しない様な印加電圧を圧電セ
ルへ印加する。例えば印加電圧がＶ、圧電定数がｄ３ｍ
、ヤング率がＹ、圧電セルの表面積をＳ、厚さをｄとす
ると応力Ｆは Ｆ　＝　（Ｓ　／　ｄ　）　ｄ　３］Ｙ　”　Ｖで表わ
される。この応力Ｆは電圧Ｖかパルス状の場合は、振動
という形で対応するメモリセルへ伝達される。メモリセ
ルはこの振動を受けて歪み、圧電効果によって電極表面
に電荷を発生する。この電荷の発生は強誘電体の誘電率
がεの時、Ｖ−ｄ／εＦで表され、その極性て又入力イ
ンピーダンスの低い回路でこの電荷を検出する場合は電
流の極性でメモリ状態の読み出しかできる。

この様な第２実施例によっても上記第〕実施例と同様に
非破壊読出しがＩＩＪ能となる。

次に、本発明の第３実施例について説明する。

第９図は第３実施例を小す図である。本実施例は、基板
５０上にｆ電体膜５１が１層たけ形成され、この上に絶
縁膜５２と強誘電体膜５３とが交互に複数積層されてい
る。圧電体膜５１および各強誘電体膜５３には、各般の
両面には電極がそれぞれ形成されている。すなわち、強
誘電体とこの強誘電体を挟む電極とからなるメモリセル
か積層方向に複数個形成され、この複数個のメモリセル
に応力を与える圧電セルが一つ形成された構成となって
いる。この様な、積層された複数個のメモリセルと一つ
の圧電セルが２次元状に配列され、各アドレスが前記実
施例と同様にストライプ電極によって選択されるように
なっている。

このような第３実施例によれば、圧電体膜５１による応
力波（超音波）は強誘電体膜５１の積層方向に伝播し、
各層の同し番地のメモリセルに作用する。この同一番地
のメモリセルを各層に接続されているアドレスデコーダ
で選出し、そのセルからの出力をセンスアンプに入力し
、その出力極性を検出回路によって検出する。この検出
される極性は各層に記憶されている情報に対応するので
、各層のメモリ情報が読出されることとなる。

尚、第２実施例では圧電体膜２０に印加する電圧をリフ
ァレンスとしているが、本寅施例て圧電体膜５１に印加
した電圧をそのままリファレンスとすると、圧電体膜５
１から離れた層は応力波か到達する迄の時間に差が生し
るため、タイミング良く加算できない場合がある。

そこで本実施例では、各メモリセルが形成される各層に
分極反転しないダミーセルを配置し、圧電体膜５１のダ
ミーセルによる応力波によって発生した各強誘電体膜５
３のダミーセルからの出力をリファレンスとして用いる
ように構成されている。

以下、第９図に従って詳述する。各層に配置されたダミ
ーセル５３１，５３２，５３３・・・は、応力波を発生
するダミーセル励起用セル５１の真上に配列するように
し、また、メモリセル６１１゜６１２．６１３・・・の
いずれも同一の強誘電体薄膜を用いている。すなわち、
ダミーセル５３１゜５３２．５３３・・・はすべで同一
方向の分極状態にし、またメモリセルは記憶状態に応し
て分極方向を決めることとなる。ダミーセル励起用セル
５１とメモリセル６１１　６１２，６１３・・・の非破
壊読出し用セル６０は、共に同じ圧電薄膜内にあり、励
起時は同しタイミングで同位相、同振幅の電圧を印加す
る。そうすると、例えばメモリセル６１１の分極状態か
ダミーセル５３１の分極方向と同方向の分極状態であれ
ば、メモリセル６１１の読出し波形は、ダミーセル５３
１の読出し波形とほぼ同しになる。従って、両出力の作
動出力を取ることにより、ダミーセルの分極方向を基準
にしたメモリセルの分極方向、すなわち記憶状態がわか
る。さらに、−層上のメモリセル６１２とダミーセル５
３２の関係においても同様である。各層間にはストライ
プ電極間のショートを防ぐために絶縁薄膜５２が形成し
である。これによって、読比し用応力波は、層が上にな
るほど乱れた波形になるか、その状況はダミーセルにお
いても同様であり、従って各層毎にダミーセルとメモリ
セルとの差を検出する意味が出てくるのである。なお、
読出し用圧電セル６０から励起される圧電応力波は、各
メモリセル層を伝播するにしたがって若干変形するが、
極性は変化しない。従って、常にダミーセルとの相関を
とることにより、各層のメモリ状態を正確に、しかも非
破壊で読出せることになる。

〔発明の効果〕

以上詳記したように本発明によれば、メモリセルに記憶
された情報を非破壊的に読出すことができ、しかも回路
構成を簡素化できて３次元化による大容量化を図ること
ができるメモリ装置およびその記録・再生方法を提供で
きる。

【図面の簡単な説明】

第１図は第１実施例となるメモリ装置の概略的な構成を
示す図、第２図は同実施例の素子断面図、第３図〜第５
図は同実施例の周辺回路図、第６図は選択されたセルと
その周辺セルの電圧印加状態を示す図、第７図は第２実
施例となるメモリ装置の概略的な構成を示す図、第８図
は同実施例の素子断面図、第９図は第３実施例の素子断
面図、第１０図は強誘電体に与えられる応力と発生電圧
との関係を説明するための図、第１１図は強誘電体のヒ
ステリシス特性を示す図、第１２図は強誘電体の残留分
−極と発生電圧との関係を示す図、第１３図は強誘電体
を用いたメモリ素子の断面図、第１４図は圧電素子を用
いたメモリ装置を示す図である。 ２０・・・圧電体膜、２１，２２，２５．２６・・・ス
トライプ状の電極、２３・・・強誘電体膜、２４゜２７
・・・絶縁膜、２８・・・シリコン基板、２９・・・周
辺回路、３０・・・音波吸収層。

Claims (5)

【特許請求の範囲】
1. （１）印加電圧に応じた圧電特性を示す圧電体層とこの
   圧電体層の一方の面に積層され、圧電体層の逆圧電効果
   によって発生した応力が伝達するように積層した強誘電
   体層と、この強誘電体層を挟んで対向配置され前記強誘
   電体層を記憶すべき情報に応じた分極状態に分極するた
   めの電界を発生させる書込み電極と、前記圧電体層を挾
   んで対向配置され前記強誘電体層の分極状態を破壊しな
   い程度の応力を発生させる大きさの電界を発生させる読
   出し電極とを具備したことを特徴とするメモリ装置。
2. （２）前記圧電体層と前記強誘電体層との間に配置され
   る前記書込み電極および前記読出し電極の各電極片を共
   通電極片としたことを特徴とする請求項１記載のメモリ
   装置。
3. （３）前記書込み電極および読出し電極は前記圧電体層
   および前記強誘電体層のそれぞれの両面間で互いに直交
   するストライプ状の電極からなり、強誘電体層の一方の
   面に形成されたストライプ状の電極片と強誘電体層の他
   方の面に形成されたストライプ状の電極片とが交差する
   部分をメモリセルとし、圧電体層の一方の面に形成され
   たストライプ状の電極片と圧電体層の他方の面に形成さ
   れたストライプ状の電極片とが交差する部分を圧電セル
   とし、積層された一対のメモリセルと圧電セルがマトリ
   クス状に配列されたことを特徴とする請求項１記載のメ
   モリ装置。
4. （４）前記メモリセルを複数層積層したことを特徴とす
   る請求項３記載のメモリ装置。
5. （５）請求項１記載のメモリ装置の記録・再生方法にお
   いて、 前記強誘電体層に対して前記書込み電極から正又は負の
   パルス状の電圧を印加して前記強誘電体層を正又は負の
   いずれかの状態に分極し、この残留分極を強誘電体層に
   不揮発的に記憶し、前記圧電体層に前記読出し電極から
   パルス状の電圧を印加し、この電圧印加による逆圧電効
   果によって発生する応力を前記強誘電体層に及ぼして、
   前記強誘電体層の残留分極の極性を読出すことを特徴と
   するメモリ装置の記録・再生方法。