JPH04367285A - 光電変換半導体装置 - Google Patents

光電変換半導体装置

Info

Publication number
JPH04367285A
JPH04367285A JP3168994A JP16899491A JPH04367285A JP H04367285 A JPH04367285 A JP H04367285A JP 3168994 A JP3168994 A JP 3168994A JP 16899491 A JP16899491 A JP 16899491A JP H04367285 A JPH04367285 A JP H04367285A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
conversion semiconductor
semiconductor device
bonding
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3168994A
Other languages
English (en)
Inventor
Toshio Araki
俊雄 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3168994A priority Critical patent/JPH04367285A/ja
Publication of JPH04367285A publication Critical patent/JPH04367285A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、光電変換半導体装置に
関し、特に受光素子または受光素子とその出力信号処理
回路が同一チップ内に集積化された半導体素子のパッケ
ージ構造に関する。
【０００２】
【従来の技術】図３は、この種従来の光電変換半導体装
置の断面図と樹脂封止前の平面図である。同図に示され
るように、リードフレーム２３のダイパット２３ｂ上に
光電変換半導体素子２１をダイボンドし、次に半導体素
子２１のパッドとリードフレーム２３のリード２３ａと
の間をボンディングワイヤ２６により接続する。
【０００３】次に、半導体素子２１の表面を軟質樹脂２
７で被覆し、続いてトランスファモールド法により透明
樹脂体２５により封止する。
【０００４】
【発明が解決しようとする課題】従来の光電変換半導体
装置は上記のように構成されたものであったため、以下
の問題があった。■　　従来例では、組み立てにダイボ
ンディング、ワイヤボンディング、軟質樹脂による被覆
、トランスファモールド等多くの工数が必要であり、ま
た、高価なボンディング装置を２種類必要とするので、
組み立て工程のコスト高が避け難かった。
【０００５】■　　ボンディングワイヤが後の工程で垂
れて他のリードと短絡したり、断線事故を起こすことが
あり、また、ワイヤが受光素子上に懸かる場合には受光
感度の低下問題も生じた。
【０００６】■　　半導体素子表面を覆う軟質樹脂はそ
の形状が一定になりにくいので、受光素子への集光が一
定化されずそのため製品間のばらつきが大きくなった。
【０００７】
【課題を解決するための手段】本発明による光電変換半
導体装置は、透明絶縁基板上にリードを接着し、そのリ
ード上にフリップチップ型の光電変換半導体素子をフェ
イスダウンボンディングし、全体を透明樹脂でモールド
したものである。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の第１の実施例の断面図と封
止前の平面図である。本実施例を組み立てるには、まず
、図１の（ｂ）に示すように、リードフレーム１３のリ
ード１３ａの先端の集合した部分に透明絶縁基板１４を
貼着する。次に、半田バンプ１２を有する光電変換半導
体素子１１をリード１３ａ上にフェイスダウンボンディ
ングし、全体を透明樹脂１５によりモールドする。その
後、半導体装置をリードフレーム１３から切断分離する
。
【０００９】本発明の光電変換半導体装置はこのように
、素子−リード間の接続にワイヤを使用していないので
、ワイヤの断線、短絡が発生することがなく、また受光
素子上にワイヤが懸かることがなくなる。
【００１０】また、ボンディング工程が一工程で済むこ
とから、工程が簡素化されコストダウンを図ることがで
きる。さらに、素子表面を軟質樹脂で覆わなくなったの
で、受光素子の表面の状態を一定化することができ光学
的特性のばらつきを抑えることができる。
【００１１】また、リードの先端部を透明絶縁板上に固
定しているので、リードの先端部の形状が作業工程中に
変形することがなくなり、安定したボンディングが可能
となる。
【００１２】図２は、本発明の第２の実施例の断面図で
ある。本実施例の先の実施例と相違する点は、透明絶縁
板１４にレンズ部１４ａが設けられ、半田に代えて高温
半田１４ａが用いられ、また、透明樹脂体１５の外周部
にレンズ部１４ａを保護するための突起部１５ａが形成
されている点である。本実施例は先の実施例と同様の効
果を有する外、パッケージ自体が集光機能を持っている
ためより効果的に集光を行わせることができる。
【００１３】
【発明の効果】以上説明したように、本発明の光電変換
半導体装置は、透明絶縁基板上にリードを設け、リード
上にフリップチップ型光電変換半導体素子をフェイスダ
ウンボンディングした後、透明樹脂によりモールドした
ものであるので、本発明によれば、ボンディングワイヤ
を用いたときに生じたワイヤのたるみや断線、他のリー
ドとの短絡等の不良が発生することがなくなる。そして
、従来２種類必要であったボンディング工程が１種だけ
になり、しかもギャングボンディング方式を採用してい
るので、工程の簡素化、組み立て時間の短縮、設備費用
の削減の効果が期待できる。
【００１４】さらに、軟質樹脂で、素子表面を被覆する
ことがなくなるので光学的特性を安定化させることがで
きる。また、リードを絶縁基板上に固定しているので、
現状では勿論、リードの細線化、薄膜化が現在以上に進
行した場合であっても、安定した組み立て工程を行わせ
ることが可能となる。
【図面の簡単な説明】
【図１】　　本発明の第１の実施例の断面図と樹脂封止
前の平面図。
【図２】　　本発明の第２の実施例の断面図。
【図３】　　従来例の断面図と樹脂封止前の平面図。
【符号の説明】 １１、２１…光電変換半導体素子、　　　　１２…半田
バンプ、　　　　１２ａ…高温半田、　　　　１３、２
３…リードフレーム、　　　　１３ａ、２３ａ…リード
、２３ｂ…ダイパッド、　　　　１４…透明絶縁基板、
　　　　１４ａ…レンズ部、　　　　１５、２５…透明
樹脂体、　　　　１５ａ…突起部、　　　　２６…ボン
ディングワイヤ、２７…軟質樹脂。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　透明絶縁基板上に複数のリードが接着
    され、リード上にフリップチップ型光電変換半導体素子
    の電極がボンディングされ、全体が透明樹脂により樹脂
    封止されている光電変換半導体装置。
  2. 【請求項２】　　前記透明絶縁基板が集光レンズ作用を
    有している請求項１記載の光電変換半導体装置。
JP3168994A 1991-06-14 1991-06-14 光電変換半導体装置 Pending JPH04367285A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3168994A JPH04367285A (ja) 1991-06-14 1991-06-14 光電変換半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3168994A JPH04367285A (ja) 1991-06-14 1991-06-14 光電変換半導体装置

Publications (1)

Publication Number Publication Date
JPH04367285A true JPH04367285A (ja) 1992-12-18

Family

ID=15878384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3168994A Pending JPH04367285A (ja) 1991-06-14 1991-06-14 光電変換半導体装置

Country Status (1)

Country Link
JP (1) JPH04367285A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008545278A (ja) * 2005-06-30 2008-12-11 サンディスク コーポレイション 非対称なリードフレームコネクションを有するダイパッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008545278A (ja) * 2005-06-30 2008-12-11 サンディスク コーポレイション 非対称なリードフレームコネクションを有するダイパッケージ

Similar Documents

Publication Publication Date Title
JP4705784B2 (ja) イメージセンサデバイスの製造方法
US6825551B1 (en) Method for packaging a semiconductor chip containing sensors and resulting package
US4877756A (en) Method of packaging a semiconductor laser and photosensitive semiconductor device
US20070252247A1 (en) Leadframe structures for semiconductor packages
JP2895920B2 (ja) 半導体装置及びその製造方法
JP2006269783A (ja) 光半導体パッケージ
JPH0365666B2 (ja)
US6440779B1 (en) Semiconductor package based on window pad type of leadframe and method of fabricating the same
JPH01241828A (ja) 半導体パッケージ
JPH04367285A (ja) 光電変換半導体装置
JPH0546098B2 (ja)
JP3357756B2 (ja) 表面実装型発光素子
JP3148604B2 (ja) 半導体装置
JPS63293963A (ja) 樹脂封止型半導体装置
JPS59172266A (ja) 混成集積回路およびその製造方法
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
JPH09330992A (ja) 半導体装置実装体とその製造方法
JPH04217375A (ja) 半導体装置とその作製方法
KR100214857B1 (ko) 멀티 칩 패키지
JPS62131555A (ja) 半導体集積回路装置
KR100308899B1 (ko) 반도체패키지및그제조방법
JP2732731B2 (ja) リードフレーム及びそれを用いた半導体装置とその製造方法
JP3145892B2 (ja) 樹脂封止型半導体装置
JPH10135401A (ja) 半導体装置
KR200154510Y1 (ko) 리드 온 칩 패키지