JPH04358394A - 半導体集積回路装置および半導体メモリ装置 - Google Patents

半導体集積回路装置および半導体メモリ装置

Info

Publication number
JPH04358394A
JPH04358394A JP3132924A JP13292491A JPH04358394A JP H04358394 A JPH04358394 A JP H04358394A JP 3132924 A JP3132924 A JP 3132924A JP 13292491 A JP13292491 A JP 13292491A JP H04358394 A JPH04358394 A JP H04358394A
Authority
JP
Japan
Prior art keywords
power supply
circuit
timing
output
supply voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3132924A
Other languages
English (en)
Other versions
JP2756873B2 (ja
Inventor
Yukinobu Adachi
安達　幸信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3132924A priority Critical patent/JP2756873B2/ja
Priority to US07/846,115 priority patent/US5287320A/en
Priority to DE4210414A priority patent/DE4210414C2/de
Priority to KR1019920009012A priority patent/KR950012025B1/ko
Publication of JPH04358394A publication Critical patent/JPH04358394A/ja
Application granted granted Critical
Publication of JP2756873B2 publication Critical patent/JP2756873B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、一般に半導体集積回
路装置および半導体メモリ装置に関し、特に、異なった
タイミングで与えられ得る２つの電源電圧によりそれぞ
れ付勢される２つの内部回路を備えた半導体集積回路装
置および半導体メモリ装置に関する。
【０００２】
【従来の技術】近年、半導体メモリの高集積化が進み、
半導体メモリの記憶容量が増大されてきている。記憶容
量の増大とともに、マルチビット構成を有する半導体メ
モリへの需要も増大している。マルチビット構成を有す
る半導体メモリは、たとえば１バイト（８ビット）また
は２バイト（１６ビット）単位でデータを扱うことがで
きる。すなわち、マルチビット構成を有する半導体メモ
リは、複数ビットのデータを同時に書込および読出する
ことができる。
【０００３】一般に、多数の半導体メモリが、メモリシ
ステムを構成するプリント回路基板（メモリボード）上
に置かれており、それらのデータ出力端子はデータバス
に接続されている。したがって、半導体メモリ内にスト
アされたデータが読出されるとき、半導体メモリは読出
されたデータ信号に応答して、データ出力端子に接続さ
れたデータバス（負荷）を駆動する。データバスを駆動
するため、半導体メモリは、その出力段にデータバスを
駆動するための駆動回路を備えている。メモリボード上
には、一般に長いデータバスが設けられているので、駆
動回路が駆動すべき負荷は大きい。したがって、駆動回
路は、電流駆動能力の大きいトランジスタによって構成
されている。
【０００４】半導体メモリ内に設けられた駆動回路は、
前述のように大きな負荷を駆動する必要があるので、多
くの電流、すなわち電力を消費する。半導体メモリを構
成する主要な回路、すなわちメモリセルアレイ，センス
アンプなどだけでなく、駆動回路にも単一の電源電圧が
供給されると、駆動回路における電流消費によって電源
電圧レベルが低下される。電源電圧の低下は、半導体メ
モリにおける主要な回路の誤動作を引起こす。したがっ
て、主要な回路に供給される電源電圧の低下を防ぐため
、最近では、駆動回路のための追加の電源電圧が半導体
メモリに与えられる。したがって、駆動回路が多くの電
流を消費するが、その電流消費により半導体メモリの主
要な回路における誤動作の発生が防がれる。
【０００５】上記の利点の観点から、マルチビット構成
を有する最近の半導体メモリは、２以上の電源電圧を与
えられる。複数の電源電圧は、メモリボード上に設けら
れた複数の電源ラインを介して半導体メモリに供給され
るのであるが、それらの供給タイミングがしばしばずれ
ることがある。その理由は、複数の電源ラインの長さが
互いに違っているため、それらのインピーダンスが互い
に異なるからである。その結果、たとえもし複数の電源
電圧が同時にメモリボードに与えられたとしても、これ
らの電源電圧の半導体メモリへの供給タイミングがしば
しば異なる。これに加えて、場合によっては、何らかの
故障の存在により、複数の電源電圧のうちの１つが供給
されない場合を生じ得ることも指摘される。
【０００６】以下の記載では、まず、半導体メモリにつ
いて説明を行ない、その後に、複数の電源電圧の供給タ
イミングがずれること、または１つの電源電圧が与えら
れないことによって生じ得る問題について説明する。な
お、この発明は一般に半導体メモリをはじめ様々な半導
体集積回路装置に適用可能であるが、以下の記載では、
その一例としてダイナミックランダムアクセスメモリ（
以下「ＤＲＡＭ」という）について説明する。
【０００７】図７は、従来のＤＲＡＭのブロック図であ
る。図７を参照して、このＤＲＡＭ１ａは、外部的に与
えられる第１の電源電圧Ｖｃｃ１により付勢される主要
回路２ａと、第２の電源電圧Ｖｃｃ２により付勢される
出力ドライバ回路４とを含む。主要回路２ａは、行およ
び列に配設されたメモリセルを備えたメモリセルアレイ
６０と、外部的に与えられる外部アドレス信号Ａ０ない
しＡｍを受けるためのアドレス入力バッファ６３と、ロ
ウアドレス信号ＲＡをデコードするロウデコーダ６１と
、カラムアドレス信号ＣＡをデコードするカラムデコー
ダ６２と、メモリセルから読出されたデータ信号を増幅
するセンスアンプ６４とを含む。センスアンプ６４は、
ＩＯ線を介して出力バッファ回路３ａおよび入力ラッチ
回路６５に接続される。
【０００８】クロック信号発生器６７は、外部的に与え
られるロウアドレスストローブ信号／ＲＡＳおよびカラ
ムアドレスストローブ信号／ＣＡＳに応答して、このＤ
ＲＡＭ１ａを制御するための様々な制御信号を発生する
。ＯＥバッファ６８は、外部的に与えられる出力イネー
ブル信号／ＯＥを受け、信号ＯＥＭを出力する。パワー
オンリセット回路６９は、電源電圧Ｖｃｃ１を与えられ
、パワーオンリセット（以下「ＰＯＲ」という）信号を
発生する。
【０００９】出力ドライバ回路４は、第２の電源電圧Ｖ
ｃｃ２を与えられ、出力バッファ回路３ａから発生され
るｎビットのデータ信号に応答して、入出力端子ＤＱ１
ないしＤＱｎに接続された負荷、すなわちデータバスＤ
Ｂを駆動する。入力ラッチ回路６５は、出力ドライバ回
路４をバイパスするバイパス線を介して、入出力端子Ｄ
Ｑ１ないしＤＱｎに接続される。
【００１０】書込動作において、書込イネーブル信号／
Ｗが立下がるので、端子ＤＱ１ないしＤＱｎを介して与
えられたｎビットのデータ信号がラッチ回路６５内にラ
ッチされる。ラッチされたデータ信号は、外部アドレス
信号Ａ０ないしＡｍにより指定されたメモリセルに書込
まれる。他方、読出動作において、外部アドレス信号Ａ
０ないしＡｍにより規定されたメモリセルから、ｎビッ
トのストアされたデータ信号が読出される。読出された
データ信号は、センスアンプ６４により増幅された後、
出力バッファ回路３ａに与えられる。出力バッファ回路
３ａは、出力イネーブル信号／ＯＥに応答して、ｎビッ
トのデータ信号を出力ドライバ回路４に与える。出力ド
ライバ回路４は、与えられたデータ信号に応答して、端
子ＤＱ１ないしＤＱｎに接続されたデータバスＤＢを駆
動する。
【００１１】図８は、図７に示した出力バッファ回路３
ａ内に設けられた出力メインアンプ回路３ａｉおよび出
力ドライバ回路４内に設けられた回路４ｉの回路図であ
る。回路３ａｉおよび４ｉは、１ビットの読出されたデ
ータ信号、すなわちｉ番目のデータ信号ＲＤｉを扱う。 言い換えると、図７に示した出力バッファ回路３ａおよ
び出力ドライバ回路４は、図８に示した回路３ａｉおよ
び４ｉをｎ個分含んでいる。
【００１２】図８を参照して、初段回路５は、電源電圧
Ｖｃｃ１と接地Ｖｓｓ１との間に直列に接続されたＰＭ
ＯＳトランジスタ１１および１２とＮＭＯＳトランジス
タ１３および１４とを含む。ｉ番目の読出されたデータ
信号ＲＤｉは、インバータを構成するトランジスタ１２
および１３のゲートに与えられる。初段回路５は、図７
に示したクロック信号発生器６７から発生されるデータ
取込信号ＤＯＴおよび／ＤＯＴに応答して活性化され、
読出されたデータ信号ＲＤｉをラッチ回路６に与える。 ラッチ回路６は、クロスカップルされた２つのＣＭＯＳ
インバータを備える。１つのＣＭＯＳインバータは、Ｐ
ＭＯＳトランジスタ１５とＮＭＯＳトランジスタ１６と
によって構成される。他方のＣＭＯＳインバータは、Ｐ
ＭＯＳトランジスタ１７とＮＭＯＳトランジスタ１８と
によって構成される。ラッチ回路６は、与えられた読出
データ信号ＲＤｉに応答して、互いに反転された２つの
信号を、ＰＭＯＳトランジスタ１９およびＮＭＯＳトラ
ンジスタ２０によって構成されたＣＭＯＳインバータと
ＰＭＯＳトランジスタ２１およびＮＭＯＳトランジスタ
２２によって構成されたＣＭＯＳインバータとに与える
。これら２つのＣＭＯＳインバータから出力された信号
は、出力タイミング制御回路７および８にそれぞれ与え
られる。
【００１３】出力タイミング制御回路７は、ＰＭＯＳト
ランジスタ２３および２４とＮＭＯＳトランジスタ２５
および２６とによって構成される。外部的に与えられる
出力イネーブル信号／ＯＥが低レベルであるとき、図７
に示したＯＥバッファ６８が高レベルの信号ＯＥＭを出
力する。トランジスタ２４および２５は、信号ＯＥＭに
応答して、それぞれオフおよびオンされる。したがって
、このとき、出力タイミング制御回路７は、入力ノード
Ｎ１に与えられた信号をＣＭＯＳインバータ９に伝える
。他方、出力イネーブル信号／ＯＥが高レベルであると
き、トランジスタ２４および２５はそれぞれオンおよび
オフされる。したがって、このとき、回路７は高レベル
の信号をインバータ９に与える。インバータ９は、高レ
ベルの与えられた信号に応答して低レベルの信号Ｓ１を
ドライバ回路４ｉに与える。
【００１４】出力タイミング制御回路８も、回路７と同
様の回路構成を有しており、同様に動作する。したがっ
て、高レベルの信号ＯＥＭが与えられたとき、回路８は
ノードＮ２に与えられた信号の反転されたものをＣＭＯ
Ｓインバータ１０に与える。したがって、このとき、イ
ンバータ１０は、反転された信号Ｓ２を出力し、ドライ
バ回路４ｉに与える。信号ＯＥＭが低レベルであるとき
、トランジスタ２８および２９がそれぞれオンおよびオ
フされるので、ＣＭＯＳインバータ１０が低レベルの信
号Ｓ２を出力する。
【００１５】ドライバ回路４ｉは、第２の電源電圧Ｖｃ
ｃ２と接地Ｖｓｓ２との間に直列に接続されたＮＭＯＳ
トランジスタＱ１およびＱ２を含む。トランジスタＱ１
およびＱ２の共通接続ノードは、ｉ番目のデータ入出力
端子ＤＱｉに接続される。出力イネーブル信号／ＯＥが
低レベルであるとき、高レベルの信号ＯＥＭに応答して
、互いに反転されたデータ信号Ｓ１およびＳ２がトラン
ジスタＱ１およびＱ２にそれぞれ与えられる。したがっ
て、トランジスタＱ１またはＱ２のいずれかがオンされ
、ｉ番目の読出されたデータＲＤｉに基づくいずれかの
電位Ｖｃｃ２またはＶｓｓ２が端子ＤＱｉを介して出力
される。
【００１６】
【発明が解決しようとする課題】第１の電源電圧Ｖｃｃ
１の供給なしに第２の電源電圧Ｖｃｃ２が与えられたと
き、次のような問題が生じる。第１の電源電圧Ｖｃｃ１
が与えられないとき、インバータ９および１０の出力信
号Ｓ１およびＳ２は、不安定な電位を示す。したがって
、ドライバ回路４ｉ内のトランジスタＱ１およびＱ２の
導通／非導通が不安定になる。その結果、電源電圧Ｖｃ
ｃ２から接地Ｖｓｓ２に向かって、トランジスタＱ１お
よびＱ２を介して貫通電流が流れるので、消費される電
流が増加される。また、場合によっては、過大な貫通電
流によりトランジスタＱ１およびＱ２が破壊される。
【００１７】図９は、電源電圧Ｖｃｃ１およびＶｃｃ２
の供給が開始されるときに、過大な貫通電流が流れるこ
とを示すタイミングチャートである。図９を参照して、
時刻ｔ１において電源電圧Ｖｃｃ２の供給が開始された
後、時刻ｔ２において電源電圧Ｖｃｃ１の供給が開始さ
れる。したがって、時刻ｔ２までは、出力メインアンプ
回路３ａｉから出力される出力信号Ｓ１およびＳ２が不
安定な電位を示す。時刻ｔ２の後、電源電圧Ｖｃｃ１が
出力メインアンプ回路３ａｉに与えられるので、出力信
号Ｓ１およびＳ２の電位が確立される。したがって、電
源電圧Ｖｃｃ２が立上がった後（ｔ１）、電源電圧Ｖｃ
ｃ１が立上がるまで（ｔ２）の期間において、ドライバ
回路４ｉ内のトランジスタＱ１およびＱ２を介して過大
な貫通電流Ｉｐが流れ得ることが理解される。
【００１８】図１０は、電源電圧Ｖｃｃ１およびＶｃｃ
２の供給が終了されるときに、過大な貫通電流が流れる
ことを示すタイミングチャートである。図１０を参照し
て、時刻ｔ１１において電源電圧Ｖｃｃ１の供給が終了
された後、時刻ｔ１４において電源電圧Ｖｃｃ２の供給
が終了される。したがって、時刻ｔ１１の後、出力メイ
ンアンプ回路３ａｉの出力信号Ｓ１およびＳ２が不安定
な電位を示す。その結果、時刻ｔ１１およびｔ１４の間
の期間において、ドライバ回路４ｉ内のトランジスタＱ
１およびＱ２を介して過大な貫通電流Ｉｐが流れ得る。
【００１９】この発明は、上記のような課題を解決する
ためになされたもので、その１つの目的は、外部的に与
えられる少なくとも２つの電源電圧によりそれぞれ付勢
される２つの内部回路を備えた半導体集積回路装置にお
いて、電源電圧が異なったタイミングで与えられたとき
に消費される電流を減じることである。
【００２０】この発明のもう１つの目的は、外部的に与
えられる少なくとも２つの電源電圧により付勢される半
導体メモリ装置において、電源電圧が異なったタイミン
グで与えられたときに、データ出力端子を駆動するため
の駆動回路において消費される電流を減じることである
。
【００２１】
【課題を解決するための手段】請求項１の発明に係る半
導体集積回路装置は、外部的に与えられる少なくとも第
１および第２の電源電圧によりそれぞれ付勢される第１
および第２の内部回路を含む。第２の内部回路は、第２
の電源電圧のみが与えられたときに、第１の内部回路か
ら出力される不安定な出力信号に応答して、より多くの
電流を消費する傾向を有している。この半導体集積回路
装置は、さらに、第１および第２の電源電圧を受け、第
１および第２の電源電圧の一方の供与タイミングに応答
して、第１および第２の電源電圧の他方の供与タイミン
グを一方に一致させるタイミング一致手段を含む。第１
および第２の内部回路は、タイミング一致手段を介して
、第１および第２の電源電圧がそれぞれ与えられる。
【００２２】請求項２に発明に係る半導体メモリ装置は
、外部的に与えられる第１の電源電圧が与えられ、かつ
データ信号をストアするデータストア手段と、第１の電
源電圧が与えられ、かつ外部的に与えられる読出制御信
号に応答して、データストア手段内にストアされたデー
タ信号を読出すデータ読出手段と、データ読出手段から
読出されたデータ信号を出力するためのデータ出力端子
と、外部的に与えられる第２の電源電圧が与えられ、か
つデータ読出手段によって読出されたデータ信号に応答
して、データ出力端子を駆動する駆動回路手段とを含む
。駆動回路手段は、第２の電源電圧のみが与えられたと
きに、データ読出手段から出力される不安定な出力信号
に応答して、より多くの電流を消費する傾向を有してい
る。この半導体メモリ装置は、さらに、第１および第２
の電源電圧を受け、第１および第２の電源電圧の一方の
供与タイミングに応答して、第１および第２の電源電圧
の他方の供与タイミングを一方に一致させるタイミング
一致手段を含む。データストア手段，データ読出手段お
よび駆動回路手段は、タイミング一致手段を介して、第
１および第２の電源電圧がそれぞれ与えられる。
【００２３】
【作用】請求項１の発明における半導体集積回路装置で
は、第１および第２の電源電圧が異なったタイミングで
与えられたとき、タイミング一致手段が動作し、かつ与
えられた第１および第２の電源電圧を第１および第２の
内部回路に同時に供給する。したがって、第２の内部回
路が、第１の内部回路から出力される不安定な出力信号
に応答して、より多くの電流を消費するのが防がれる。
【００２４】請求項２の発明における半導体メモリ装置
では、第１および第２の電源電圧が異なったタイミング
で与えられたとき、タイミング一致手段が動作し、かつ
与えられた第１および第２の電源電圧をデータストア手
段およびデータ読出手段と駆動回路手段とにそれぞれ同
時に供給する。したがって、駆動回路手段がデータ読出
手段から出力される不安定な出力信号に応答して、より
多くの電流を消費するのが防がれる。
【００２５】
【実施例】図２は、この発明の一実施例を示すＤＲＡＭ
のブロック図である。図２を参照して、このＤＲＡＭ１
ｂは、図７に示した従来のもの１ａと比較すると、新た
に設けられたタイミング一致回路８０を備える。タイミ
ング一致回路８０は、外部的に与えられる第１および第
２の電源電圧Ｖｃｃ１およびＶｃｃ２を受け、かつそれ
らを同時に主要回路２ａおよび出力ドライバ４にそれぞ
れ与える。主要回路２ａは、図２に示すように、メモリ
セルアレイ６０，ロウデコーダ６１，カラムデコーダ６
２，センスアンプ６４および出力バッファ３ａ内に設け
られた出力メインアンプ回路３ａｉ（図８において図示
されている）などを含んでいる。タイミング一致回路８
０を除き、図２に示したＤＲＡＭ１ｂは、図７に示した
従来のＤＲＡＭ１ａと同様の回路構成を有し、かつ同様
に動作するので説明が省略される。
【００２６】図２に示したタイミング一致回路８０が図
１において示される。図１を参照して、タイミング一致
回路８０は、第１の電源電圧端子Ｖｃｃ１と主要回路２
ａとの間に接続されたトランスミッションゲート１０２
と、第２の電源電圧端子Ｖｃｃ２と出力ドライバ４との
間に接続されたトランスミッションゲート１０１とを含
む。トランスミッションゲート１０２は、ＮＭＯＳトラ
ンジスタ８２およびＰＭＯＳトランジスタ８８の並列接
続を含む。同様に、トランスミッションゲート１０１も
、ＮＭＯＳトランジスタ８１およびＰＭＯＳトランジス
タ８７の並列接続を含む。トランジスタ８２は、ゲート
が第２の電源電圧端子Ｖｃｃ２に接続される。トランジ
スタ８８は、ゲートがインバータ９４を介して端子Ｖｃ
ｃ２に接続される。トランジスタ８１は、ゲートが第１
の電源電圧端子Ｖｃｃ１に接続される。トランジスタ８
７は、ゲートがインバータ９３を介して端子Ｖｃｃ１に
接続される。インバータ９３および９４は、第１および
第２の電源電圧がそれぞれ与えられる。トランスミッシ
ョンゲート１０２および１０１を介して、供与タイミン
グが一致された電源電圧Ｖｃｃ１′およびＶｃｃ２′が
それぞれ出力され、それらは主要回路２ａおよび出力ド
ライバ４にそれぞれ供給される。
【００２７】図３は、電源電圧Ｖｃｃ１およびＶｃｃ２
の供給が開始されるときの図１に示したタイミング一致
回路８０の動作を説明するためのタイミングチャートで
ある。図１および図３を参照して、時刻ｔ１において第
２の電源電圧Ｖｃｃ２の供給が開始された後、時刻ｔ２
において第１の電源電圧Ｖｃｃ１の供給が開始される。 時刻ｔ１およびｔ２の間の期間において、トランジスタ
８２および８８が高レベルの電源電圧Ｖｃｃ２に応答し
てオンするが、トランジスタ８１および８７は電源電圧
Ｖｃｃ１が与えられないのでオフする。したがって、こ
の期間において、電源電圧Ｖｃｃ２は出力ドライバ４に
与えられない、すなわち低レベルの出力電源電圧Ｖｃｃ
２′が出力される。
【００２８】時刻ｔ２の後、電源電圧Ｖｃｃ１が立上げ
られるので、トランジスタ８１および８７もオンする。 したがって、電源電圧Ｖｃｃ１およびＶｃｃ２は、出力
電源電圧Ｖｃｃ１′およびＶｃｃ２′として、トランス
ミッションゲート１０２および１０１を介して主要回路
２ａおよび出力ドライバ４にそれぞれ与えられる。時刻
ｔ３において出力電源電圧Ｖｃｃ１′およびＶｃｃ２′
が確立されるので、図８に示した出力メインアンプ回路
３ａｉの出力信号Ｓ１およびＳ２の電位も固定される。 主要回路２ａおよび出力ドライバ４への出力電源電圧Ｖ
ｃｃ１′およびＶｃｃ２′の供給が同時に開始されるの
で、出力信号Ｓ１およびＳ２の不安定な電位により引起
こされる出力ドライバ４における過大な電流消費が防が
れる。
【００２９】図４は、電源電圧Ｖｃｃ１およびＶｃｃ２
の供給が終了されるときの図１に示したタイミング一致
回路８０の動作を説明するためのタイミングチャートで
ある。図４を参照して、時刻ｔ１１において第１の電源
電圧Ｖｃｃ１が立下がった後、時刻ｔ１４において第２
の電源電圧Ｖｃｃ２が立下がる。時刻ｔ１１までは、電
源電圧Ｖｃｃ１およびＶｃｃ２が高レベルであるので、
２つのトランスミッションゲート１０２および１０１が
オンされ、したがって出力電源電圧Ｖｃｃ１′およびＶ
ｃｃ２′が主要回路２ａおよび出力ドライバ４にそれぞ
れ与えられている。時刻ｔ１１の後電源電圧Ｖｃｃ１が
立下がるので、トランスミッションゲート１０１がオフ
する。トランスミッションゲート１０２は、時刻ｔ１１
およびｔ１４の間の期間においてもオンしているが、電
源電圧Ｖｃｃ１が与えられないので低レベルの出力電源
電圧Ｖｃｃ１′を出力する。言い換えると、第１の電源
電圧Ｖｃｃ１が立下がった後（時刻ｔ１１）、短時間の
うちに２つの出力電源電圧Ｖｃｃ１′およびＶｃｃ２′
もほぼ同時に（時刻ｔ１２ないしｔ１３の短い期間内で
）立下げられる。したがって、時刻ｔ１３の後、出力メ
インアンプ回路３ａｉの出力信号Ｓ１およびＳ２が不安
定な電位を示すが、主要回路２ａおよび出力ドライバ４
に出力電源電圧Ｖｃｃ１′およびＶｃｃ２′が与えられ
ないので、出力ドライバ回路４において貫通電流Ｉｐが
流れない。
【００３０】このように、タイミング一致回路８０が新
たに設けられたことにより、主要回路２ａおよび出力ド
ライバ４への電源電圧の供給のタイミングが一致される
。すなわち、図３に示すように電源電圧Ｖｃｃ１および
Ｖｃｃ２の供給が異なったタイミングで開始される場合
および電源電圧Ｖｃｃ１およびＶｃｃ２の供給が異なっ
たタイミングで終了される場合のいずれにおいても、主
要回路２ａおよび出力ドライバ４への出力電源電圧Ｖｃ
ｃ１′およびＶｃｃ２′の供給が同時に開始および終了
される。したがって、出力メインアンプ回路３ａｉから
出力される不安定な出力信号Ｓ１およびＳ２により、出
力ドライバ回路４における望ましくない電流消費が防が
れる。これに加えて、出力ドライバ回路４が過大な貫通
電流が流れることにより破壊されるのも防がれる。
【００３１】図５は、この発明のもう１つの実施例を示
す半導体集積回路装置７０のブロック図である。上記の
記載では、この発明が一例としてＤＲＡＭに適用される
場合について説明がなされたが、この発明は一般の半導
体集積回路装置に適用可能であることが指摘される。図
５を参照して、半導体集積回路装置７０は、外部的に与
えられる３つの電源電圧Ｖ１ないしＶ３によりそれぞれ
付勢される内部回路７１ないし７３を含む。タイミング
一致回路５０は、電源電圧端子Ｖ１ないしＶ３と内部回
路７１ないし７３との間に設けられる。タイミング一致
回路５０は、電源電圧端子Ｖ１と内部回路７１との間に
接続されたトランスミッションゲート１０１および２０
１と、電源電圧端子Ｖ２と内部回路７２との間に接続さ
れたトランスミッションゲート１０２および２０２と、
電源電圧端子Ｖ３と内部回路７３との間に接続されたト
ランスミッションゲート１０３および２０３とを含む。 トランスミッションゲート１０１は、電源電圧Ｖ３に応
答して動作される。トランスミッションゲート２０１は
、電源電圧Ｖ２に応答して動作される。トランスミッシ
ョンゲート１０２は、電源電圧Ｖ１に応答して動作され
る。トランスミッションゲート２０２は、電源電圧Ｖ３
に応答して動作される。トランスミッションゲート１０
３は、電源電圧Ｖ２に応答して動作される。トランスミ
ッションゲート２０３は、電源電圧Ｖ１に応答して動作
される。
【００３２】図６は、図５に示したタイミング一致回路
５０の動作を説明するためのタイミングチャートである
。図６を参照して、時刻ｔ２１において電源電圧Ｖ１が
立上がった後、電源電圧Ｖ３が立上がり、さらには時刻
ｔ２２において電源電圧Ｖ２が立上がる。３つの電源電
圧Ｖ１ないしＶ３の供給が図６に示すように異なったタ
イミングで開始されるのであるが、図５に示したタイミ
ング一致回路５０が図１に示した回路８０と同様に動作
するので、出力電源電圧Ｖ１′ないしＶ３′の供給タイ
ミングが一致される。すなわち、時刻ｔ２２の後の時刻
ｔ２３において、確立された出力電源電圧Ｖ１′ないし
Ｖ３′が内部回路７１ないし７３にそれぞれ同時に与え
られる。
【００３３】時刻ｔ３１において電源電圧Ｖ１が立下げ
られた後、電源電圧Ｖ３が立下がり、さらには時刻ｔ３
３において電源電圧Ｖ２も立下がる。この場合において
も、タイミング一致回路５０が図１に示した回路８０と
同様に動作するので、３つの出力電源電圧Ｖ１′ないし
Ｖ３′が同時に立下げられる。すなわち、電源電圧Ｖ１
ないしＶ３の供給が異なったタイミングで終了されるが
、内部回路７１ないし７３への出力電源電圧Ｖ１′ない
しＶ３′の供給が同時に終了される（時刻ｔ３２）。
【００３４】したがって、外部的に与えられる電源電圧
Ｖ１ないしＶ３の供給が異なったタイミングで開始およ
び終了される場合であっても、図５に示したタイミング
一致回路５０が設けられているので、内部回路７１ない
し７３への出力電源電圧Ｖ１′ないしＶ３′の供給の開
始および終了を同時に行なうことができる。複数の電源
電圧を同時に与えることの必要性は、半導体集積回路装
置の種類により異なっているかもしれないが、ＤＲＡＭ
の場合と同様にしばしば要求されることが指摘される。 図５に示したタイミング一致回路５０は、３つの電源電
圧Ｖ１ないしＶ３を扱っているが、３を越える電源電圧
を扱うことのできるタイミング一致回路を構成すること
も、当業者にとって容易であろうことが指摘される。
【００３５】
【発明の効果】以上のように、請求項１の発明によれば
、与えられた第１および第２の電源電圧の一方の供与タ
イミングを他方に一致させるタイミング一致手段を設け
たので、内部回路において消費される電流を減じること
ができる半導体集積回路装置が得られた。
【００３６】また、請求項２の発明によると、与えられ
た第１および第２の電源電圧の一方の供与タイミングを
他方に一致させるタイミング一致手段を設けたので、駆
動回路手段において消費される電流を減じることができ
る半導体メモリ装置が得られた。
【図面の簡単な説明】
【図１】図２に示したタイミング一致回路の回路図であ
る。
【図２】この発明の一実施例を示すＤＲＡＭのブロック
図である。
【図３】電源電圧の供給が開始されるときの図１に示し
たタイミング一致回路の動作を説明するためのタイミン
グチャートである。
【図４】電源電圧の供給が終了されるときの図１に示し
たタイミング一致回路の動作を説明するためのタイミン
グチャートである。
【図５】この発明のもう１つの実施例を示す半導体集積
回路装置のブロック図である。
【図６】図５に示したタイミング一致回路の動作を説明
するためのタイミングチャートである。
【図７】従来のＤＲＡＭのブロック図である。
【図８】図７に示した出力バッファ回路内に設けられた
出力メインアンプ回路および出力ドライバ回路の回路図
である。
【図９】電源電圧の供給が開始されるときに過大な貫通
電流が流れることを示すタイミングチャートである。
【図１０】電源電圧の供給が終了されるときに過大な貫
通電流が流れることを示すタイミングチャートである。
【符号の説明】
１ｂ　　ＤＲＡＭ ２ａ　　ＤＲＡＭ用主要回路 ４　　出力ドライバ回路 ８０　　タイミング一致回路 Ｖｃｃ１　　第１の電源電圧 Ｖｃｃ２　　第２の電源電圧

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　外部的に与えられる少なくとも第１お
    よび第２の電源電圧によりそれぞれ付勢される第１およ
    び第２の内部回路を備えた半導体集積回路装置であって
    、前記第２の内部回路は、前記第２の電源電圧のみが与
    えられたときに、前記第１の内部回路から出力される不
    安定な出力信号に応答して、より多くの電流を消費する
    傾向を有し、前記第１および第２の電源電圧を受け、第
    １および第２の電源電圧の一方の供給タイミングに応答
    して、第１および第２の電源電圧の他方の供与タイミン
    グを前記一方に一致させるタイミング一致手段を含み、
    前記第１および第２の内部回路は、前記タイミング一致
    手段を介して、前記第１および第２の電源電圧がそれぞ
    れ与えられる、半導体集積回路装置。
  2. 【請求項２】　　外部的に与えられる少なくとも第１お
    よび第２の電源電圧により付勢される半導体メモリ装置
    であって、前記第１の電源電圧が与えられ、かつデータ
    信号をストアするデータストア手段と、前記第１の電源
    電圧が与えられ、かつ外部的に与えられる読出制御信号
    に応答して、前記データストア手段内にストアされたデ
    ータ信号を読出すデータ読出手段と、前記データ読出手
    段から読出されたデータ信号を出力するためのデータ出
    力端子と、前記第２の電源電圧が与えられ、かつ前記デ
    ータ読出手段によって読出されたデータ信号に応答して
    、前記データ出力端子を駆動する駆動回路手段とを含み
    、前記駆動回路手段は、前記第２の電源電圧のみが与え
    られたときに、前記データ読出手段から出力される不安
    定な出力信号に応答して、より多くの電流を消費する傾
    向を有し、前記第１および第２の電源電圧を受け、第１
    および第２の電源電圧の一方の供与タイミングに応答し
    て、第１および第２の電源電圧の他方の供与タイミング
    を前記一方に一致させるタイミング一致手段を含み、前
    記データストア手段，データ読出手段および駆動回路手
    段は、前記タイミング一致手段を介して、前記第１およ
    び第２の電源電圧がそれぞれ与えられる、半導体メモリ
    装置。
JP3132924A 1991-06-04 1991-06-04 半導体集積回路装置および半導体メモリ装置 Expired - Lifetime JP2756873B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP3132924A JP2756873B2 (ja) 1991-06-04 1991-06-04 半導体集積回路装置および半導体メモリ装置
US07/846,115 US5287320A (en) 1991-06-04 1992-03-05 Timing coinciding circuit simultaneously supplying two power supply voltages applied in different timing
DE4210414A DE4210414C2 (de) 1991-06-04 1992-03-30 Integrierte Halbleiterschaltungseinrichtung
KR1019920009012A KR950012025B1 (ko) 1991-06-04 1992-05-27 상이타이밍에 인가되는 2개 전원전압을 동시에 공급하는 타이밍일치회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3132924A JP2756873B2 (ja) 1991-06-04 1991-06-04 半導体集積回路装置および半導体メモリ装置

Publications (2)

Publication Number Publication Date
JPH04358394A true JPH04358394A (ja) 1992-12-11
JP2756873B2 JP2756873B2 (ja) 1998-05-25

Family

ID=15092694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3132924A Expired - Lifetime JP2756873B2 (ja) 1991-06-04 1991-06-04 半導体集積回路装置および半導体メモリ装置

Country Status (4)

Country Link
US (1) US5287320A (ja)
JP (1) JP2756873B2 (ja)
KR (1) KR950012025B1 (ja)
DE (1) DE4210414C2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5508968A (en) * 1994-08-12 1996-04-16 International Business Machines Corporation Dynamic random access memory persistent page implemented as processor register sets
KR0146176B1 (ko) * 1995-05-02 1998-09-15 김주용 동기식 기억장치의 신호 전달 회로
JPH1069792A (ja) * 1996-08-27 1998-03-10 Denso Corp 混成集積回路装置
US5970011A (en) * 1998-11-23 1999-10-19 United Microelectronics Corp. Power source design for embedded memory
KR100798764B1 (ko) * 2004-10-30 2008-01-29 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 내부 전압 생성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60253090A (ja) * 1984-05-30 1985-12-13 Hitachi Ltd 半導体装置
JPS6236797A (ja) * 1985-08-12 1987-02-17 Hitachi Ltd 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6427094A (en) * 1987-07-23 1989-01-30 Mitsubishi Electric Corp Mos-type semiconductor memory
JP2614514B2 (ja) * 1989-05-19 1997-05-28 三菱電機株式会社 ダイナミック・ランダム・アクセス・メモリ
US4991140A (en) * 1990-01-04 1991-02-05 Motorola, Inc. Integrated circuit memory with improved di/dt control
US5283762A (en) * 1990-05-09 1994-02-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor device containing voltage converting circuit and operating method thereof
US5132931A (en) * 1990-08-28 1992-07-21 Analog Devices, Inc. Sense enable timing circuit for a random access memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60253090A (ja) * 1984-05-30 1985-12-13 Hitachi Ltd 半導体装置
JPS6236797A (ja) * 1985-08-12 1987-02-17 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
KR950012025B1 (ko) 1995-10-13
KR930001213A (ko) 1993-01-16
DE4210414A1 (de) 1992-12-10
JP2756873B2 (ja) 1998-05-25
DE4210414C2 (de) 1996-02-01
US5287320A (en) 1994-02-15

Similar Documents

Publication Publication Date Title
US6260128B1 (en) Semiconductor memory device which operates in synchronism with a clock signal
US5455803A (en) Semiconductor device which operates at a frequency controlled by an external clock signal
JP2002042464A (ja) 低消費電力型ダイナミックランダムアクセスメモリ
US5291454A (en) Circuit for decreasing current consumption in data output circuit in case one of two supply voltages fails
US6392951B2 (en) Semiconductor storage device
JPH09231767A (ja) スタティック型半導体記憶装置
JP2005085454A (ja) メモリアレイを含む集積回路装置、およびセンスアンプを有するメモリを組込んだ集積回路装置においてパワーゲートするための方法
US6291869B1 (en) Semiconductor circuit device having hierarchical power supply structure
JPH10240372A (ja) 半導体装置の内部クロック発生回路及び内部クロック発生方法
US6188639B1 (en) Synchronous semiconductor memory
JP2756873B2 (ja) 半導体集積回路装置および半導体メモリ装置
US6385108B2 (en) Voltage differential sensing circuit and methods of using same
US4870620A (en) Dynamic random access memory device with internal refresh
US20050275430A1 (en) Voltage level shifting circuit and method
US20020085427A1 (en) Semiconductor memory device for variably controlling drivability
US6288573B1 (en) Semiconductor device capable of operating fast with a low voltage and reducing power consumption during standby
US4800552A (en) Semiconductor memory device with reset signal generating circuit
KR100263828B1 (ko) 펄스 워드 라인 방식을 위한 디코더를 구비한 단칩 메모리 시스템
US6597201B1 (en) Dynamic predecoder circuitry for memory circuits
JP2557337B2 (ja) 半導体記憶装置
KR100315609B1 (ko) 출력 버퍼를 갖는 반도체 집적 회로 장치
KR100316521B1 (ko) 반도체 메모리의 오버 드라이브 회로
KR0134747B1 (ko) 반도체 메모리 장치
JP3199883B2 (ja) 半導体集積回路
JP3192709B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980203