JPH043575A

JPH043575A - 画像読取装置

Info

Publication number: JPH043575A
Application number: JP2105551A
Authority: JP
Inventors: Tsuneo Sato; 恒夫佐藤; Yoshihiro Nagata; 永田　良浩
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-04-19
Filing date: 1990-04-19
Publication date: 1992-01-08
Anticipated expiration: 2015-04-24
Also published as: JP3035971B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野〕この発明は、画像を電気信号に変換する画像読取装置に
関し、特にマルチチップ型センサによる信号処理を改良
した画像読取装置に関するものである。

［従来の技術］第４図は一般的な画像読取装置を示す構成図であり、図
において、１は読み取るべき画像を描かれている原稿、
２は原稿１を載置される透明な原稿台、３は原稿台２の
下方に配置され原稿１の画像面を照明する蛍光灯（照明
手段）、４は原稿１の画像を読み取って電気信号に変換
するセンサ基板（センサ本体）、５は原稿ｌの画像をセ
ンサ基板４上に結像させるためのロッドレンズアレイ（
結像手段）で、これらのセンサ基板４およびロッドレン
ズアレイ５は、蛍光灯３の近傍に配置されている。

一般的な画像読取装置は、上述のごとく構成されており
、原稿台２上に載置された原稿１の画像面は、蛍光灯３
によって照明され、その原稿１の画像が、ロッドレンズ
アレイ５によりセンサ基板４上に正立等倍実像として結
像される。なお、蛍光灯３．センサ基板４およびロッド
レンズアレイ５は、一体となって、原稿１および原稿台
２に対して矢印Ａ方向へ相対的に移動するので、原稿１
の画像情報は、走査線ごとに順次電気信号に変換される
。

ところで、センサ基板４としては５例えば、第５図に示
すようなものがある。第５図は特願昭６１−１８４４０
２号公報に示されたセンサ基板の平面図であり、この第
５図に示すように、センサ基板４は、絶縁基板４１と、
この絶縁基板４１上に一緒に配設された複数個（図中で
は３個）のＣＣＤ　（Ｃｈａｒｇｅ−Ｃｏｕｐｌｅｄ　
Ｄｅｖｉｃｅ）イメージセンサチップ４２ａ〜４２ｃと
からなるマルチチップ型のものである。

次に、このようなマルチチップ型のセンサ基板４による
一般的な信号処理手段について説明する。

各ＣＣＤイメージセンサチップ４２ａ〜４２ｃ上の受光
素子（図示せず）から得られた出力値をＳｉとし、信号
処理後の出力値をＳ、とすると、ｓ、＝　ｆ（Ｓｉ）　
　　　　　　　−（１）と表わすことができる。ここで
、ｆは信号処理を表わす１対１の関数である。この場合
、関数ｆは、センサ基板４に対し一つと考えるのが普通
である。

［発明が解決しようとする課題］しかしながら、センサ基板４は、複数のＣＣＤイメージ
センサチップ４２ａ〜４２ｃから構成されているため、
各イメージセンサチップ４２ａ〜４２ｃにより特性の違
いが生じてしまう。そのため、同一の原稿１を読み取っ
ても、あるイメージセンサチップ４２ａ〜４２ｃでは信
号Ｓｉｘが、他のイメージセンサチップ４２ａ〜４２ｃ
では異なる信号Ｓｉｘが得られる場合（Ｓ１□≠５ｉｚ
）がある。

このような場合、（１）式による信号処理を行なうと、
Ｓ、、＝ｆ（Ｓｉ工）≠５ｏ−＝　ｆ（Ｓｔ、）となり
、同一の原稿１を読み取っても、出力値Ｓ０□、Ｓｏ、
は等しくならず、チップによる違いが生じる。

また、センサ基板４が長尺なため、受光素子の位置によ
り同一な原稿１を読み取ってもセンサ出力値は同一とな
らない。従って、（１）式による信号処理では、受光素
子の位置による違いも生じる。

以上のように、従来の画像読取装置では、信号処理が単
一のセンサ基板４に対して一方式だけ設定されていたの
で、マルチチップ型のＣＣＤイメージセンサなどの長尺
なセンサを用いた場合、チップごとの特性による差、受
光素子の位置による差が顕著に現われ、読取誤差が大き
くなどの課題があった。

この発明は上記のような課題を解消するためになされた
もので、ハードウェアの規模を大きくすることなく、マ
ルチチップ型センサの構造に起因する読取誤差を軽減で
きるようにした画像読取装置を得ることを目的とする。

［課題を解決するための手段］この発明に係る画像読取装置は、各イメージセンサチッ
プごとの特性に起因する第１の補正因子および各イメー
ジセンサチップを構成する各受光素子の位置に起因する
第２の補正因子を記憶する記憶手段と、センサ本体から
の検出データの該センサ本体上における検出位置に対応
した第１および第２の補正因子を記憶手段から読み出す
読出手段と、該読出手段にて読み出された第１および第
２の補正因子に基づいて該当検出データに補正を施す信
号処理手段とをそなえたものである。

［作　　　用］この発明における画像読取装置では、読出手段により、
センサ本体からの検出データの該センサ本体上における
検出位置に対応した第１および第２の補正因子が記憶手
段から読み出され、読み出された第１および第２の補正
因子に基づいて、該当検出データが信号処理手段により
補正される。

これにより、シングルチップ型センサのハードウェア構
成で、マルチチップ型センサの構造に起因するノイズを
軽減することができる。

［発明の実施例］以下、この発明の一実施例を図について説明する。なお
、本実施例においても、画像読取部分の機械的構成やセ
ンサ構造は、第４．５図に示した従来のものと全く同様
で、センサ本体としてのセンサ基板４は、絶縁基板４１
と、この絶縁基板４１上に一緒に配設された３個のＣＣ
Ｄイメージセンサチップ４２ａ〜４２ｃとから構成され
ている。各イメージセンサチップ４２ａ〜４２ｃは。

画像を走査して電気信号に変換する複数の受光素子（図
示せず）から構成されている。

さて、第１図はこの発明の一実施例による画像読取装置
の信号処理部を示すブロック図であり、この第１図にお
いて、６は各イメージセンサチップ４２ａ〜４２ｃごと
の特性に起因する第１の補正因子および各イメージセン
サチップ４２ａ〜４２ｃを構成する各受光素子の位置に
起因する第２の補正因子を記憶するＲＡＭ（記憶手段）
で、具体的には、センサ基板４からの検出データ（セン
サデータ）に基づいて予め算出された各補正因子が、第
２図に示したアドレスマツプに従って格納されている。

即ち、ＲＡＭアドレスの下位２バイトが０Ｏ−ＯＦであ
る番地には、各イメージセンサチップ４２ａ〜４２ｃご
との特性に起因する第１の補正因子が格納され、その他
の番地には、各イメージセンサチップ４２ａ〜４２ｃ内
の各受光素子の位置に起因する第２の補正因子が、セン
サ基板４からの検出データの順番と一致するように格納
されている。なお、第２図において、第１チツプ、第２
チツプは、イメージセンサチップ４２ａ、４２ｂに対応
するものとする。

また、７はＲＡＭ６のアドレスをカウントするアドレス
カウンタ、８はＲＡＭアドレスをデコードしてイネーブ
ル信号を後述するラッチ９ｂへ出力するデコーダ、９ａ
、９ｂはそれぞれＲＡＭ６から出力された第１および第
２の補正因子をラッチするラッチで、これらのアドレス
カウンタ７゜デコーダ８およびラッチ９ａ、９ｂから、
センサ基板４からの検出データ（センサデータ）のセン
サ基板４上における検出位置に対応した第１および第２
の補正因子をＲＡＭ６から読み出す読出手段が構成され
ている。ここで、クロックがアドレスカウンタ７および
ラッチ９ａに入力されるようになっており、アドレスカ
ランタフの出力は、ＲＡＭ６のアドレス入力とデコーダ
８とに入力される。

ＲＡＭ６の出力データはラッチ９ａ、９ｂへ入力される
とともに、各ラッチ９ａ、９ｂからの出力は、後述する
信号処理部１０ａ、１０ｂへ出力されるようになってい
る。

さらに、１０ａ、１０ｂはそれぞれ各ラッチ９ａ、９ｂ
からの出力（第１および第２の補正因子）に基づいて該
当検出データに補正を施す信号処理部である。

次に、本実施例の装置の動作について説明する。

センサ基板４からのセンサデータは、クロックに同期し
て入力されているが、第３図に示すように、各チップ４
２ａ〜４２ｃからのチップデータの間には無効データ期
間があり、その間隔を本実施例では例えば１６クロツク
分であるとする。ＲＡＭデータとセンサデータとの時間
関係は、第３図に示すように、各チップ４２ａ〜４２ｃ
の特性に起因する第１の補正因子の読出期間が前記無効
データ期間に収まるようにするとともに、各チップ４２
ａ〜４２ｃ内の各受光素子の位置に起因する第２の補正
因子が、センサデータの有効期間内に読み出される。

このようにして読み出された第１チツプ（チップ４２ａ
）についてのＲＡＭデータとセンサデータとが入力され
、デコーダ８が、ＲＡＭアドレスの下位２バイトが００
〜ＯＦの間にイネーブル信号をクロックに同期させてラ
ッチ９ｂへ出力するようにすれば、ラッチ９ａには第１
の補正因子がラッチされるとともに、ラッチ９ｂには第
２の補正因子がラッチされる。

そして、各ラッチ９ａ、９ｂから各補正因子を信号処理
部１０ａ、ｌｏｂへ出力することで、各信号処理部１０
ａ、ｌｏｂにおいては、センサデータに対し、その検出
位置に対応して、イメージセンサチップ４２ａの特性と
、各受光素子の位置とについての補正が施される。従っ
て、そのセンサデータが得られた受光素子の位置および
チップ特性に関して最適化されたデータが出力される。

以下同様に、アドレスカウンタ７によるカウントがカウ
ントアツプし、第１チツプ（チップ４２ａ）のデータ読
呂が終了すると、デコーダ８が動作し、第２チツプ（チ
ップ４２ｂ）についての第１および第２の補正因子に関
するデータが、ＲＡＭ６からそれぞれラッチ９ａ、９ｂ
にラッチされて、センサデータの補正が信号処理部１０
ａ、１０ｂにおいて行なわれる。

このようにして、受光素子の位置およびチップ特性に関
して最適化されたデータが出力されるので、ノイズ（読
取誤差）が軽減されるのである。これを式で表わせば、Ｓ、＝　ｆ　、、（Ｓｉ）となる。ここで、Ｓｌは入力センサデータ、ｓｏは出力
データ、ｆ、はｎ番目のチップのｍ番目の受光素子の信
号処理関数である。この信号処理関数ｆゎ、は受光素子
により異なるので、細かい最適化がなされ、ノイズ軽減
に寄与する。また、シングルチップ型のハードウェア構
成で、マルチチップ型の信号処理を行なうことができる
。

なお、上記実施例では、補正因子を記憶する記憶手段と
してＲＡＭ６を用いているが、ＲＯＭ等の他の記憶手段
を用いてもよい。

また、上記実施例では、マルチチップ型センサの信号処
理に本発明を適用した場合について説明したが、同様の
性質を有する素子を繋ぎ合わせて大きな素子を作成した
デバイスであれば、本発明は同様に適用され、上記実施
例と同様の効果を奏する。

［発明の効果］以上のように、この発明によれば、センサ本体からの検
出データに対して、記憶手段、読出手段および信号処理
手段により、各チップの特性および各チップ内の受光素
子の位置についての補正を施すことができるように構成
したので、ハードウェアの規模を大きくすることなく、
マルチチップ型センサの構造に起因する読取誤差を大幅
に軽減できる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例による画像読取装置の信号
処理部を示すブロック図、第２図は本実施例におけるＲ
ＡＭのアドレスマツプを示す図。第３図はＲＡＭデータとセンサデータとの時間関係を示
すタイミングチャート、第４図は一般的な画像読取装置
を示す構成図、第５図はセンサ本体の構成を示す平面図
である。図において、１−原稿、４−センサ基板（センサ本体）
、４２　ａ　〜４２　ｃ−ＣＣＤイメージセンサチップ
、６−ＲＡ　Ｍ　（記憶手段）、７−アドレスカウンタ
、８−デコーダ、９ａ、９ｂ−ラッチ、１０ａ、１０ｂ
−一信号処理部。なお１図中、同一の符号は同一、又は相当部分を示して
いる。第２図

Claims

【特許請求の範囲】

原稿上の画像を読み取るためのセンサ本体が、前記画像
を走査して電気信号に変換する複数の受光素子からなる
イメージセンサチップを、複数個配列して構成されてい
る画像読取装置において、前記の各イメージセンサチッ
プごとの特性に起因する第１の補正因子および前記の各
イメージセンサチップを構成する各受光素子の位置に起
因する第２の補正因子を記憶する記憶手段と、前記セン
サ本体からの検出データの該センサ本体上における検出
位置に対応した前記第１および第２の補正因子を前記記
憶手段から読み出す読出手段と、該読出手段にて読み出
された前記第１および第２の補正因子に基づいて該当検
出データに補正を施す信号処理手段とがそなえられてい
ることを特徴とする画像読取装置。