JPS62188553A - 弾力性のある画像の獲得および処理用の装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、光信号を電気信号に変換する電気光学トラン
スノユーサ；アナログレベルビデオ信号増幅処理段；画
像を表わすデジタル出力信号全供給スるマルチレベルア
ナログ／デジタル変換器；デジタルビデオ信号２次元コ
ンゴリュージョン段；及び画像収集処理装置の動作段階
を制御し、従って、さらに複雑なアルゴリズムに基づく
後続する「高レベル」処理モノー−ルを含む画像処理装
置に採用するのに適する制御手段とを有する弾力性のあ
る画像の獲得および処理用の装置に関する。

［従来技術、および発明が解決しようとする問題点］近
年、光学的文書／図形読取りを含む数多くの用途、特に
、マイクロフィルムからの画像獲得、郵便物分類用自動
読取り装置、書類からの画像獲得等の用途において画像
処理装置はビデオ再生と自動文字識別の両面で重大な役
割を演じている。

上述の用途は全て特に厳しい要求′に課すものである（
たとえば、マイクロフィルムからの画像獲得の場合、関
連する物体が極小サイズであること、フィルムの傷及び
ほこりが障害となり、郵便物分類のための画像獲得の場
合には、取扱うべき種々の品目に大きな相違のあること
が障害となる）。

従って、そのような用途に適用される画像獲得および処
理装置の開発にあたっては、画像獲得装置と、第１の「
低レベル」処理モノニール、すなわち、比較的簡単なア
ルゴリズムに基づいているが大量のデータを処理するモ
ジュールの双方について、品質、特殊化及び処理速度に
関する性能をより一層向上することが求められている。

本発明の目的は、上述のような種類ではあるが、種々の
稽類の電気光学トランスジューサに適合可能なモジー−
ラ構成；画像獲得プロセスの間に、電子的に再生される
画像の最終品質が補償されないままであれば後続する処
理を害すると考えられる多数の雑音源による影響を受け
ないように確保するための収集装置誤差の自動補償；特
に精密な拡大率が要求される状況及び／又は画像集束が
困難である条件の下では共にかなり骨の折れる手順であ
る画像獲得装置の自動化されたインストレージ諺ン及び
ｒパッギング；及び組込み自己診断機能などのいくつか
の改善された性能上の特徴を有すると共に、第１の低レ
ベル処理モジー−ルにおいて、広範囲にわたる用途に適
用できるプログラム可能なモジューラ構造によ・す、一
般に使用されるクラスのアルゴリズムをリアルタイムで
利用することを可能にしたフレ弾力性のある画像の獲得
および処理用の装置を提供することである。

本発明による装置のその他の目的及び利点は以下の説明
の中に明示されるであろう。

［問題点を解決するための手段］ この目的を考慮して、本発明によれば、画像を表わすデ
ジタル出力信号を供給する補償及びデジタル変換手段に
対してアナログ出力信号を供給する光検出器手段；該光
検出器手段の走査動作を制御するタイミング手段；画像
を戎わすデータの２次元”ンｓｌＪニージョンを実行す
るコンボリューション手段；及び画像獲得および処理装
置の動作段階を制御する制御手段を有する弾力性のある
画像の獲得おび処理用の装置であって、該制御手段は、
暗条件の下で該光検出器手段の個々の光電素子に関して
アナログ出力信号を所定の値に標準化するための第１の
補償値を計算すると共に１画像を規定するシーンの通常
の照明条件の下で該光検出器手段の個々の光電素子に関
して出力信号を標準化するための第２の補償値を計算す
る処理装置を具備し、該第１及び第２の補償値は該制御
手段の不揮発性記憶装置に記憶され；該制御手段は、さ
らに、該コンボリューション手段により採用される演算
係数を選択し且つ変更するように構成されることを特徴
とするフレ弾力性のある画像の獲得および処理用の装置
が提供される。

［実施例］ 以下、添付の図面を参照して本発明の詳細な説明する。

第１図において点線８及び９は、それぞれ、本発明の装
置による画像収集装置と複数の画像処理装置を示し、こ
れらの各装置は制御ブロック１３により制御される。１
０は、制御ブロック１３により信号線１２を介して制御
される照明装置１１によって照明される画像が収集され
る物体の平面である。光学集束要素１４を介して画像は
光検出器ブロック１５上に形成される。以下に第２図を
参照してさらに詳細に説明するように、光検出器ブロッ
ク１５は感光セルの１次元又は２次元マトリクスから構
成される電気光学トランスジューサ１６、及び処理用電
子回路フレームから離れた光検出器ブロック１５の遠隔
動作を可能にするいくつかの信号調整回路を含む。制御
ブロック１３は、画像の必要な拡大及び最適の集束状態
を得るように、光学集束要素１４と光検出器ブロック１
５の電気光学トランスジューサ１６の双方の位置を調整
するために信号線１７ｆｔ介して位置決めブロック１ｓ
を制御する。光検出器ブロック１５の出力は信号線２０
を介して処理及びアナログ／デジタル変換器ブロック２
１に送られる。この処理及びアナログ／デジタル変換器
ブロック２１はビデオ信号を電気的に調整し、以下にさ
らに詳細に説明するような補償成分を導入し、ビデオ信
号のマルチレベルデジタル変換を実行して、獲得画像を
表わすデジタル信号を出力信号線２２を介して供給する
と共に、画像同期信号を出力信号線２３を介して供給す
る。このブロック２１はさらにデータ線２６を介して制
御ブロック１３とデータを交換し、制御ブロックから命
令線２５を介して命令を受取り、制御ブロック１３と共
に、光検出器ブロック１５上の画像を走査する複数のタ
イミングモソ、−ルを含むプログラム可能なタイミング
ブロック２７からアドレス線２４を介してアドレスを受
取る。タイミングブロック２７は信号線２８を介して光
検出器ブロックに接続されており、そのタイミングモジ
ュールはさらにアドレス線２４によりアドレスを時限走
査する。制御ブロック１３、処理及びアナログ／デジタ
ル変換器ブロック２１及びタイミングブロック２７は主
信号線３１を介して通信する。

画像獲得装置の処理速度を増すために、光検出器ブロッ
ク１５の出力端子を複数の処理及びアナログ／デジタル
変換器ブロック２１に接続しても良い。平面１０におい
て取出されるべき物体の機械的送り速度を制御する外部
ブロック３３に接続される信号線３２により、タイミン
グブロック２７のタイミング動作を制御しても良い。タ
イミングブロック２７は、以下にさらに詳細に説明する
ように、制御ブロック１３から制御信号線３４゜３５．
３７ｉ介して制御信号をさらに受信する。

各出力信号線群２２はそれぞれ対応する画像処理装置ｉ
９の処理部分の入力端子に接続する。画像処理装置９は
、制御ブロック１３のそれぞれの制御信号線により制御
される以下にさらに詳細に説明するブロック１０１，１
０３．１０５．１０６及び１０７をカスケード接続形態
で含み、制御ブロック１３からの制御信号線は共通の制
御信号線２３０と別個の制御信号線１７４により示され
る。

制御ブロック１３は装置の知能部分であり、収集及び処
理手順全体を監視するマイクロプロセッサから構成され
る。さらに詳細にいえば、制御ブロック１３は、 所定のタスクに対する画像獲得装置８の初期設定及び構
成； 処理及びアナログ／デジタル変換器ブロック２１に関す
る誤差補償・々ラメータの計算及び不揮発性記憶装置へ
の記憶； 光学拡大率の計算、画像集束状態の検査、続いて光学集
束要素（レンズ）１４及び光検出器】５の位置を修正す
るパラメータの位置決めブロック１８の制御を介する供
給： 信号線３６を介する外部プロセッサとの通信の制御； 照明装置１１の制御： 装置モジー−ル及び接続点の診断； 光電セル、マイクロスイッチ等により供給される外部信
号からのビデオデータ収集実行；ブロック１０５に関す
る個別的にプログラム可能な係数から成る２次元マトリ
クスを介する画像データコンデルーシ、ンｆｔｔｌ［ｌ
：及びブロック１０１及びｌ０６を介する画像データへ
のスカラ関数の適用、及び様々な画像処理段階における
動作ブロック１０１．１０３，１０６及び１０７の制御 等の機能を実行する。

第２図に示されるように、光検出器ブロック１５は本発
明による装置の画像獲得装置にある適用用途ごとに形態
を変える唯一のブロックであるが、一度にいくつかの用
途に対応できるように十分に汎用性をもつ構成となって
いる。電気光学トランスジューサ１６は、Ｋ（この実施
例では４）個のセグメントに分割されたＮ（例えば１０
２４）個の素子を有する自己走査光電素子の線形マトリ
クスから構成される。電気光学トランスジューサ１６は
光エネルギーを電気信号に変換し、電気信号は４つのセ
グメントの４本の出力信号線２０に順次供給される。電
気光学トランスノー−サ１６の直接出力は、通常、採用
される技術の種類（ＭＯＳ　、　ＣＣＤ　、　ＣＩＤ等
）により特徴づけられるので、出力信号線２０は、電気
光学トランスジューサ１６の光電素子ごとにサンプリン
グ周期の大半の時間にわ之り接地式れ、安定化された、
すなわち過渡のない電圧を提供する出力を発生するアダ
プタ段３８を具備する。光検出器ブロック１５の出力信
号線２０の信号はこのように標準化されるため、光検出
器の種類には全く影響されずに後続する処理及びアナロ
グ／デジタル変換器ブロック２１で使用することができ
る。ＣＯＤ電気光学トランスジューサ１６．０場合、通
常、ビデオ出力信号は相当に高い連続成分に重畳される
ので、直接処理は困難である。この場合のアダプタ段３
８は交番信号成分を取出し、その連続成分をさらに適切
なレイルに回復させる回路から構成される。ＭＯ８Ｏ８
電気光学トランスジー１６の場合は、ビデオ信号はスイ
ッチング端の傾きが非常に急である一連のパルスから構
成され、それに続いて指数減衰が現われる。この場合の
アダプタ段３８は、入力ノイルスが消失したときにサン
プリング周期の後半で一定の波形を発生するよりに、パ
ルスを周期的に積分する。

光検出器ブロック１５は信号線２８と、差動受信ブロッ
ク３９及びレベル変換ブロック４０の直列接続とを介し
て画像走査段階制御信号を受信する。これら２つのブロ
ック３９及び４０は、タイミングブロック２７からタイ
ミング信号を受信する機能と電圧レベルを電気光学トラ
ンスジ、−サ１６により要求されるレベルに変換する機
能をそれぞれ有する。タイミングブロック２７によるタ
イミング信号の差動送信には、光検出器ブロック１５と
タイミングブロック２７との離間距離にかかわらず光検
出器ブロック１５の高周波動作が確保され、従って、外
部妨害からの保護が相当の程度まで確保されるという利
点がある。従って、レベル変換ブロック４０は、高い容
量性負荷をパイロットすることができるきわめて高振幅
の波形を発生する（電気光学トランスジューサ１６によ
っては１５〜２０Ｖｐｐ’？要求するものもある）。電
気光学トランスソー−サ１６の動作電圧及び必要なバイ
アス電圧は給電ブロック４１により供給される。

前述のように、プログラム可能なタイミングブロック２
７は様々な種類の光検出器ブロック１５を制御すること
ができ、光検出器ブロックの動作モードはタイミングブ
ロック２７を適切にプログラムすることにより変更され
ればよい。タイミングブロック２７は画像走査周波数を
発生し、３つの別個のクロック４３．４４．４５から成
る第１のブロック４２を含む。第１のクロックはクォー
ツベースドクロックであり、従って、精度と安定性は共
に高い。第２のクロックは可変周波数クロックであるの
で、種々の動作条件に適応することができる。第３のク
ロックは外部同期素子、この場合は、物体を搬送するこ
とにより相対的画像の形成を調整する外部ブロック３３
に接続でれる信号線３２に接続される。スイッチ４６は
クロック４３．４４．４５の中から所定の用途に最も良
く適するものを選択する。選択されたクロックからのク
ロック信号は周期的デノタルカウントブロック４７に送
られ、このブロックのカウント周期は電気光学トランス
ジューサ１６の光電素子の個数によって決定される。デ
ジタルカウントグロック４７は、実際には前記クロック
信号を発生するブロック４９からのリセット信号４８を
受信する。

リセット信号４８は電気光学トランスジューサ１６の光
電素子を制御する信号の波形をＲＡＭ記憶装置に記憶す
ることにより形成される。ＲＡＭ記憶装置への書込みは
、装置がオンされたとき、制御ブロック１３からの制御
信号線群３５を介して実行される。

従って、このＲＡＭ記憶装置の内容は電気光学トランス
ゾューサ１６ごとに独自のものであり、デジタルカウン
トブロック４７によりアドレスされる各走査サイクルの
終了時に、ＲＡＭ記憶装置の特定のセルがデジタルカウ
ントブロック４７に対するリセット信号４８を決定する
。データをブロック４９に永久的に記憶する必要が生じ
た場合はＦＲＯＭ記憶装置を使用すれば良い。その場合
、装置がオンされるたびに実行される書込み手順は不要
になる。ブロック４９からの走査信号は、ＴＴＬ論理か
らの信号を差動レベルに変換する差動送信ブロック５０
を介して信号線２８に送られるので、それらの走査制御
信号を比較的遠い距ｉｔで送信することができる。第１
のブロック４２からの時限走査信号は、アドレス線２４
により決定きれるアドレスのタイミングを選択するブロ
ック５１にも送られ、これにより、データ獲得位相が調
整される。制御信号線３７を介して制御ブロック１３に
より制御されるこのブロック５１は、制御ブロック１３
のプログラムにより発生される別のアドレスクロック信
号を制御信号線３４を介してさらに受信する。このよう
に、ブロック５１は制御ブロック１３のマイクロプロセ
ッサに通常はビデオ周波数で動作している装置の各部分
を異なる周波数でアクセス嘔せるもので、リアルタイム
アクセスは不可能となる。ブロック５１の出力はプログ
ラム可能な遅延ブロック５２に送られる。遅延ブロック
５２は、アドレス線２４の信号に対して、ビデオ信号及
び処理及びアナログ／デジタル変換器ブロック２１の相
対処理電子回路で、信号線２８の走査制御信号に関する
遅延を回復させる。

遅延ブロック５２は非常に高い走査周波数を要する用途
においてはきわめて重要であり、その場合、様々なブロ
ックの遅延は問題にならなくなる。遅延ブロック５２の
出力は、アドレス線２４にアドレス信号を発生するカウ
ンタから成るブロック５３に送られる。アドレス信号は
、以下にさらに詳細に説明するように、処理及びアナロ
グ／デジタル変換器ブロック２１と制御ブロック１３の
双方に供給される。

第３図に詳細に説明するように、処理及びアナログ／デ
ジタル変換器ブロック２１は光検出器ブロック１５から
信号線２０を介してアナログ形態のビデオ信号を受信す
る。それらのビデオ信号は、ビデオ信号に適合する入力
段を形成する装置利得信号増幅器がら構成されるそれぞ
れの入力段５４（ＢＵＦＦＥＢ　）　を介して、アナロ
グスキャナ５５に送られる。このアナログスキャナは命
令線２５からの命令により制御され、たとえば、高周波
数では使用されない並列出力眠気光学トランスジューサ
１６の場合に装置構成を最適にするために、入力される
ビデオ信号を出力信号線５６に切替える。

出力信号線５６は、電気光学トランスゾューサ１６の光
電素子ごとに出力値を暗条件の下の零に標準化するため
の第１の補償値６１をデジタル／アナログ変換ブロック
５８から受取る加算及び増幅ブロック５７に接続される
。デジタル信号は、前記第１の補償値を記憶するＲＡＭ
記憶装置ブロック６２からデジタル／アナログ変換ブロ
ック５８に送られる。データ線２６に接続され、アドレ
ス線２４及び命令線２５からのアドレスを受取るこのＲ
ＡＭ記憶装置ブロック６２は、装置がオンきれる九びに
制御ブロック１３によりロードされ、電気光学トランス
ジューサ１６の個々の光電素子を個別的に補償するのに
十分な容量を有する。

加算及び増幅ブロック５７の出力は、従来のフラッジ、
　（ＦＬＡＳＨ）形、すなわち、上流側のサンプリング
及び記憶段が不要となるように十分に短い変換時間を有
するアナログ／デジタル変換ブロック６３を介して乗算
ブロック６４の第１の入力端子に送られる。乗算ブロッ
ク６４は電気光学トランスジ、−サ１６の個々の光電素
子の応答をその感光度を標準化するように利得修正する
。この乗算ブロック６４の他方の入力端子は電気光学ト
ランスジー−サ１６の個々の光電素子の利得を補償する
ための第２の補償値６６を受取る。それらの補償値は、
データ線２６にも接続され、またアドレス線２４及び命
令線２５からアドレスを受信し、装置がオンされるたび
に制御ブロック１３によりロードされるＲＡＭ記憶装置
ブロック６５により供給される。乗算ブロック６４の代
わりに、ルックアップテーブルとして使用されるＲＡＭ
又はＲＯＭ記憶装置ブロックを設けても良い。乗算ブロ
ック６４の出力端子は出力信号線２２を介して画像を表
わすデジタルビデオ出力信号を供給し、それらの信号は
ＲＡＭ記憶装置ブロック６７にも供給される。このＲＡ
Ｍ記憶装置ブロック６７はデータ線２６、アドレス線２
４及び命令線２５にも接続され、ビデオ周波数で獲得さ
れたデータに対するデフアートアクセスのために制御ブ
ロック１３のマイクロプロセッサにより遷移記憶装置と
して使用される。

第４図に詳細に示されるように、制御ブロック１３は、
従来の通りに多重内部アドレス線７１を介してＲＡＭ記
憶装置ブロック７２及びＥＰＲＯＭ記憶装置ブロック７
３に接続される中央処理装置７０を含む。従って、中央
処理装置７０は多重内部データ線７４を介して記憶装置
ブロック７２及び７３；プログラム可能なタイミングブ
ロック７５；外部プロセッサに信号線３６を介して接続
可能である外部インタフェースブロック７７に接続され
る直列インタフェースブロック７６；及びビデオ信号獲
得ブロック及びビデオ信号処理ブロックへのアクセスを
可能にする並列入出カブロック７８に接続される。特に
、この並列入出カブロック７８＆′ｉ、マイクロプログ
ラム可能装（！ｉ′５ｒ構成するブロック７９、及び不
揮発性記憶装置から構成されるブロック８０に接続され
るデータ線２６に接続されている。ブロック７９はビデ
オ周波数制御信号を発生する外部命令線２５及び２３０
に接続される。詳細にいえば、命令線２３０は、詳細な
接続構成を以下に第９図、第１０図、第１１図及び第１
０図を参照してそれぞれ説明するブロック１０１．１０
３，１０５及び１０６に関する様々な制御信号線を構成
する。フレキシビリティを増すために、マイクロプログ
ラム記憶装置はマイクロプロセッサによりアクセス可能
な読出し／を込み形である。すなわち、動作段階にあっ
てもプログラムの変更は可能である。アドレス線２４か
らアト°レスを受取る不揮発性記憶装置ブロック８０は
、読出しと書込みの双方に関してマイクロプロセッサに
よりアクセス可能であり、通常、電気光学トランスソー
−サ１６０個々の光電素子に関する補償値とその他の設
定）母うメータを記憶している。並列入出カブロック７
８は照明装置１１を制御する信号線１２；画像の拡大率
及び集束状態を調整する位置決めブロック１８を制御す
る信号線１７；選択ブロック５１に接続する制御信号線
３４及び３７；記憶装置ブロック４９に接続する制御信
号線３５；対話式の用途の場合に診断メツセージ及びオ
ペレータ報告を表示する局所英数字表示ブロック８２に
接続する信号線８１：及びブロック１０７に対する制御
信号全発生する制御信号線１７４に接続するブロック８
３に至る信号線に接続される。本発明による装置の画像
獲得装置８は設置時の初期設定全全自動で実行すると共
に、装置がオンされたときの動作も完全に自動的である
。

第１の段階である初期設定段階において、制御ブロック
１３の中央処理装置７０は制御ブロック１３、処理及び
アナログ／デジタル変換器ブロック２１及びプログラム
可能なタイミングブロック２７の記憶装置、及び種々の
通信線を自動的に試験し、故障が検出され念場合はそれ
を第４レータに通知する。次に、中央処理装置７０は電
気光学トランスノユーサ１６と走査すべき物体の平面１
０との距離を計算し、画像の最適の集束状態全確保する
ために光学集束要素１４と電気光学トランスジー−サ１
６との相互位置決め全実行する。

電気光学トランスノー−サ１６と物体平面１０との距離
ＣＤ、０）は中央処理装置７０ｔＣより次の式に従って
計算される。

Ｄ２゜＝２Ｆ＋ＦＩ＋ＦＩＩ＋Ｄ、。

式中、 Ｆ＝光学集束要素１４の焦点距離； Ｄ９．＝光学集束要素１４の主要平面の離間距離（負の
値であってもよい）；及び ■＝電気光学トランスノユーサ１６の高さと走査ゾーン
の高さとの比に等しい選択された拡大率。

距離Ｄ２゜の計算後、中央処理装置７０は位置決めブロ
ック１８を介して、電気光学トランスジ。

−サ１６の正しい位置決めを制御し、次に焦点調節の準
備を行なう。これは、物体平面１０にあり、たとえば、
走査ゾーンの大部分にわたって延びる既知の大きさを有
し、等間隔で離間する複数本の水平方向の線から構成さ
れる基準マークを使用して実行される。採用される原ｑ
は中央処理装置７０による黒白及び白黒遷移の解析であ
り、画像が非合焦状態にある場合、遷移は多数の光電素
子を含むものとなる。これに対し、最適の集束状態は、
初期遷移レベルと最終遷移レベルとの中間のグレイレベ
ルを有する光電素子の数が最小でめるときに得られる。

この実施例の場合、中央処理装！７０はＲＡＭ記憶装置
ブロック６７からのデータを使用して、全ての遷移に沿
って中間レベルにある光電素子の数を加算することによ
り照準画像を解析する。この数を得喪後、中央処理装置
７０は光学集束要素１４の位置をわずかに調整するよう
に位置決めブロック１８を動作させ、次にさらにカウン
トを実行する。このプロセスを数回繰返すことにより、
中間グレイレベルの光電素子の数が最小になる状態、従
って最適の集束状態に対応する光学集束要素１４の位置
が決定される。これにより、他の方法では手動操作で決
定するのが困難でおると思われる画像の最良の平均焦点
が得られる。しかしながら、本発明による装置の画像獲
得装置８においては、遷移解析全所定の画像ゾーンに限
定するだけの操作により、それらの特定のゾーンの特定
集束を実行しても良い。照準線の間隔はわかっているの
で、動作の終了時に必要に応じて再度の位置変更を実施
することにより拡大率を検査しても良い（当然のことな
がら、距離Ｄ２゜を変更した場合には焦束手順を繰返さ
なければならない。）この時点で、装置は画像獲得装置
８の誤差補償値を決定し、誤差は電気光学トランスジ。

−サ１６の個々の光電素子に関して個別的に決定される
２つの補償成分により修正される。その一方の補償成分
はオフセット電圧（アナログ処理段を通して）及び暗状
態光検出器信号を補償するための加算形であり、他方は
、光検出器の応答、照明及び光学集束要素１４による光
エネルギーの不規則さを修正するための乗算形のもので
ある。この補償手順の基本動作は次の通りである。制御
ブロック１３の中央処理装置７０は全ての光電素子に対
して１の利得補償定数を設定しく第３図のＲＡＭ記憶装
置ブロック６５）、暗条件の下゛で画像の収集動作に進
む。

第３図に関していえば、各信号線２０からの信号はＲＡ
Ｍ記憶装置ブロック６７を介して解析され、制御ブロッ
ク１３は個々の光電素子の応答を標準化し且つリセット
することができる定数を計算する。計算された補償定数
は次にＲＡＭ記憶装置ブロック６２の個々のセルにロー
ドされる。この時点で、中央処理装置７０は通常の照明
条件の下での均一な反射率（又は透過率）を有する物体
の画像収集を実行する。各信号線２０（第３図）からの
信号は解析され、個々の光電素子の応答を標準化するこ
とができる定数が計算される。この計算は、たとえば、
光電素子の応答の平均値を計算し、それぞれの素子につ
いて、その応答を正確にこの平均値に戻す乗算係数を導
入することにより実行されても良い。次に、中央処理装
置７０は前記補償定数のＲＡＭ記憶装置ブロック６５（
第３図）への記憶を制御し、セツティングを再検査する
。結果が否であれば上述の手順が繰返されるが、動作は
先のサイクルで計算された補償値から開始される。

セツティング完了後、中央処理装置７０は補償データを
不揮発性記憶装置ブロック８０に入力する。

この時点で、通常の画像収集段階を開始してよいが、そ
れにより、タイミングブロック２７は信号線２８を介し
て電気光学トランスジューサ１６の個々の光電素子に関
する走査シーケンス信号を供給し、従って、処理及びア
ナログ／デジタル変換器２１のＲＡＭ記憶装置ブロック
６２及び６５を介して遅延ブロック５２により都合良く
遅延されたアドレス線２４の信号は、個々の光電素子に
関して加算及び増幅ブロック５７において加算された第
１の補償値６１と、個々の光電素子に関して乗算ブロッ
ク６４の利得を制御する第２の補償値６６とを供給し、
これにより、出力信号線２２のビデオ信号の適切な補償
が得られる。本発明による装置の画像獲得装置８がオン
される念びに、中央処理装置７０は制御ブロック１３、
処理及びアナログ／デジタル変換器ブロック２１及びプ
ログラム可能なタイミングブロック２７の記憶装置を試
験し、不揮発生記憶装置ブロック８０のデータが所定の
検査コードに適合するか否かを検査し、次に、処理及び
アナログ／デジタル変換器ブロック２１のＲＡＭＦ憶装
置ブロック６２及び６５と可能であればＲＡＭ記憶装置
ブロック４９のセルに補償値データをロードする。その
後、画像獲得装置は前述のように画像を獲得する動作が
可能な準備完了状態となる。

第１図に戻って説明すると、本発明の装置の画像処理装
置９は、未処理画像の個々の強さ値全表ワシ、プログラ
ム可能なスカラ関数ｆを出力信号線２２の入力データＩ
（ｘｅｙ）に印加する第１のブロック１０１を含み、こ
の印加により、次のような変換値が得られる。

Ｄ　（ｘ　ｓ　ｙ　）　＝　’　ＣＩ　（ｘ　、ｙ　）
　）第１のブロック１０１におけるこの変換には、デー
タ有効度閾値の導入、所定の入力値範囲の拡大又は縮小
、ポジ／ネが画像変換及びネが／ポジ画像変換などの数
多くの可能性がある。第１のブロック１０１からの出力
信号１０２は入力データ処理ブロック１０３へ送られる
が、この処理ブロック１０３は、第１のブロック１０１
に送られるビデオデータ同期信号を出力信号９２３ｆｔ
：介してさらに受信する。入力データ処理ブロック１０
３の出力は画像処理装置９の中核を成すブロック１０５
に送られる。このブロック１０５は下記のような出力値
を提供するために、個別的にプログラム可能な重みから
成る２次元マトリクスを介して画像のコンダリューショ
ンフィルタ処理を実行スる。

式中、 Ｗは係数マトリクス； ２Ｌ＋１．２Ｈ＋ＩＵ係数マトリクスの寸法である。

コンゴリーーシオンプロック１０５は収縮構造を示し、
すなわち、その構造自体を介してデータを同時に計算し
且つ供給するための処理セルから成るネットワークの形
態をとる。コンビリー−ジョンブロック１０５の出力は
、コンケリューションの結果にスカラ関数ｇｋ加える処
理ブロック１０６に送られ、こ九により次の変換値が得
られる。

Ｑ（ｘ　、ｙ）＝ｇ（Ｒ（ｘ、ｙ）） 処理ブロック１０６の出力は、次に、画像処理装置の出
力インターフェース１１成するブロック１０７に送られ
る。前述のように、ブロックｉｏｔ、１０３゜１０５．
１０６及び１０７の全ては全体とじて２３０で示される
信号線を介して制御ブロック１３により以下にさらに詳
細に説明するように制御される。本発明による装置の画
像処理装置９により実行される動作の中で、コンゲリュ
ーシ□ンブロック１０５において計算されるコンボリュ
ーションは、入力データの周波数がきわめて高く且つ個
々の画素に関して要求される動作の数が多いために高度
の並列構造が必要とされることから、ハードウェア実現
に関して最も重要である。従って、前述のように収縮構
造を示すコンゴルージョンブロック１０５はきわめて大
きな計算容量を提供すると同時に、その構造を介するデ
ータの流れを最適化する。以下に１らに詳細に説明する
第８図の基本計算セルＮは乗箕器−アキー÷レータ群に
基づいており、１つの画素に対して完全な計算を実行す
る。入力データ及び出力データの流れを簡単にする念め
、個々の計算セルＮの構造は、第５図及び第６図に示さ
れるように、マトリクスのｙ軸寸法ヲＮ、としたとき、
２つの隣接する画素のデータマトリクスは（Ｎｙ−１）
本のは帯線を共有するという事実を展開させたものであ
る。計算の開始を１サイクルだけオフセットすると、２
つの隣接するセルの乗算器は（Ｎｙ−１）本の信号線に
関して同じデータについて（明らかに異なる係数をもっ
て）動作する。さらに、最終結果もオフセットされ、す
なわち、前記データは１本の信号線に経路指定される。

データ線は双方の乗算器により共有されないので、各セ
ルは実際のデータ線に関連するが、その本数はアーキテ
クチャの範囲によって決定される。

関連する動作原理の１例を挙げると、８７図に示される
ような３×９個の画素の２次元コン？リューシ、ンの計
算について考えてみる。これは、画像データマトリクス
から取出されたＮ及びＮ＋１画素（ピクセル）に対する
データ領域を示す。図示されるように、計算はｙ軸に沿
って実行され、各データ列の終了時にＸ軸方向へ順次シ
フトされる。第７図は、データ（第７図（ａ））及び係
数（第７図（ｂ））がＮ及びＮ＋１画素計算セルの乗算
器入力端子に送られるべきシーケンスをも指示している
。

Ｎピクセルの場合： データ　Ｄｌｏｏ　＊　Ｉ＞ｔｏｔ　　ｌ　”’Ｉ）ｔ
ｏｓ　　ｌ　Ｄ２００　＋　”°Ｄ２０ＢＩＤ　３ｏｏ
　　ｌ−Ｄ　ｓｏｎ 係数Ｗ６　、ｗ、　ｌ　＋Ｊ、　、ｗ、　Ｉ　、−ｗｔ
、　ｌ　Ｗｔｓ　＊°＝ｗ、、　　　　′ Ｎ＋１ピクセルの場合： データ　Ｄｌｏｌ　　＊　Ｉ）ｔｏ２ｅ　”’Ｄ１０Ｇ
　　＋　０２０１　　＋　Ｄ２０９　＋１）ｓｏｔ　Ｉ
　”’０３０１ 係数ＸＯ、Ｗｌ　、−ＷＢ　、Ｗｇ　、−・・ｗ１７．
ｗ、８゜・・・Ｗ、６ 上記の２つのデータシーケンスの相違点が３つのみであ
ることは明白であるので、計算の開始を１サイクルだけ
オフセットすることにより、双方の乗算器は２７サイク
ルのうち２４のサイクルに関して同じデータについて動
作することになり、係数シーケンスにも明らかに同じ原
理が適用される。第８図に示されるように、各基本計算
セルＮは、制御ブロック１３の命令線２００により制御
される選択ブロック１１１を含み、この選択ブロックは
第１のデータ入力線１１２（通常は先行する（Ｎ−１）
セルから出る）及び外部信号線からの第２のデータ入力
線１１３を有する。選択ブロック１１１の出力信号線１
１４は下流側のセルの連続する選択ブロック１１１に出
力データを供給する。選択ブロック１１１の出力は乗算
ブロック１１５の第１の入力端子にも供給され、乗算ブ
ロック１１５は、別の入力端子において、入力信号線１
１７及び出力信号線１１８を有するレジスタ１１６の出
力を受信し、カスケード形態で連続する基本計算セルＮ
に係数を供給すると同時に、各セル間に１サイクル分の
遅延を導入する。乗算ブロック１１５の出力は加算ブロ
ック１１９に供給され、加算ブロック１１９はその出力
を累算レジスタ１２０に供給する。累算レジスタの出力
信号線１２１の出力は加算ブロック１１９の他方の入力
端子に送られると共に、データマトリクス計算終了時に
、制御ブロック１３からの信号線２０１によりイネーブ
ルされるｒ−１ブロツク】９９を介して、全てのセルに
共通な出力信号線１２５へ流れる。上述のブロック１１
５，１１９，１２０及び１９９は組合されて主ブロック
１８５ｔ”形成する。

前記累算レジスタ１２０は、新しいデータマトリクスに
関してコンデリュージョン計算が開始されるたびにこの
累算レジスタ１２０の部分和をリセットする制御ブロッ
ク１３の命令線２０２により制御される。

第９図はコンデリュージョンブロック１０５の一実施例
を示す。コンビリー−ジョンブロック１０５は、カスケ
ード形態に接続される複数個の基本計算セルＮからそれ
ぞれ構成される２つのグループ１２２及び１２３を含む
。第９図にはＮ番目と（Ｎ＋１）番目のセルのみが詳細
に示されている。選択ブロック１１１の外部データ線１
１３は、信号線１２８を介して制御ブロック１３により
制御され且つ入力データ処理ブロック１０３の出力信号
線から出力を受信する選択ブロック１２７から出ている
。この選択ブロック１２７Ｆ′ｉコンざリュージョンブ
ロック１０５の内部のデータ線の本数を減少させるとい
う機能を有する。セルグループ１２２は第１のセルに関
してデータ入力線１３１と制御ブロック１３に接続され
る係数入力線１３２全有し、最後のセルから出るデータ
出力線１３３と係数出力線１３４を有する。セルグルー
プ１２３は第１のセルへの入力側にデータ入力線１３６
、及び信号線】３９を介して制御ブロック１３により制
御され且つ制御ブロック１３からの第１の信号線１４０
及び以下にさらに詳細に説明するように接続されれば良
い第２の信号線１４１を入力信号線として有する選択ブ
ロック１３８の出力信号線から構成チれる係数入力線１
３７を有する。セルグルー７’１２３は最後のセルから
出るデータ出力線１４３と係数出力線１４４を有する。

グルーｆ１２２及び１２３の２つの出力信号線１２５の
出力は、信号線１４７を介して制御ブロック１３により
制御され且つコンゴリュージョンブロック１０５の出力
データＲ（ｘ　ｒ　７　）？供給する算術演算装置１４
６の２つの入力端子に送られる。この算術演算装置１４
６はそれら２つの入力の絶対＠全都合良く加算、減算、
加算するか、又はいずれか一方の入力を選択すればよい
。

２つのグループ１２２及び１２３Ｖｉカスケード形態又
は並列形態で接続されればよい。カスケード接続の場合
、全てのセルは単一の係数マトリクスによって動作し、
グループ１２２のデータ出力線１３３はグループ１２３
のデータ入力線１３６に接続され、グルーｆ１２２の係
数出力線１３４は選択ブロック１３８の第２の信号線】
４１に接続され、この接続は点線により示されている。

選択ブロック１３８は第２の信号線１４１をその出力信
号線１３７に接続し、従って、算術演算装置１４６はそ
の出力としてグルーｆ１２２及び１２３からの入力のい
ずれか一方を選択する。

並列接続の場合には、グルーｆ１２２のデータ出力線１
３３及び係数出力線１３４からの点線で示されるような
接続はなく、選択ブロック１３８はその出力信号線１３
７を第１の信号線１４０に接続する。このように１グル
ープ１２２の各セルはグループ１２３の対応する部分と
同じデータについて動作、するが、信号線１３２及び１
４０を介して制御ブロック１３により決定される係数マ
トリクスはそれぞれ異なる。その後、部分結果は最終段
の算術演算装置１４６において組合わされる。

第８図の基本計算セルＮの構造、従って、セルグループ
１２２及び１２３の構造は、第１０図に示されるように
別のカスケード動作モジュール又は並列動作モノー−ル
を設けることによりさらに高レベルの拡張が可能になる
ように設計されている。第１０図において、グルーｆ１
２２’はグループ１２２に直列接続され、グループ１２
２のデータ出力線１３３及び係数出力線１３４ｉｄグル
ープ１２２′のデータ入力線１３１及び係数入力線１３
２にそれぞれ接続される。また、グループ１２３′はグ
ループ１２３にカスケード接続され、グループ１２３の
データ出力線１４３はグループ１２３′のデータ入力線
１３６に接続し、グルーｆ１２３の係数出力線１４４は
、信号線１３９”ｉ介して制御ブロック１３により制御
１４］−ｇれる選択ブロック１３８′の入力信号線１４
０に接続し、さらにはグループ１２３′の入力信号線を
形成する選択ブロック１３８′の出力信号線１３７に接
続する。それぞれカスケード接続される２つのグループ
１２２及び１２２’。

１２３及び１２３′の出力信号線１２５の出力は算術演
算装置１４６の２つの入力端子に送られる。

第１１図に関して説明すると、第１のブロック１０１は
、実質的には、入カデータ項Ｉ（ｘ、ｙ）によりアドレ
スされるＲＡＭ又はＲＯＭ　（ルックアップ）記憶装置
から構成され、その記憶内容は問屋となる特定の変換機
能全実行する。ＲＡＭ記憶装置の場合、ＲＡＭは制御ブ
ロック１３のデータ線１４８及び命令線１４９からそれ
ぞれデータと命令を受取り、ターンオンシーケンス中に
制御ブロック１３によりロードされる。このＲＡＭ記憶
装置から成るブロック１０１は、命令線１４９を介して
制御ブロック１３により選択可能ないくつかのパンクと
して構成されればよい。このように、実行される機能を
記憶装置の書換えの必要なく急速に切替えることができ
る。入力データ処理ブロック１０３は第１のブロック１
０１からの出力全受取る入力記憶装置ブロック１５１を
含み、処理動作に対して完全に非同期的にビデオデータ
を獲得できるように構成されている。この構成の主な利
点は不規則な周波数を有するビデオデータ源に適合する
こと又はバースト形式で利用できることにある。この入
力記憶装置ブロック１５１は、たとえば、２つのＲＡＭ
記憶装置から形成されればよく、それぞれのＲＡＭ記憶
装置は、制御ブロック１３からの制御信号線２１０を介
して、ロードされたとキ又はアンロードされたとき釦、
上流側の第１のブロック１０１又は下流側の処理部分に
よりそれぞれ利用可能な状態とされる。この入力記憶装
置ブロック１５１は選択ブロック１５３の第１の入力端
子に接続する第１の出力信号線１５２と別の画像処理装
置９の入力データ処理ブロック１０３′に接続される第
２の出力信号線１５４を有し、第２の出力信号線１５４
により、同一の画像の隣接する領域について動作する２
つの画像処理装置９の間で重複データを交換する。従っ
て、入力データ処理ブロック１０３′の出力信号線１５
５は、信号線２１２を介して制御ブロック１３により制
御され且つ第１のブロック１０１により収集されたデー
タ、すなわち画像の縁部に関連するデータを処理記憶装
置１５６に供給する選択ブロック１５３の他方の入力端
子に接続される。第１のブロック１０１に接続される入
力記憶装置ブロック１５１のＲＡＭ記憶装置に対するア
ドレスは、出力信号線２３の入力データ同期信号により
動作されるブロック１５７により発生される。このブロ
ック１５７は、入力データが厳密に順次配列となってい
ない場合、たとえば、１本のデータ線に選択的にデータ
が送られるように複数の並列走査セグメントに分割され
た画像センサの場合などにシーケンスを適正な順序に再
構成する。入力データ処理ブロック１０３の下流側処理
部分に接続される入力記憶装置でロック１５１のＲＡＭ
記憶装置はカウンタ１５８によりアドレスされる。カラ
／り１５８の増分は制御ブロック１３からの信号線２１
３によりイネーブルされ、カウンタ１５８はＲＡＭ＠理
記憶装置１５６ｔさらにアドレスする。このＲＡＭ処理
記憶装置１５６は入力記憶装置ブロック１０５のコンポ
リューシ、ンマトリクスの寸法の１つの最大広がりに等
しい幾つかのデータ列を記憶する。

制御ブロック１３からの信号線２１４により制御される
ＲＡＭ処理記憶装置１１５６は順次バッファモードで動
作する。すなわち、入力データの最新の列が最も古い列
と入替わる。ＲＡＭ処理記憶装置１５６の出力は、同様
に制御ブロック１３からの信号線２１５により制御され
且つ前記列を画像の実際の空間シーケンスに従って配列
し直すようにＲＡＭ処理記憶装置１５６に記憶されたデ
ータシーケンスをリセットするブロック１６１に送られ
る。

ブロック１６１により実行てれる再配列機能は、ＲＡＭ
処理記憶装置１５６のデータ記憶を制御する信号線２１
４に関する信号のコード化を利用して、信号線２１５に
よるアドレス検査を介して実行される。

ブロック１６１の出力は、制御ブロック１３からの信号
線２１６により制御される算術演算装置から構成される
ブロック１６２に送られる。このブロック１６２は、対
称形係数マスクを有するコン＆ｌＪ、−シ、ンブロック
１０５におけるコンダリ、−ジョンの場合に乗算の回数
を減少ばせるが、その場合、列の対応するデータの加算
が実行される。

そのような簡略化が許されない場合には、この算術演算
ブロック１６２はデータセレクタとして動作する。

ブロック１６２の出力は、コンゴリュージョンブロック
１０５の収縮処理セルが接続されるデータ線に関してバ
ックアップ記憶装置として動作するブロック１６３に送
られる。制御ブロック１３からの信号線２１７により制
御されるこのブロック１６３も、長さをプログラム可能
である遅延線を具備していて良い。ブロック１６３の出
力は、同様に制御ブロック１３からの信号線２１８によ
り制御され且つ記憶装置ブロック１６３からデータを取
出し、そのデータを出力データ線１６５において実行さ
れるべき動作の種類によって要求される順序に分類する
ブロック１６４に送られる。

出力データ線１６５は収縮処理ブロックであるコンゴリ
ュージョンブロック１０５のデータ入力部に、すなわち
第９図の選択ブロック１２７に接続される。制御信号線
２１８は実行されるべきコンボリューションの種類とサ
イズによって異なり、収縮処理マトリクスにより要求さ
れるデータ列供給のオフセット全実行するブロック】６
３の制御慣帯線２１７を調整する。

第１２図に示されるように、処理ブロック１０６の入力
は、制御ブロック１３からの信号線２２０により制御さ
れるブロック１６７に送られる。このブロック１６７は
、必要に応じて、元のデータからウィンドウを取出すこ
とにより（信号線２２０を介してこのウィンドウの最下
位データビットの位置及びビット数を決定することによ
り）又は対数関数などの信号圧縮関数を適用することに
より、コンざり−−シＢ／ブロック１０５の処理結果の
語長全短縮する機能を有する。このブロック１６７の出
力は、実質的に圧縮ブロック１６７の処理結果によりア
ドレスされ且つ問題となる特定の変換機能を実行するＲ
ＡＭ又はＲＯＭ記憶装同から構成されるブロック１６８
に送られる。ＲＡＭ記憶装置の場合、この記憶装置は制
御ブロック１３からのデータ線１７０及び命令線１７１
からそれぞれデータと命令を受取り、第１のブロック１
０１に関して先に説明した通り、ターンオンシーケンス
中に制御ブロック１３によりロードされる。ブロック１
６８のＲＡＭ記憶装置も、命令線１７１を介して制御ブ
ロック１３により選択可能であるいくつかのバンクとし
て構成されれば良い。ブロック１６８の出力は、制御ブ
ロック１３からの信号線２２２により制御され且つコン
ボリューションブロック１０５による処理に関連してデ
ータを外部へ非同期的に伝送するＦＩＦＯバッファ記憶
装置ブロック１７２に送られる。このブロック１７２の
一部は出力ブロック１０７に属している。出力ブロック
１０７は、ＦＩＦＯバッファ記憶装置ブロック１７２の
出力部分と同様に制御ブロック１３からの信号線１７４
により制御される複数のニーデーインターフェース制御
回路から成るブロック１７３をさらに含む。

本発明による弾力性のある画像の獲得および処理用の装
置の利点は以上の説明から明白であろう。

詳細にいえば、画像獲得装置８に関しては、装置誤差は
自動的に補償され、そのための補償値は、装置がオンさ
れるたびに、電気光学トランスジューサ１６、照明装置
１１及び光学集束要素１４の応答の不規則さ、並びに処
理ブロックにより導入される信号の電気レベルの変動な
どの様々な誤差源に対して自動的に修正係数を設定する
ように、不揮発性記憶装置に記憶てれる。さらに、導入
される繰返し手順によって、ランダム妨害に起因するセ
ツティング誤差は最小限に抑えられる。装置の初期設定
を自動化することにより、最適のデバッギングと、装置
ごとの一貫した反復手順実行もさらに確保される。

光検出器ブロック１５は画像獲得装置の中で唯一の個性
をもつモジュールであって、その特性は採用される電気
光学トランスジューサ１６によって変わる。電気光学ト
ランスゾューサ１６の下流側と上流側にアダプタ段３８
及びレベル変換ブロック４０を設けたことにより、その
他のビデオ信号処理ブロック、特に処理及びアナログ／
デジタル変換器ブロック２１をそのまま使用することが
できる。画像獲得装置８は様々な分解能レベル（電気光
学トランスゾューサ１６の個数を変えることにより得ら
れる）及び種々の走査速度で動作する画像獲得装置罠適
用できる。そのために、それぞれの用途についてビデオ
信号獲得チャネル全完全に活用するよ、うに、走査範囲
及び走査速度によって異なる必要な数の電子モジュール
に関してモゾーーラ構成がとられている。制御ブロック
１３及びプログラム可能なタイミングブロック２７は様
々な用途に対応するようにプログラムされればよく、制
御ブロック１３は直接故障検知のための組込診断手順を
含む。

画像処理装置９に関しては、コンボリューションブロッ
ク１０５は、コンテリュージョンフィルタ応答のリアル
タイム（オンライン）変更をさらに可能にするために制
御ブロック１３のプロック７９を介して個々にプログラ
ムされればよい係数の２次元マトリクスを介して画像を
コンビリュートする。さらに、画像処理装置の実行時間
はコンゴリュージョンブロック１０５におけるコンゴリ
ーーシ、ンマトリクスのサイズに比例する。マイクロプ
ログラム可能なブロック７９は、中部処理装置７０に基
づく知能監視モジュールにより制御されることによって
、高速制御信号を発生することができる。この監視モジ
ュールは、信号線３６を介して、複雑な異質の処理装置
への組込みも支障なく可能にする。全体への外部インタ
ーフェース接続を簡単にするために、入力データ処理ブ
ロック１０３と結果出力ブロック１０７は共に互いに対
して及びコンゴリュージョンブロックｌＯ５に対して非
同期的である。画像処理装置９は物理的には完全なデジ
タル構成であるので、その内部にも数多くの利点がある
のに加え、診断が支障なく実行される、他の処理装置に
適合する及び温度変化による性能低下がない等の利点も
ある。コンゴリュージョンブロック１０５はモゾユーラ
構成であるため、コンはリュージョンマトリクスのサイ
ズ及び要求される実行時間に従ってブロック（基本計算
セルＮの数）の拡張が可能である。

コンゴリュージョンブロック１０５のもう１つの重要な
特徴は、同一のデータを２つの別個の係数マトリクスに
よってコンゴリ一トシ、その出力が後に組合されること
である。多数の隣接する画像部分があるとき、対応する
複数のコン、ｙ　ＩＪユーシ、ン処理装置ｔを並列動作
させ、同時に、境界領域であっても、データ交換メカニ
ズムと入力データ処理ブロック１０３の選択ブロック１
５３により結果の正確さを維持することができる。コン
？リューシ、ンマトリクスの列が対称形の係数を示す場
合、これを利用して実行すべき動作の数を減少させ、そ
れにより処理構成及び／又は実行時間を最適化しても良
い。

主マイクロプロセッサを設けることにより、制御ブロッ
ク１３を介する外部プロセッサへの接続が可能になるの
で、診断と動作方式の両面で構造の制御が容易になると
共に、アーキテクチャにより実行される動作を外部プロ
セッサ自体により直接発生される「マクロ命令」に濃縮
することができる。速度上の理由から、中央処理装置７
０と外部プロセッサが共に画像処理装置の処理アーキテ
クチャに直接に作用できないことは明らかであるので、
要求されるマクロ命令に従ってプログラムされ且つ各モ
ジ、−ル（ブロック）　１０１　、１０３゜１０５及び
１０６について必要な全ての制御信号をリアルタイムで
発生するマイクロプログラム可能な、ＲＡＭ記憶装置に
基づくブロック７９が設けられる。

ここに説明され且つ図示される弾力性のある画像獲得お
よび処理用の装置の実施例に対して本発明の範囲から逸
脱せずに変更が可能であることは当業者には明瞭であろ
う。

【図面の簡単な説明】

第１図は、本発明の一実施例のブロック線図、第２図、
第３図及び第４図は、第１図の回路ブロックのさらに詳
細なブロック線図、 第５図、第６図及び第７図は、本発明による装置を使用
して処理される画像の指示部分を示す図、第８図は、本
発明による装置の処理モジュールの基本計算セルを示す
ブロック線図、 第９図は、本発明による装置におけるコンポルージョン
手段のブロック線図、 第１０図は、コンビリューシッフ手段の変形例のブロッ
ク線図、及び 第１１図及び第１２図は、第１図のその他の回路ブロッ
クのさらに詳細なブロック線図である。 ８・・・画像獲得装置、９・・・画像処理装置、１０・
・・物体の平面、１１・・・照明装置、１３・・・制御
ブロック、１４・・・光学集束要素、１５・・・光検出
器ブロック、１６・・・電気光学トランスジューサ、１
８・・・位置決めブロック、２１・・・処理及びアナロ
グデジタル変換器ブロック、２７・・・プログラム可能
なタイミングブロック、３３・・・外部ブロック、３８
・・・アダプタ段、３９・・・差動受信ブロック、４０
・・・レベル変換ブロック、４３〜４５・・・クロック
、４９・・・記憶装置ブロック、５０・・・差動送信ブ
ロック、５２・・・プログラム可能な遅延ブロック、５
５・・・アナログスキャナ、５７・・・加算及び増幅ブ
ロック、６１・・・第１の補償値、６２・・・ＲＡＭ記
憶装置ブロック、６４・・・乗算ブロック、６５・・・
ＲＡＭ記憶装置ブロック、６６・・・第２の補償値、６
７・・・ＲＡＭ記憶装置ブロック、７０・・・中央処理
装置、７７・・・外部インターフェースブロック、７９
・・・マイクロプログラム可能なブロック、８０・・・
不揮発性記憶装置ブロック、１０１・・・第１のブロッ
ク、１０３・・・入力データ処理ブロック、１０５・・
・コンゴリュージョンブロック、１０６・・・処理ブロ
ック、Ｊ０７・・・出力インターフェースブロック、１
１１・・・選択ブロック、１１５・・・乗算ブロック、
１１６・・・レジスタ、１１９・・・加算ブロック、１
２０・・・累算レジスタ、１２２．１２３・・・セルグ
ループ、１２７・・・選択ブロック、１４６・・・算術
演算装置、１５１・・・入力記憶装置ブロック、１５３
・・・選択ブロック、１６８・・・記憶装置ブロック、
１７２・・・ＦＩＦＯバッファ記憶装置ブロック 以下；＋？白 Ｕ） 〔乃 αＤ 〔乃 し− 手続補正書（方式） 昭和６２年３り／／日 特許庁長官　黒　１）明　雄　殿 １、事件の表示 昭和６１年特許願第２８２１７５号 ２、発明の名称 弾力性のある画像の獲得および処理用の装置３、補正を
する者 事件との関係　　　　特許出願人 名称　エレットロニ力　サン　ジョルジョーエルサグ　
ソチェタ　ベル　アツィオニ４、代理人 住所　〒１０５東京都港区虎ノ門−丁目８番１０号静光
虎ノ門ビル　電話５０４−０７２１５、補正命令の日付 昭和６２年２月２４日（発送日） ６、補正の対象 明細書 ７、補正の内容 明細書の浄書（内容に変更なし） ８、添附書類の目録 浄書明細書　　　　　　１通

Claims (1)

1. 【特許請求の範囲】 １、画像を表わすデジタル出力信号（２２）を供給する
   補償及びデジタル変換手段（２１）に対して、アナログ
   出力信号（２０）を供給する光検出器手段（１５）；該
   光検出器手段（１５）の走査動作を制御するタイミング
   手段（２７）；該画像を表わすデータの２次元コンボリ
   ューションを実行するコンボリューション手段（１０５
   ）；及び弾力性のある画像の獲得および処理用の装置の
   動作段階を制御する制御手段（１３）を有する弾力性の
   ある画像の獲得および処理用の装置であって、該制御手
   段（１３）は、暗条件の下で該光検出器手段（１５）の
   個々の光電素子（１６）に関してアナログ出力信号（２
   ０）を所定の値に標準化するための第１の補償値（６１
   ）を計算すると共に、該画像を規定するシーンの通常の
   照明条件の下で該光検出器手段（１５）の該個々の光電
   素子（１６）に関してデジタル出力信号（２２）を標準
   化するための第２の補償値（６６）を計算する処理装置
   （７０）を具備し、該第１の補償値（６１）及び第２の
   補償値（６６）は該制御手段（１３）の不揮発性記憶装
   置（８０）に記憶され；該制御手段（１３）はさらに該
   コンボリューション手段（１０５）により採用される演
   算係数を選択し且つ変更するように構成されることを特
   徴とする弾力性のある画像の獲得および処理用の装置。 ２、該制御手段（１３）は該画像獲得および処理装置の
   初期設定段階で該第１の補償値（６１）及び第２の補償
   値（６６）を自動的に決定し、該画像獲得および処理装
   置がオンされるたびに、該第１の補償値（６１）及び第
   ２の補償値（６６）を該不揮発性記憶装置（８０）から
   、該画像を表わす該信号を補償し且つデジタル値に変換
   する該補償及びデジタル変換手段（２１）の第１の記憶
   手段（６２）及び第２の記憶手段（６５）のそれぞれに
   自動的に転送することを特徴とする、特許請求の範囲第
   １項記載の装置。 ３、該補償及びデジタル変換手段（２１）の該第１の記
   憶手段（６２）は該第１の補償値（６１）を表わすそれ
   ぞれのアナログ信号を、そのアナログ信号を該光検出器
   手段（１５）の特定の１つの光電素子（１６）から供給
   される該アナログ信号（５６）に加算するブロック（５
   ７）に供給し；該補償及びデジタル変換手段（２１）の
   該第２の記憶手段（６５）は該第２の補償値（６６）を
   表わすそれぞれのデジタル信号を、該光検出器手段（１
   ５）の特定の１つの光電素子（１６）から供給されるデ
   ジタル信号を変換するブロック（６４）に供給すること
   を特徴とする、特許請求の範囲第２項記載の装置。 ４、該制御手段（１３）は該第２の補償値（６６）を、
   該光検出器手段（１５）の該個々の光電素子（１６）に
   関する該デジタル出力信号（２２）の幾つかのサンプル
   の平均値として計算することを特徴とする、特許請求の
   範囲第１項から第３項までのいずれかに記載の装置。 ５、該制御手段（１３）は該画像を決定する物体の平面
   （１０）から該光検出器手段（１５）までの距離（Ｄ＿
   Ｆ＿０）を自動的に計算し、その結果により該光検出器
   手段（１５）の位置決めを制御することを特徴とする、
   特許請求の範囲第１項から第４項までのいずれかに記載
   の装置。 ６、該制御手段（１３）は該画像を決定する物体の平面
   （１０）と該光検出器手段（１５）との間に挿入される
   光学集束手段（１４）の位置決めを制御し、該画像の最
   適の集束状態を自動的に検出することを特徴とする、特
   許請求の範囲第１項から第５項までのいずれかに記載の
   装置。 ７、該制御手段（１３）は、該補償及びデジタル変換手
   段（２１）に対してビデオ周波数制御信号を発生するマ
   イクロプログラム可能な装置（７９）を具備することを
   特徴とする、特許請求の範囲第１項から第６項までのい
   ずれかに記載の装置。 ８、該タイミング手段（２７）は一定周波数信号（４３
   ）、可変周波数信号（４４）又は外部手段（３２）によ
   り周波数制御される信号（４５）の中の少なくとも１つ
   により制御されることを特徴とする、特許請求の範囲第
   １項から第７項までのいずれかに記載の装置。 ９、該タイミング手段（２７）は該第１の補償値（６１
   ）及び第２の補償値（６６）に関するイネーブル命令（
   ２４）を遅延ブロック（５２）を介して該補償及びデジ
   タル変換手段（２１）に供給することを特徴とする、特
   許請求の範囲第１項から第８項までのいずれかに記載の
   装置。 １０、該タイミング手段（２７）は該光検出器手段（１
   ５）の個々の光電素子（１６）に関する走査制御信号（
   ２８）を差動送信ブロック（５０）を介して供給し、該
   光検出器手段（１５）は差動受信ブロック（３９）を具
   備することを特徴とする、特許請求の範囲第１項から第
   ９項までのいずれかに記載の装置。 １１、該光検出器手段（１５）は該光電素子（１６）の
   上流側及び下流側にレベル変換段（４０）及び／又はア
   ダプタ段（３８）を具備することを特徴とする、特許請
   求の範囲第１項から第１０項までのいずれかに記載の装
   置。 １２、該光検出器手段（１５）は、複数群の光電素子（
   １６）を具備し、各光電素子が１つのアナログ出力信号
   （２０）を供給する各出力端子を有し；該アナログ出力
   信号は要求されるシーケンスで走査手段（５５）により
   利用されることを特徴とする、特許請求の範囲第１項か
   ら第１１項までのいずれかに記載の装置。 １３、該制御手段（１３）は該演算係数を該コンボリュ
   ーション手段（１０５）に供給するマイクロプログラム
   可能装置（７９）を具備することを特徴とする、特許請
   求の範囲第１項から第１２項までのいずれかに記載の装
   置。 １４、該制御手段（１３）はプロセッサへの接続のため
   のインターフェース（７７）を具備することを特徴とす
   る特許請求の範囲第１項から第１３項までのいずれかに
   記載の装置。 １５、該コンボリューション手段（１０５）は収縮形で
   あり、カスケード形態で配列される複数個の基本計算セ
   ル（Ｎ）を具備し、各基本計算セル（Ｎ）のデータ出力
   端子（１１４）及び係数出力端子（１１８）は次の基本
   計算セルの対応するデータ入力端子（１１２）及び係数
   入力端子（１１７）に接続し、各基本計算セルの演算出
   力端子（１２１）は共通出力信号線（１２５）に接続し
   ；該基本計算セル（Ｎ）のそれぞれは、先行するセル又
   は外部信号線（１１３）からの入力データを選択するセ
   レクタ（１１１）を具備し；該セレクタの出力端子は該
   基本計算セルからの出力データを供給し、該カスケード
   接続される基本計算セルへの該出力データの供給を演算
   サイクル１回分だけ遅延させるレジスタ（１１６）から
   の係数データを受取る乗算器（１１５）に接続され；該
   乗算器（１１５）の出力は累算レジスタ（１２０）に出
   力を供給する加算器（１１９）に供給され、該基本計算
   セルの演算出力端子を構成する該累算レジスタの出力端
   子は該加算器（１１９）の別の入力端子にさらに接続す
   ることを特徴とする、特許請求の範囲第１項から第１４
   項までのいずれかに記載の装置。 １６、それぞれが複数の該カスケード接続された基本計
   算セル（Ｎ）から成る少なくとも２つのグループ（１２
   ２、１２３）を具備することを特徴とする、特許請求の
   範囲第１５項記載の装置。 １７、該グループ（１２２、１２３）は直列接続又は並
   列接続されており、該グループの出力データ（１２５）
   を選択し且つ組合せるブロック（１４６）を具備するこ
   とを特徴とする、特許請求の範囲第１６項記載の装置。 １８、該複数のカスケード接続された基本計算セル（Ｎ
   ）にデータを供給する外部データ線（１１３）を選択す
   るブロック（１２７）を具備することを特徴とする、特
   許請求の範囲第１５項から第１７項までのいずれかに記
   載の装置。 １９、該コンボリューション手段（１０５）の上流側及
   び／又は下流側に、該画像を表わす該データを処理する
   処理手段（１０１、１０３、１０６）を具備することを
   特徴とする、特許請求の範囲第１項から第１８項までの
   いずれかに記載の装置。 ２０、該処理手段（１０１、１０３、１０６）は処理パ
   ラメータを選択し且つ変更するために該制御手段（１３
   ）により制御されることを特徴とする、特許請求の範囲
   第１９項記載の装置。 ２１、該処理手段（１０１、１０６）は該画像を表わす
   該データにスカラ関数を加えることにより変換を実行す
   ることを特徴とする、特許請求の範囲第１９項又は第２
   ０項記載の装置。 ２２、該処理手段はルックアップ記憶装置（１０１、１
   ６８）を具備することを特徴とする、特許請求の範囲第
   １９項から第２１項までのいずれかに記載の装置。 ２３、該処理手段は、入力データが収集される速度とは
   異なる速度で出力データを供給する手段（１５１、１７
   ２）を具備することを特徴とする、特許請求の範囲第１
   ９項から第２２項までのいずれかに記載の装置。 ２４、該コンボルーション手段（１０５）の上流側に配
   置される該処理手段は、該画像の縁部に関しても該画像
   を表わす該データを完成するように外部処理手段から該
   データをさらに選択する手段（１５３）を具備すること
   を特徴とする、特許請求の範囲第１３項から第２３項ま
   でのいずれかに記載の装置。 ２５、該画像を表わす該デジタル出力信号（２２）の信
   号群について並列動作する複数の該コンボリューション
   手段（１０５）を具備することを特徴とする、特許請求
   の範囲第１項から第２４項までのいずれかに記載の装置
   。 ２６、該タイミング手段（２７）は該光検出器手段（１
   ５）の個々の光電素子（１６）に関して走査制御信号（
   ２８）を供給するアドレス可能記憶手段（４９）を具備
   することを特徴とする、特許請求の範囲第１項から第２
   ５項までのいずれかに記載の装置。 ２７、該画像は書類（１０）から検出され、英数字デー
   タ及び／又は図形マークを含むことを特徴とする、特許
   請求の範囲第１項から第２６項までのいずれかに記載の
   装置。 ２８、該書類（１０）はマイクロフィルムから成ること
   を特徴とする、特許請求の範囲第２７項記載の装置。