JPS63211876A - 集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的１ （産業上の利用分野） 本発明は、例えばＣＯＤラインセンサの出力を受けて正
規化した画像データを出力づる画像信号処理用の素子と
して有用な集積回路装置に関、する。

（従来の技術） 近年ＣＣＤセンサの改良、大規模ＣＣＤセンサの出現に
より、ファクシミリ、複写機、画像認識装置、光フフイ
リング装置等にＣＯＤセンサが広く用いられている。そ
してこれらの装置では高速化、高画質化、カラー化の要
求が近年急速に高まっており、このためＣＯＤセンリの
出力の信号処理が重要性を増し、各種の専用ＬＳＩが開
発されている。

（発明が解決しようとする問題点） しかしながら、これらのＬＳＩは、アナログデジタル変
換用のＩＳＩ、シェーディング補正用のＬＳＩ等それぞ
れの機能毎に分離されたものばかりである。そのため、
各画像処理機器を製造する場合は各機種毎に、これらの
ＬＳＩを組合せて設計し直さなければならず、各機器は
製造面、設計面においてコスト高となっていた。

上記画像処理機器には共通の処理事項があり、発明者は
それらを解析することにより、共通部品ができないもの
かと考えた。

本発明は上記問題点を解決するためになされたもので、
多種の画像処理システムに組込むことが可能で繁用性の
高い集積回路装置を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段） 本発明は上記問題点を解決するために、多数の光電変換
素子からの出力低目を各素子毎にアナログ電気信号とし
て取出すアナログ処理手段と、このアナログ処理手段か
らの出力信号をデジタル値に変換するアナログデジタル
変換手段と、このアナログデジタル変換手段から出力さ
れる上記各素子毎の基準信号レベルを記憶してなる記憶
手段と、この記憶手段の記憶情報に基づき、上記アナロ
グデジタル変換手段からの上記各素子毎の出力信号を補
正する補正手段とを１チップの回路素子として構成し、
かつ、内部各要素の主要信号を外部に出力できるように
出力端子を設けた。

（作用） 本願発明は上記手段により、下記のように作用する。ま
ず、多数の光電変換素子からからなるＣＯＤラインイメ
ージセンサからの出力信号は、アナログ処理手段により
各素子毎に処理されてアナログ電気信号として取出され
る。このアナログ処理手段から出力されたアナログ電気
信号はアナログデジタル変換手段によりデジタル信号に
変換される。一方、このアナログデジタル変換手段から
出力されるデジタル信号については、予め記憶手段にＣ
ＯＤイメージセンサの各素子毎に基準信号レベルを記憶
さゼている。そして、この記憶手段の記憶情報に基づき
アナログデジタル変換手段からの各素子毎の出力信号を
補正手段により個々に補正して、本来あるべき出力レベ
ルの信号を出力する。さらに、本発明は、かかる回路構
成を有する集積回路装置の上記アナログ処理手段、アナ
ログデジタル変換手段、記憶手段、及び補正手段を１チ
ップの回路素子として構成し、かつアナログ処理手段か
らアナログデジタル変換手段への出力線、記憶手段から
補正手段への出力線、アナログデジタル変換手段から補
正手段への出力線にそれぞれ分岐用の出力端子を設け、
各手段の出力信号を必要に応じ途中から外部へ出力でき
るように構成している。

（実施例） 以下本発明の一実施例を図面参照しながら説明する。第
２図は画像読取装置の概略構成図である。第２図に示す
画像読取装置は読取ろうとする原稿１０の照明用光源１
２と、この照明用光源１２により照射された原稿１０の
読取領域（１ライン領域）１１からの反射光を受けて集
光する光学レンズ１３と、この光学レンズ１３によって
集光された光を電気信号に変換するＣＯＤラインセンサ
１４とを備えている。そして、このＣＣＤラインセンサ
１４からの出力信号は本発明の対象である画像信号処理
ＬＳ　Ｉ　１５に送られて予め定められた形式に正規化
され、デジタル符号化してデータ処理袋Ｍ１６へ送られ
る。データ処理装置１６は、画像認識装置なら画像認識
を、ファクシミリならデータ圧縮、伝送などを行ない、
同時に原稿１０の縦方向の機械的送り（副走査）および
原稿の横方向スキャンニング（主走査）を指令する機能
を有する。

第１図は本発明の一実施例を示す画像信号処理ＬＳ１１
５の構成を説明するためのブロック図である。本図は主
として原稿の画像情報を読取るための多数の光電変換素
子からなるＣＣＤラインセンサ１４と、このＣＣＤライ
ンセンサ１４が読取った信号を各光電変換素子の特性に
合せて補正し、しかもデジタル信号として出力Ｊるもの
で、本発明にかかる集積回路装置である画像処理ＬＳ１
１５と、この画像処理１８１１５からの出力信号を受け
て各種データの処理を行なうデータ処理−〇　　− 装置１６と、ＣＣＤラインセンサ１４を保持する図示し
ないキャリッジをＣＣＤラインセンサ１４のライン方向
（主走査方向）と直角方向（副走査方向）に同じく図示
しない駆動装置によって駆動すべ（制御する副走査制ｔ
１１装置１６ａと、上記ＣＣＤラインセンサ１４を電気
的に主走査方向に駆動するＣＯＤ駆動回路１６ｂとを備
えている。画像信号処理ＬＳ１１５はさらに詳しくは、
ＣＣＤラインセンサ１４からの出力をアナログ処理する
ためのアナログ処理回路１５−１と、このアナログブロ
ック１５−１からの出力をデジタル信号に変換するＡ／
Ｄ変換器１５３と、このＡ／Ｄ変換器１５３からの出力
される各光電変換素子の信号に対応する基準レベルを記
憶している記憶器１５−２と、この記憶器１５−２のレ
ベルに従って上記Ａ／Ｄ変換器の各出力信号を補正する
画像信号処理回路１５８とを備える。アナログ処理回路
１５−１は、さらに詳しくは、ＣＣＤラインセンサ１４
の出力１４ｈを受けてこれをクランプするクランプ回路
１５１と、このクランプ回路１５１の出力１５ａをサン
プルホールドしてＡ／Ｄ変換器１５３に向けてアナログ
出力１５ｂを出力するサンプルホールド回路１５２とを
備えている。記憶器１５−２は、読取部の光８１１２を
消灯したときのセンサ出力（詳しくはそのときのＡ／Ｄ
変換器１５３の出力１５Ｃ）より基準黒レベルを発生し
く主走査を複数回行なって各回の出力１５Ｃを各ビット
毎に平均したものを求め）これをメモリ１５５に格納す
る基準黒レベル発生回路１５４と、読取部の光源１２を
点灯し原稿の代りに白色基準板を置いたときのＣＣＤラ
インセンサの各素子の出力より基準白レベルを発生する
（この詳細は黒レベルの場合と同じ。但し黒レベルとの
差を取る。

）基準白レベル発生回路１５６と、基準黒レベルデータ
格納用メモリ１５５、基準白レベルデータ格納用メモリ
１５７、を備えている。そして、各出力ライン１５ａ　
、　１５ｔｌ　、１５ｃ　、　１５ｄ　、　１５ｅ、に
は、各出ノｊ信号を分岐して取出すための出力端子１５
０ａ　１１５０　ｂ　１１５０　Ｃ，１５０ｄ１１５０
ｅがそれぞれ設けられ、この出力端子−８＝ は画像処理ＬＳ　Ｉ　１５の図示しないモールドの外部
の端子電極にそれぞれ個々に接続している。そのため必
要に応じて各端子から外部に所望の信号を取出す事がで
きる。これらの端子は主に各回路要素の動作のチェック
用に使用される。尚、このＬＳ１１５は制御信号処理回
路１５９も備えている。そして、この画像信号処理１８
１１５は、アナログ処理回路１５−１、Ａ／Ｄ変換器１
５３、記憶器１５−２、画像信号処理回路１５８、制御
信号処理回路１５９がすべて１チップの回路素子として
組込まれ、樹脂によりモールドされている。

ＣＣＤラインセンサ１４の出力１４ｈは第４図および第
５図に示１ノでいる。クランプ回路１５１は出力１４ｈ
を受けて第４図の電圧Ｖｙを検出し、基準電圧Ｖを作成
する。サンプルホールド回路１５２は出力１５ａ　（こ
れは波形的には１４ｈと同じ）を受けてこれをサンプル
ホールドした第１１図に示すような出力１５ｂを生じる
。Ａ／Ｄ変換器１５３はサンプルホールド出力１５ｂ　
＠Ａ／Ｄ変換するが、該出力１５ｂの変化（Δｖ×の−
９＝ 変化）は極めて高速なので、フラッシュタイプのものを
用いる。即ちＡ／Ｄ変換器１５３は２５６個の比較器を
備え、各比較器にＶ／２５６．２Ｖ、、／２５６．３　
Ｖ／２５６．・・・・・・の基準電圧が与えられ、共通
に加えられる入力電圧（１５ｂ）とのＨ，Ｌ結果を出力
する。この２５６個のＨ，Ｌ出　　　力はエンコーダに
加えられ、該エンコーダが入力電圧のデジタル値を出力
する。この型の変換器は逐次型などに比べて高速のＡ／
Ｄ変換が可能である。そしてこのクランプ、サンプルホ
ールド、Ａ／Ｄ変換の手法によれば、１ピツト（１フオ
トダイオード）単位での基準黒レベル、白レベルの採取
が可能で、これにより正確な画像信号の補正、正規化が
可能になる。

基準黒レベル、白レベルの採取に当っての処理方法を第
６図に示す。図示のように先ず光源１１を消し、原稿に
当る照明光をＯに覆る。次いでアナログブロック１５１
，１５２，１５３のオフセット調整、自動補正を行ない
、ＣＣＤラインセンサ１４に所定回数読取走査を行なわ
せ、回路１５４に黒レベルを生成させ、メモリＢ（１５
５）に各ビットの縫準黒レベルを書込ませる。次に光源
１１を点灯し、白色基準板をセットし、ＣＣＤラインセ
ンサ１４に所定回数読取りを行なわせ、回路１５６に基
準白レベルを生成させ、メモリＷ（１５７）に各ビット
の基準白レベルを書込ませる。その後、原稿の読取りを
行ない、メモリＢ。

Ｗのデータを元に原稿読取りデータの補正、正規化を行
なう。制御信号発生回路１５９には図示しないがコント
ロールレジスタＯＣＲが内蔵されており、データ処理装
置（マイクロプロセッサ）１６は該レジスタにデータを
セットして上記各ステップ６０．６１．・・・・・・の
指定を行ない、これらを６０→６１→６２（６３）→６
４→６５　（６６）→６７の順で逐次実行させる。

基準熱／白レベルは複数回読取らせてそのセンサ出力の
平均をとるがこれにより安定、確実な基準熱／白レベル
を得ることができる。基準熱／白レベルには高周波歪み
２４が混入するが、これに対しても上記平均化処理で安
定確実な高周波歪み検出が可能になり、上記補正でリニ
アリティのよい高品質の画像信号を得ることができる。

第２図に示すＣＣＤラインセンサ１４は第３図に示すよ
うな構造である。ＣＣＤラインセンサ１４は中央に７オ
トダイオードアレイ１４ａを有し、その両側に蓄積電極
１４ｂ１シフトゲート１４Ｃ１ＣＣＤアナログシフトレ
ジスタ１４ｄを備える。

シフトゲート１４Ｃには第４図に波形を示す信号１４１
が加えられ、シフトレジスタ１４ｄにはこれを駆動する
クロック１４ｅ、１４ｆが、また出力ゲートにはリセッ
ト信号１４０が加えられ、出力端からＣＣＤラインセン
サの出力１４ｈが取出される。フォトダイオードアレイ
１４ａでは中央部の素子〈フォトダイオード）８１〜８
２５９２が画像信号用で、その前後の素子Ｄ１３〜Ｄ６
４およびＤ６５〜Ｄ９２はダミー用である。信号用素子
８１〜８２５９２の全長は主走査幅に一致するように光
学レンズ１３の倍率が定められる。ダミー素子のＤＩ３
〜Ｄ２９はフォトダイオード受光部にアルミ蒸着膜を付
けて光を遮断してなり、ＣＣＤラインセンサ信号の基準
電圧を作成するためのリファレンスビットとなる。

リセット信号１４０は出力段の７０−ティングキャパシ
タの電圧を初期化し、シフトレジスタ１４ｄにより転送
された画素データにセンサ出力が正しく対応するように
なる。シフトレジスタの駆動パルス１４ｅ、１４ｆおよ
びリセットパルス１４ｇの各パルスは、第３図のフォト
ダイオードアレイ１４ａの各フォトダイオードに対応し
て時系列的に割当てられる。センサ出力１４ｈ中のリフ
ァレンスピッ１へ期間の電圧Ｖｙがセンサ基準電位とな
り、信号出力は■■よりの値Δ■×が求められ、これが
画素データとなる。

ＣＣＤラインセンサの出力１４１１は、第５図に示す特
徴を有する。曲線２２は光［１２を消して読取部を暗闇
にしたときのセンサ出力１４ｈで、基準黒レベルと呼ば
れる。曲線２３は光源１２を点灯し、原１１０の代りに
白色の基準板を置いたときのセンサ出力１４ｈで、基準
白レベルと呼ばれる。曲線２７が目的とする出力、即ら
光源１２を点灯し、原稿１０＠置いたときのセンサ出力
１４ｈである。基準黒レベル２２および基準白レベル２
３とも中央付近で下方に弓なりに下がる傾向を持ってい
るが、これは読取部においては原稿中央付近が外部から
の光のもれを受は易く、ＣＣＤセンサに入る光量が多く
なるためである。この下方弓なりの歪みを低周波歪みと
呼ぶ。また基準黒レベル、白レベルとも小さな凹凸２４
を有するがこれは高周波歪みと呼ばれ、ＣＣＤラインセ
ンサの各フォトトランジスタの感度不揃いや不良ビット
により生じる。画像処理ＬＳ１１５はこの低周波歪みと
高周波歪みを検出し、基準黒レベルをＸ“ｌ　Ｑ　Ｑ　
１１、基準白レベルをＸ　”　Ｆ　Ｆ　”として画像信
号２７を補正し、正規化するものである。

データ処理装＠１６は光源１１を点灯して原稿１０を照
明し、また副走査制御＃″ＶＡ置１６ａに信号１６ｃを
与えて原稿の第１掃引目にＣＣＤラインセンサ１４と原
稿１０とを相対的に移動させる。

副走査１ＩＩＩＩＩＩＩ装置１６ａはデータ処理装置１
６から１パルス（１６ｃ）入力する度に１副走査分原稿
送りを行ない、上記パルスはまたＬＳ１１５の起動も行
なう。データ処理装＠１６はＣＣＤラインセンサ１４の
主走査１ｌｉＩＩＩｌｌ信号も出力するが、これはＣＯ
Ｄ駆動回路１６ｂで増幅されたのち該センサへ入力され
る。データ処理装置１６は制御信号発生回路１５９との
間にパスライン１５（Ｉを持ち、このパスラインを通し
てＬＳ１１５の動作条件を指定し、またＬＳ１１５の動
作状況をモニタする。

制御信号発生回路１５９は割込信号１５ｈを送り、デー
タ処理装置１６に処理が終了したことを示す。

１５ｆは回路１５８により補正、正規化された画像デー
タである。

第６図の基準黒レベル、白レベルのステップ６２．６５
では副走査は行なわず（原稿送りはせず）、原稿読取り
ステップ６７で副走査を主走査終了毎に行ない、原稿の
全面を読取る。

第７図に正規化処理の要領を示す。これは図で言えば湾
曲した黒、白レベルを直線化し、この直線座標で入力画
像信号２７を表わすことに相当する。

第８図にコントロールレジスタＯＣＲの内容を示す。ビ
ットＯとビット１の内容Ａ、Ｂにより次表のように各モ
ードが指定され、制御信号発生回路１５９が各ブロック
を制御する。

表　　　　　１ 第９図はモード指定、およびモード指定後の画像信号処
理ＬＳＩの動作Ｉｌｌ要を示す図で、基準黒レベル生成
モードを例にしている。基準黒レベル生成モードに入る
ときは、データ処理装置１６によりコントロールレジス
タＯＣＲに“０１″を書込む。なおこの書込みは副走査
信号１６Ｇが立上る前に行なう。制御信号発生回路１５
９はＣＯＤラインセンサの駆動信号１４ｉ　と副走査信
号１６ＣおよびＣＣＲの内容により、１４ｉに同期して
モード指定フラグをレッ］・シ、基準黒レベル生成モー
ドを開始する。１主走査期間Ｈ内の黒レベルデータをメ
モリ１５５に書込み、次の（第２回目）主走査では、１
回目主走査時の黒レベルデータをセンサ出力に同期して
メモリ１５５より読出し、２回目主走査時の黒レベルデ
ータと加算してその結果をメモリ１５５に書込む。主走
査は８回行ない、メモリ１５５には８回分の基準黒レベ
ルの和（平均値）を書込む。８回分の主走査が終了した
ら制御信号発生回路１５９は割込信号１５ｈを上げ、デ
ータ処理装置１６に基準黒レベル生成モードが終了した
ことを知らせる。

基準白レベル生成モードも同様にして実行されるが、基
準白レベルデータ＝Ａ／Ｄ変換器の出力１５ｃｍメモリ
１５５から読出した基準黒レベルデータとしてこの基準
白レベルデータをメモリ１５７に書込み、８回の平均を
とる。

第１０図は画像信号処理モードを示す。このモードはＯ
ＣＲに“１１′を書込み、副走査１６ｃと主走査１４ｉ
の立上りでモード指定フラグが立ち、画像信号処理モー
ドがスター１〜する。この処環モードは１６ｃが１″で
ある限り続く。画像信号処理回路１５８は次の演算を行
なって正規化する。

１５ｆ　−（（１５ｃｍ１５８　＞／１５ｄ　）×２５
６ １５ｆ　：正規化信号 １５ｃ　：　Ａ／Ｄ＊換器１５３の出力１５ｅ：メモリ
１５５から読出した基準黒レベルデータ １５ｄ　：メモリ１５７から読出した基準白レベルデー
タ 第１１図はメモリアドレスとＣＣＤラインセンサ駆動信
号との相互関係を示す図である。ＣＯＤラインセンザの
駆動信号１４ｉ、１４ｅによりメモリＢ、Ｗのアドレス
が各有効画素ビット毎に対応して割当てられ、基準レベ
ルデータ、基準白レベルデータが、各画素ピッ］−に対
応するメモリＢ。

Ｗのアドレスに格納される。

第１２図は画像信号処理ＬＳ１１５ないの回路構成を説
明するためのブロックズである。基準熱レベル発生回路
１５４は加算器を有し、高速フラッシュＡ／Ｄ変換器１
５３の出力データ１５ｃとメモリＢ１５５の読出しデー
タとを加算し、その和をメモリ１５５Ｂの書込みデータ
とする。この操作を複数主走査回数カ行なうことにより
、黒レベルの複数回加算による平均を行ないその結果（
基準黒レベルデータ１５ｅ）をメモリＢ１５５に格納す
る。基準白レベル発生回路１５６は引算器と加棹器とを
有する。引算器はＭ半白レベルの索データであるＡ／Ｄ
変換器１５３の出力データ１５ｃからメモリ１５５の読
出しデータ（基準黒レベルデータ１５ｅ）を差引き、加
算器でその差データとメモリＷ１５７の読出しデータと
を加算し、その和をメモリＷ１５７に書込む。この操作
を複数主走査回数分繰返すことにより白レベルの複数回
加算による平均白レベルデータ、つまり、基準白レベル
データ１５ｄをメモリｗ１５７に格納する。

画像信号処理回路１５８は引算器と割算器とを備える。

画像信号処理回路１５８は引算器にょって、画素データ
１５０と基準黒レベルデータ１５ｅとの差を算出する。

次に割算器によって上記算出器が算出した差データを基
準白レベルデータ１５ｄで割り、その商をデータビット
倍（例えば２５６倍）し、その結果１５ｆをデータ処理
装置１６に出力する。この割算器はＲＯＭで構成される
。

制御信号処理回路１５９はデータ処理装置１６のデータ
バスライン１５０と接続され、このパスライン１５０の
データと副走査信号１６ｃとＣＣＤラインセンサの駆動
信号１４ｉ、１４ｅとにより、ＯＣＲへのモード設定、
各ブロックへの制御信号の発生、およびメモリアドレス
の発生を行なう。

［発明の効果］ 以上説明したように本発明によれば画像処理に必要な最
小限の処理手段を１チップの集積回路に構成し、かつ、
集積回路内部の各主要構成要素の信号を外部に出力する
ための出力端子を設けたので、多種の画像処理システム
に組込むことが可能で、しかも繁用性のある集積回路装
置を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するためのブロック図
、第２図は画像スキャナのシステム構成図、第３図はＣ
ＣＤラインセンサの構造説明図、第４図はＣＣＤライン
センサの各部波形図、第５図はＣＣＤラインセンサの出
力歪みの説明図、第６図は画像信号処理ＬＳＩの動作概
要を示す流れ図、第７図は正規化処理の説明図、第８図
はレジスタの内容の説明図、第９図はモード指定後の作
動状況の説明図、第１０図は画像信号処理モードの作動
状況の説明図、第１１図はメモリアドレスと駆動信号と
の関係を示す波形図である。 １５−１・・・アナログ処理手段、１５−２・・・記憶
手段、１５０ａ、１５０ｂ、１５０ｃ、１５０ｄ。 １５０ｅ・・・出力端子、１５３・・・アナログデジタ
ル変換手段、１５８・・・補正手段。

Claims (1)

1. 【特許請求の範囲】 多数の光電変換素子からの出力信号を各素子毎にアナロ
   グ電気信号として取出すアナログ処理手段と、 このアナログ処理手段からの出力信号をデジタル値に変
   換するアナログデジタル変換手段と、このアナログデジ
   タル変換手段から出力される上記各素子毎の基準信号レ
   ベルを記憶してなる記憶手段と、 この記憶手段の記憶情報に基づき上記アナログデジタル
   変換手段からの上記各素子毎の出力信号を補正する補正
   手段とを備え、 上記アナログ処理手段、アナログデジタル変換手段、記
   憶手段、及び補正手段を１チップの回路素子として構成
   し、かつ上記補正手段、記憶手段、アナログ処理手段の
   少なくとも１つの出力信号を外部へ取出すための出力端
   子を備えたことを特徴とする集積回路装置。