JPH0435537A - 受信ボーレート自動設定方式 - Google Patents
受信ボーレート自動設定方式Info
- Publication number
- JPH0435537A JPH0435537A JP2140061A JP14006190A JPH0435537A JP H0435537 A JPH0435537 A JP H0435537A JP 2140061 A JP2140061 A JP 2140061A JP 14006190 A JP14006190 A JP 14006190A JP H0435537 A JPH0435537 A JP H0435537A
- Authority
- JP
- Japan
- Prior art keywords
- baud rate
- rise
- flag
- receiving
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 11
- 238000004891 communication Methods 0.000 claims description 7
- 230000000630 rising effect Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 8
- 238000003708 edge detection Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
通信プロトコルにＮＲＺ符号のＨＤＬＣフォーマットを
使用し、タイムフィル時にフラグを送信する通信のボー
レート設定における受信ボーレート自動設定方式に関し
、 受信ボーレートの変更に対しても入手を介することなく
自動的にボーレートの設定を可能にすることを目的とし
、 通信プロトコルにＮＲＺ符号のＨＤＬＣフォーマットを
使用し、タイムフィル時にフラグを送信する、通信のボ
ーレート設定において、受信データのフラグの立ち上が
り時にカウンタをリセットする立ち上がり検出部、受信
データのフラグの立ち上がりから次の立ち上がりまでを
カウントアツプするカウンタ部、カウンタ部のカウント
結果に基づきボーレート指定信号を出力するボーレート
検出部、及びボーレート検出部からのボーレート指定信
号により対応するボーレートの受信データを検出するた
めのＰＬＬ用クロック信号を選択するＰＬＬ用クロック
選択部を具備し、受信データのフラグ、の１つの立ち上
がりから次の立ち上がりまでの時間をカウンタ部で積算
し、その積算値により、ボーレートを判断することによ
り、受信ボーレートを自動的に判定し設定できるように
構成する。
使用し、タイムフィル時にフラグを送信する通信のボー
レート設定における受信ボーレート自動設定方式に関し
、 受信ボーレートの変更に対しても入手を介することなく
自動的にボーレートの設定を可能にすることを目的とし
、 通信プロトコルにＮＲＺ符号のＨＤＬＣフォーマットを
使用し、タイムフィル時にフラグを送信する、通信のボ
ーレート設定において、受信データのフラグの立ち上が
り時にカウンタをリセットする立ち上がり検出部、受信
データのフラグの立ち上がりから次の立ち上がりまでを
カウントアツプするカウンタ部、カウンタ部のカウント
結果に基づきボーレート指定信号を出力するボーレート
検出部、及びボーレート検出部からのボーレート指定信
号により対応するボーレートの受信データを検出するた
めのＰＬＬ用クロック信号を選択するＰＬＬ用クロック
選択部を具備し、受信データのフラグ、の１つの立ち上
がりから次の立ち上がりまでの時間をカウンタ部で積算
し、その積算値により、ボーレートを判断することによ
り、受信ボーレートを自動的に判定し設定できるように
構成する。
本発明は、通信プロトコルにＮＲＺ符号のＨＤＬＣフォ
ーマットを使用し、タイムフィル時にフラグを送信する
通信のボーレート設定における受信ボーレート自動設定
方式に関する。
ーマットを使用し、タイムフィル時にフラグを送信する
通信のボーレート設定における受信ボーレート自動設定
方式に関する。
例えば、センタ局と複数の子局とが接続されている場合
、上記複数の子局が使用するボーレートは子局によって
４８００ｂｐｓであったり９６０（ｌｂｐｓであったり
し、まちまちである。センタ局ではこれら子局が使用す
るボーレートに合わせてデータを受信する必要がある。
、上記複数の子局が使用するボーレートは子局によって
４８００ｂｐｓであったり９６０（ｌｂｐｓであったり
し、まちまちである。センタ局ではこれら子局が使用す
るボーレートに合わせてデータを受信する必要がある。
本発明はこのような、受信データのボーレートに対応し
て、自動的にセンタ局での受信ボーレートを設定する方
式〔従来の技術〕 第５図は従来の受信ボーレート設定方式を示すブロック
図である。図中５０はデイツプスイッチ等によるハード
設定、あるいはボーレートレジスタに対するソフト設定
によるボーレート設定部、５１はボーレート設定部５０
で選択されたボーレート指定信号５６により、各ボーレ
ート時のＰＬＬ用クロック５４の何れかを選択するＰＬ
Ｌ用クロック選択部である。ＰＬＬクロック５４はそれ
ぞれ、受信データのボーレートの１６倍の周波数となっ
ており、それにより受信データをサンプリングして正確
に受信ボーレートクロックの立ち上がりのタイミングを
定めている。５２はＰＬＬ用クロりク選択部５１で選択
されたＰＬＬ用クロック５７で５５の受信データＡと受
信ボーレート・クロック５８との同期をとるＰＬＬ部、
５３は５５の受信データＡを受信ボーレート・クロック
５８でサンプリングし、５９の受信データＢを出力する
ＦＦ（フリップ・フロック）である。
て、自動的にセンタ局での受信ボーレートを設定する方
式〔従来の技術〕 第５図は従来の受信ボーレート設定方式を示すブロック
図である。図中５０はデイツプスイッチ等によるハード
設定、あるいはボーレートレジスタに対するソフト設定
によるボーレート設定部、５１はボーレート設定部５０
で選択されたボーレート指定信号５６により、各ボーレ
ート時のＰＬＬ用クロック５４の何れかを選択するＰＬ
Ｌ用クロック選択部である。ＰＬＬクロック５４はそれ
ぞれ、受信データのボーレートの１６倍の周波数となっ
ており、それにより受信データをサンプリングして正確
に受信ボーレートクロックの立ち上がりのタイミングを
定めている。５２はＰＬＬ用クロりク選択部５１で選択
されたＰＬＬ用クロック５７で５５の受信データＡと受
信ボーレート・クロック５８との同期をとるＰＬＬ部、
５３は５５の受信データＡを受信ボーレート・クロック
５８でサンプリングし、５９の受信データＢを出力する
ＦＦ（フリップ・フロック）である。
この構成により、受信データＡのボーレートに合わせて
、ボーレート設定部５０においてデイツプスイッチ等に
よるハード設定、あるいはボーレートレジスタに対する
ソフトウェアの変更によりボーレート指定信号５６を設
定できるので、異なるボーレートに対しても１枚のプリ
ント板で対処できる。
、ボーレート設定部５０においてデイツプスイッチ等に
よるハード設定、あるいはボーレートレジスタに対する
ソフトウェアの変更によりボーレート指定信号５６を設
定できるので、異なるボーレートに対しても１枚のプリ
ント板で対処できる。
しかしながら、上記従来技術によれば、受信ボーレート
の変更がある場合には、スイッチ等によりハード設定を
変更するか、ソフトウェアの変更をしてボーレート・レ
ジスタの内容を変更する必要がある為、容易にボーレー
トを変更する事ができないといった問題点を生じていた
。特に、ソフトウェアの変更をＲＯＭで行っている場合
は、ＲＯＭの取替えといった面倒な作業を伴うという問
題があった。
の変更がある場合には、スイッチ等によりハード設定を
変更するか、ソフトウェアの変更をしてボーレート・レ
ジスタの内容を変更する必要がある為、容易にボーレー
トを変更する事ができないといった問題点を生じていた
。特に、ソフトウェアの変更をＲＯＭで行っている場合
は、ＲＯＭの取替えといった面倒な作業を伴うという問
題があった。
本発明の目的は、上記問題に鑑み、受信ボーレートの変
更に対しても人手を介することなく自動的にボーレート
の設定を可能にすることにある。
更に対しても人手を介することなく自動的にボーレート
の設定を可能にすることにある。
第１図は、本発明の受信ボーレート自動設定方式の原理
ブロック図である。第５図の従来方式と異なるところは
、第５図のボーレート設定部５０に代えて、第１図では
立ち上がり検出部１３とカウンタ１０とボーレート検出
部１１とによりボーレートを自動的に設定するようにし
たことである。
ブロック図である。第５図の従来方式と異なるところは
、第５図のボーレート設定部５０に代えて、第１図では
立ち上がり検出部１３とカウンタ１０とボーレート検出
部１１とによりボーレートを自動的に設定するようにし
たことである。
第１図中、１６は本発明の受信ボーレート自動設定方式
を適用するシステムで使用する最高ボーレートの１６倍
以上のクロックＡＣＬＫ、１３は１６のクロックＡＣＬ
Ｋで１９の受信データＡの立ち上がりを検出する立ち上
がり検出部、２０は立ち上がり検出部１３から立ち上が
り検出時に出力されるリセット信号、１０は１つのリセ
ット信号２０から次のリセット信号２０まで１６のクロ
ツりＡＣＬＫをカウントするカウンタ部、２１はカウン
タ部１０の出力するカウント結果、１１はカウント結果
２１により、ボーレートを検出するボーレート検出部、
１２はボーレート検出部１１から出力されるボーレート
指定信号２２により、各ボーレート時のＰＬＬ用クロッ
ク１８を選択するＰＬＬ用クロック選択部、１４はＰＬ
Ｌ用クロりク選択部１２で選択されたＰＬＬ用クロック
で１９の受信データＡと受信ボーレートクロック２４と
の同期をとるＰＬＬ部、１５は１９の受信データＡを受
信ボーレートクロック２４でサンプリングし、２５の受
信データＢを出力するＦＦ（フリップフロップ）である
。
を適用するシステムで使用する最高ボーレートの１６倍
以上のクロックＡＣＬＫ、１３は１６のクロックＡＣＬ
Ｋで１９の受信データＡの立ち上がりを検出する立ち上
がり検出部、２０は立ち上がり検出部１３から立ち上が
り検出時に出力されるリセット信号、１０は１つのリセ
ット信号２０から次のリセット信号２０まで１６のクロ
ツりＡＣＬＫをカウントするカウンタ部、２１はカウン
タ部１０の出力するカウント結果、１１はカウント結果
２１により、ボーレートを検出するボーレート検出部、
１２はボーレート検出部１１から出力されるボーレート
指定信号２２により、各ボーレート時のＰＬＬ用クロッ
ク１８を選択するＰＬＬ用クロック選択部、１４はＰＬ
Ｌ用クロりク選択部１２で選択されたＰＬＬ用クロック
で１９の受信データＡと受信ボーレートクロック２４と
の同期をとるＰＬＬ部、１５は１９の受信データＡを受
信ボーレートクロック２４でサンプリングし、２５の受
信データＢを出力するＦＦ（フリップフロップ）である
。
ＮＲＺ符号のＨＤＬＣフォーマットは、第２図に示す様
に“１”の連続が６ビツトの前と後ろのビットが“０”
であるフラグがデータの受信前のタイムフィル時に送出
される。この場合、１つのフラグの終わりにある“０′
″と次のフラグの先頭の“０”とを共有しないパターン
を第２図（Ａ）に示し、１つのフラグの終わりにある“
０”と次のフラグの先頭の“０”とを共有するパターン
を第２図（Ｂ）に示す。いずれのパターンでも、データ
送出前は連続６ビツトの“１”が送出され、る。
に“１”の連続が６ビツトの前と後ろのビットが“０”
であるフラグがデータの受信前のタイムフィル時に送出
される。この場合、１つのフラグの終わりにある“０′
″と次のフラグの先頭の“０”とを共有しないパターン
を第２図（Ａ）に示し、１つのフラグの終わりにある“
０”と次のフラグの先頭の“０”とを共有するパターン
を第２図（Ｂ）に示す。いずれのパターンでも、データ
送出前は連続６ビツトの“１”が送出され、る。
本発明ではこれを利用してデータ受信前に連続６ビツト
の“１”の継続時間を測定することにより、受信データ
のボーレートを判別する。即ち、第１図の一つのリセッ
ト信号２０から次のリセット信号２０までの時間が一番
長い１バイト（第２図（Ａ）の場合は８ビツト、第２図
（Ｂ）の場合は７ビツト））の時間を１６のクロックＡ
ＣＬＫによりカウンタ部１０でカウントし、カウント結
果２１により、７ビツトまたは８ビツトをどれだけのカ
ウントで受信したかを検出することにより受信データが
何ＢＰＳ時かを判定する。受信データの前には、必ずこ
のフラグが最低１バイト挿入されている為、データ受信
の前にボーレートを自動的に設定可能となる。
の“１”の継続時間を測定することにより、受信データ
のボーレートを判別する。即ち、第１図の一つのリセッ
ト信号２０から次のリセット信号２０までの時間が一番
長い１バイト（第２図（Ａ）の場合は８ビツト、第２図
（Ｂ）の場合は７ビツト））の時間を１６のクロックＡ
ＣＬＫによりカウンタ部１０でカウントし、カウント結
果２１により、７ビツトまたは８ビツトをどれだけのカ
ウントで受信したかを検出することにより受信データが
何ＢＰＳ時かを判定する。受信データの前には、必ずこ
のフラグが最低１バイト挿入されている為、データ受信
の前にボーレートを自動的に設定可能となる。
第３図は本発明の一実施例による受信ボーレート自動設
定方式を説明するブロック図である。本実施例では受信
ボーレートの種類として、３ＱＱＢＰＳ、６００ＢＰＳ
、 １２００ＢＰＳ、 ２４００ＢＰＳ、 ４８００Ｂ
ＰＳ、 ９６００ＢＰＳの６通りを想定している。
定方式を説明するブロック図である。本実施例では受信
ボーレートの種類として、３ＱＱＢＰＳ、６００ＢＰＳ
、 １２００ＢＰＳ、 ２４００ＢＰＳ、 ４８００Ｂ
ＰＳ、 ９６００ＢＰＳの６通りを想定している。
図中、３７は最高ボーレート９６００ＢＰＳ ｘ １６
の１５３．６ＫＨｚのクロック信号であって第１図のク
ロック信号１６に対応するもの、３６はクロック３７で
受信データ３８の立ち上がりを検出する立ち上がり検出
部であって第１図の立ち上がり検出部１３に対応するも
の、４０は立ち上がり検出部３６から立ち上がり検出時
に出力されるリセット信号であって第１図のリセット信
号２０に対応するもの、３０は１つのリセット信号４０
から次のリセット信号４０までクロック信号３７をカウ
ントするカウンタ部であって第１図のカウンタ部１０に
対応するもの、４１はカウンタ部３０の出力Ｑ１から出
力される９６００８ＰＳ検出用のカウント結果である。
の１５３．６ＫＨｚのクロック信号であって第１図のク
ロック信号１６に対応するもの、３６はクロック３７で
受信データ３８の立ち上がりを検出する立ち上がり検出
部であって第１図の立ち上がり検出部１３に対応するも
の、４０は立ち上がり検出部３６から立ち上がり検出時
に出力されるリセット信号であって第１図のリセット信
号２０に対応するもの、３０は１つのリセット信号４０
から次のリセット信号４０までクロック信号３７をカウ
ントするカウンタ部であって第１図のカウンタ部１０に
対応するもの、４１はカウンタ部３０の出力Ｑ１から出
力される９６００８ＰＳ検出用のカウント結果である。
同様にカウンタ出力Ｑ２は４８００ＢＰＳ 、 Ｑ ３
は２４００ＢＰＳ 、 Ｑ ４は・・・・・・Ｑ６は３
００ＢＰＳ検出用のカウント結果である。３１はカウン
ト結果４１の立ち上がりをラッチするＦＦ （フリップ
フロップ）、３２は３１ＯＦＦ（フリップフロップ）の
出力４２の立ち上がりをラッチするＦＦ、３４はＦＦ３
２の出力４３と４６の９６００ＢＰＳ時のＰＬＬ用クロ
ック信号（９６００Ｘ １６Ｈｚ） との論理積を行
うＡＮＤゲート、３５はＡＮＤゲート３４と同様に各ボ
ーレート時のＰＬＬ用クロック信号（４８００Ｘ １６
Ｈｚ。
は２４００ＢＰＳ 、 Ｑ ４は・・・・・・Ｑ６は３
００ＢＰＳ検出用のカウント結果である。３１はカウン
ト結果４１の立ち上がりをラッチするＦＦ （フリップ
フロップ）、３２は３１ＯＦＦ（フリップフロップ）の
出力４２の立ち上がりをラッチするＦＦ、３４はＦＦ３
２の出力４３と４６の９６００ＢＰＳ時のＰＬＬ用クロ
ック信号（９６００Ｘ １６Ｈｚ） との論理積を行
うＡＮＤゲート、３５はＡＮＤゲート３４と同様に各ボ
ーレート時のＰＬＬ用クロック信号（４８００Ｘ １６
Ｈｚ。
２４００ Ｘ １６Ｈｚ、 １２００ Ｘ １６Ｈｚ、
６００ Ｘ １６Ｈｚ、 ６００ Ｘ １６Ｈｚ）と
、各ボーレート検出用カウント結果との論理積を行った
結果の論理和を行うＯＲゲート、３３はシステムリセッ
ト信号３９と、９６００ＢＰＳの１つ下のボーレートで
ある４８００ＢＰＳ検出用カウンタ結果との論理積を行
い、ＦＦ３２を４５でリセットするＡＮＤゲートである
。
６００ Ｘ １６Ｈｚ、 ６００ Ｘ １６Ｈｚ）と
、各ボーレート検出用カウント結果との論理積を行った
結果の論理和を行うＯＲゲート、３３はシステムリセッ
ト信号３９と、９６００ＢＰＳの１つ下のボーレートで
ある４８００ＢＰＳ検出用カウンタ結果との論理積を行
い、ＦＦ３２を４５でリセットするＡＮＤゲートである
。
第４図はカウンタ部３０の出力を説明する表図である。
図に示すように、９６００８ＰＳの信号を１ビット受け
る間に１５３．６ ＫＨｚのクロック信号で１６回のク
ロックがカウントされ、７ビツト受ける間に１１２回、
８ビット受ける間に１２８回カウントされる。同様に、
４８００８ＰＳを１ビツトうける間に３２回、７ビツト
で２２４回、８ビツトで２５６回カウントされる。２４
００８ＰＳ及びそれ以下の受信ボーレートについても同
様に図に示すカウント数がカウントされる。
る間に１５３．６ ＫＨｚのクロック信号で１６回のク
ロックがカウントされ、７ビツト受ける間に１１２回、
８ビット受ける間に１２８回カウントされる。同様に、
４８００８ＰＳを１ビツトうける間に３２回、７ビツト
で２２４回、８ビツトで２５６回カウントされる。２４
００８ＰＳ及びそれ以下の受信ボーレートについても同
様に図に示すカウント数がカウントされる。
受信ボーレートが４８００８ＰＳの場合について第３図
の装置の動作を説明する。
の装置の動作を説明する。
第２図（Ｂ）に示した様にフラグの“０”のビットが次
のフラグと重なっている場合がある為、立ち上がりから
次の立ち上がりまでが７ビツト長の場合がある。よって
、本実施例では７ビツト長の時間検出を行い、ボーレー
トを検出することにする。第４図の表図に示す様に、４
８００ＢＰＳ時の７ビツト長は１５３．６ＫＨｚ−クロ
ックを２２４回カウントした時間長である。受信データ
の立ち上がり検出部３６は２つのフリップフロップ３６
１及び３６２を接続して構成されているので、受信デー
タの立ち上がり検出後から、カウンタ部３０でカウント
開始までに２クロツク長必要である。このため、カウン
タ部３０は、受信データの立ち上がりから１５３゜６Ｋ
Ｈｚのクロックを２２２回カウントするまでにリセット
されない限りその出力Ｑ２が“０″から“１”に変化す
るように構成されている。
のフラグと重なっている場合がある為、立ち上がりから
次の立ち上がりまでが７ビツト長の場合がある。よって
、本実施例では７ビツト長の時間検出を行い、ボーレー
トを検出することにする。第４図の表図に示す様に、４
８００ＢＰＳ時の７ビツト長は１５３．６ＫＨｚ−クロ
ックを２２４回カウントした時間長である。受信データ
の立ち上がり検出部３６は２つのフリップフロップ３６
１及び３６２を接続して構成されているので、受信デー
タの立ち上がり検出後から、カウンタ部３０でカウント
開始までに２クロツク長必要である。このため、カウン
タ部３０は、受信データの立ち上がりから１５３゜６Ｋ
Ｈｚのクロックを２２２回カウントするまでにリセット
されない限りその出力Ｑ２が“０″から“１”に変化す
るように構成されている。
同様にカウンタ部３０の出力Ｑ１は９６００ＢＰＳを７
ビツト、Ｑ３は２４００ＢＰＳを７ビツト、０４は１２
００ＢＰＳを７ビツト、Ｑ５は６００ＢＰＳを７ビツト
、Ｑ６は３００ＢＰＳを７ビツト、の連続“１”をそれ
ぞれ受信したときに“１”を出力する。
ビツト、Ｑ３は２４００ＢＰＳを７ビツト、０４は１２
００ＢＰＳを７ビツト、Ｑ５は６００ＢＰＳを７ビツト
、Ｑ６は３００ＢＰＳを７ビツト、の連続“１”をそれ
ぞれ受信したときに“１”を出力する。
第３図において、受信データ３８が“０”から“１”へ
変化すると立ち上がり検出部３６において、立ち上がり
を検出し、１５３．６ＫＨｚクロツク３７の１クロツク
長のリセット信号を出力する。その後、カウンタ部３０
でカウントアツプし１１０クロック分の連続“１”を受
信すると、カウンタ部３０の出力Ｑ１が“０”から“１
″に変化し、３１のＦＦ３１が“１”をラッチし、ＦＦ
３２も“１”をラッチし、ＡＮＤゲート３４及びＯＲゲ
ート４８を通って（９６００Ｘ １６） ＨｚのＰＬＬ
用りＤ ７りが出力される。リセット信号４０がカウン
タ部３０に与えられない限り、更にカウンタ部３０がカ
ウントアツプし２２２クロック分の連続“１”を受信す
ると、゛カウンタ部３０の出力Ｑ２が“Ｏ”から“１”
に変化する。この変化により、４４の負論理のラッチ信
号が生成され、それによりＦＦ３２をリセットし、ＦＦ
３２の正論理のラッチ信号出力４３が“１″から“０”
に変化し、これにより、ＯＲゲート４８からは（９６０
０Ｘ １６） ＨｚのＰＬＬ用り０−）りに代えて、（
４８００Ｘ １６） ＨｚのＰＬＬ用クロックが出力さ
れる。カウンタ部３０が２２２クロック分のクロック信
号を受信した段階でリセット信号４０が発生すると、受
信データから７ビツトの連続“１”を受信したことにな
り、第４図の表図かられかるよう受信データのボーレー
トは４８００ＢＰＳである。したがって、ＯＲゲート４
８からは受信データのボーレートに適合した（４８００
Ｘ １６）ＨｚのＰＬＬ用クロック信号が自動的に出
力されていることがわかる。
変化すると立ち上がり検出部３６において、立ち上がり
を検出し、１５３．６ＫＨｚクロツク３７の１クロツク
長のリセット信号を出力する。その後、カウンタ部３０
でカウントアツプし１１０クロック分の連続“１”を受
信すると、カウンタ部３０の出力Ｑ１が“０”から“１
″に変化し、３１のＦＦ３１が“１”をラッチし、ＦＦ
３２も“１”をラッチし、ＡＮＤゲート３４及びＯＲゲ
ート４８を通って（９６００Ｘ １６） ＨｚのＰＬＬ
用りＤ ７りが出力される。リセット信号４０がカウン
タ部３０に与えられない限り、更にカウンタ部３０がカ
ウントアツプし２２２クロック分の連続“１”を受信す
ると、゛カウンタ部３０の出力Ｑ２が“Ｏ”から“１”
に変化する。この変化により、４４の負論理のラッチ信
号が生成され、それによりＦＦ３２をリセットし、ＦＦ
３２の正論理のラッチ信号出力４３が“１″から“０”
に変化し、これにより、ＯＲゲート４８からは（９６０
０Ｘ １６） ＨｚのＰＬＬ用り０−）りに代えて、（
４８００Ｘ １６） ＨｚのＰＬＬ用クロックが出力さ
れる。カウンタ部３０が２２２クロック分のクロック信
号を受信した段階でリセット信号４０が発生すると、受
信データから７ビツトの連続“１”を受信したことにな
り、第４図の表図かられかるよう受信データのボーレー
トは４８００ＢＰＳである。したがって、ＯＲゲート４
８からは受信データのボーレートに適合した（４８００
Ｘ １６）ＨｚのＰＬＬ用クロック信号が自動的に出
力されていることがわかる。
このＰＬＬ用クロック信号は、第１図のＰＬＬ部１４に
与えられ、以下従来同様にして受信データＢが得られる
。
与えられ、以下従来同様にして受信データＢが得られる
。
以上の説明から明らかなように、本発明によれば、受信
ボーレートの設定が自動で行われ、スイッチ等のハード
設定、あるいは、ボーレートレジスタに対するソフト設
定の変更を行わずして、ボーレートの変更を自動的に行
う事ができる。
ボーレートの設定が自動で行われ、スイッチ等のハード
設定、あるいは、ボーレートレジスタに対するソフト設
定の変更を行わずして、ボーレートの変更を自動的に行
う事ができる。
第１図は本発明の原理ブロック図、
第２図は本発明に適用されるＮＲＺ符号のフラグのフォ
ーマットを示す図、 第３図は本発明の実施例による受信ボーレート自動設定
方式を説明するブロック図、 第４図は受信ボーレートとカウント回数の関係を示す表
図、 第５図は従来の受信ボーレート自動設定方式を説明する
ブロック図である。 図において、 １０はカウンタ部、 １１はボーレート検出部、 １２はＰＬＬ用クロック選択部、 １３は立ち上がり検出部、 １４はＰＬＬ部、 １５はフリップフロップである。
ーマットを示す図、 第３図は本発明の実施例による受信ボーレート自動設定
方式を説明するブロック図、 第４図は受信ボーレートとカウント回数の関係を示す表
図、 第５図は従来の受信ボーレート自動設定方式を説明する
ブロック図である。 図において、 １０はカウンタ部、 １１はボーレート検出部、 １２はＰＬＬ用クロック選択部、 １３は立ち上がり検出部、 １４はＰＬＬ部、 １５はフリップフロップである。
Claims (1)
- １、通信プロトコルにＮＲＺ符号のＨＤＬＣフォーマッ
トを使用し、タイムフィル時にフラグを送信する、通信
のボーレート設定において、受信データの該フラグの立
ち上がり時にカウンタをリセットする立ち上がり検出部
（１３）、受信データの該フラグの立ち上がりから次の
立ち上がりまでをカウントアップするカウンタ部（１０
）、該カウンタ部のカウント結果に基づきボーレート指
定信号を出力するボーレート検出部（１１）、及び該ボ
ーレート検出部からのボーレート指定信号により対応す
るボーレートの受信データを検出するためのＰＬＬ用ク
ロック信号を選択するＰＬＬ用クロック選択部（１２）
を具備し、受信データの該フラグの１つの立ち上がりか
ら次の立ち上がりまでの時間を該カウンタ部で積算し、
その積算値により、ボーレートを判断することにより、
受信ボーレートを自動的に判定し設定できる事を特徴と
した受信ボーレート自動設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140061A JPH0435537A (ja) | 1990-05-31 | 1990-05-31 | 受信ボーレート自動設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140061A JPH0435537A (ja) | 1990-05-31 | 1990-05-31 | 受信ボーレート自動設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0435537A true JPH0435537A (ja) | 1992-02-06 |
Family
ID=15260073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2140061A Pending JPH0435537A (ja) | 1990-05-31 | 1990-05-31 | 受信ボーレート自動設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0435537A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0607037A2 (en) * | 1993-01-12 | 1994-07-20 | Nec Corporation | Radio paging receiver |
| DE4308418A1 (de) * | 1993-03-17 | 1994-09-22 | Elsa Gmbh | Bitratenerkennung |
| US5350438A (en) * | 1991-05-23 | 1994-09-27 | Toyota Jidosha Kabushiki Kaisha | Method and apparatus for removing plated metal from steel sheet scraps |
| EP0883312A2 (en) * | 1997-06-06 | 1998-12-09 | Nec Corporation | Radio selective pager |
| KR100824221B1 (ko) * | 2007-03-22 | 2008-04-24 | 주식회사 윈 | 자동식 소화노즐 |
| JP2009077126A (ja) * | 2007-09-20 | 2009-04-09 | Auto Network Gijutsu Kenkyusho:Kk | 電子制御ユニット |
| JP2010109860A (ja) * | 2008-10-31 | 2010-05-13 | Mitsubishi Electric Corp | 通信速度検出装置および通信装置 |
| JP2014187633A (ja) * | 2013-03-25 | 2014-10-02 | Spansion Llc | シリアル通信システム、受信装置およびシリアル通信方法 |
| CN112821985A (zh) * | 2020-12-31 | 2021-05-18 | 珠海格力电器股份有限公司 | 编码器的控制方法及控制装置、伺服电机、编码器 |
-
1990
- 1990-05-31 JP JP2140061A patent/JPH0435537A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5350438A (en) * | 1991-05-23 | 1994-09-27 | Toyota Jidosha Kabushiki Kaisha | Method and apparatus for removing plated metal from steel sheet scraps |
| EP0607037A2 (en) * | 1993-01-12 | 1994-07-20 | Nec Corporation | Radio paging receiver |
| EP0607037A3 (en) * | 1993-01-12 | 1994-10-19 | Nec Corp | Radio call receiver. |
| DE4308418A1 (de) * | 1993-03-17 | 1994-09-22 | Elsa Gmbh | Bitratenerkennung |
| US5631925A (en) * | 1993-03-17 | 1997-05-20 | Elsa Gmbh | Bit rate detection |
| EP0883312A3 (en) * | 1997-06-06 | 2000-02-09 | Nec Corporation | Radio selective pager |
| EP0883312A2 (en) * | 1997-06-06 | 1998-12-09 | Nec Corporation | Radio selective pager |
| US6215414B1 (en) | 1997-06-06 | 2001-04-10 | Nec Corporation | Radio selective pager |
| KR100824221B1 (ko) * | 2007-03-22 | 2008-04-24 | 주식회사 윈 | 자동식 소화노즐 |
| JP2009077126A (ja) * | 2007-09-20 | 2009-04-09 | Auto Network Gijutsu Kenkyusho:Kk | 電子制御ユニット |
| JP2010109860A (ja) * | 2008-10-31 | 2010-05-13 | Mitsubishi Electric Corp | 通信速度検出装置および通信装置 |
| JP2014187633A (ja) * | 2013-03-25 | 2014-10-02 | Spansion Llc | シリアル通信システム、受信装置およびシリアル通信方法 |
| CN112821985A (zh) * | 2020-12-31 | 2021-05-18 | 珠海格力电器股份有限公司 | 编码器的控制方法及控制装置、伺服电机、编码器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3982195A (en) | Method and apparatus for decoding diphase signals | |
| US4596025A (en) | Timing synchronization circuit | |
| US5654983A (en) | Method and apparatus of operating data communications equipment in command mode and autobauding | |
| JPH0435537A (ja) | 受信ボーレート自動設定方式 | |
| US5208831A (en) | Network interface system | |
| JPH10322404A (ja) | シリアルデータ通信方法および装置 | |
| JP2003134098A (ja) | シリアル受信装置 | |
| EP0707766B1 (en) | Start-stop receiver | |
| JP3277948B2 (ja) | ディジタル信号受信装置 | |
| US4558409A (en) | Digital apparatus for synchronizing a stream of data bits to an internal clock | |
| US5208840A (en) | Method and arrangement for detecting framing bit sequence in digital data communications system | |
| JPH03205942A (ja) | 通信ネットワークに接続される端末装置 | |
| KR0176139B1 (ko) | 비트 동기회로 | |
| KR940008107B1 (ko) | 데이타 전송장치 | |
| KR950001927B1 (ko) | 디지탈 데이타 동기 신호 검출회로 | |
| JPH04145566A (ja) | シリアル転送回路 | |
| JP2680971B2 (ja) | 調歩同期通信速度検出回路 | |
| JPS61212937A (ja) | フレ−ム同期伝送装置 | |
| JPS63202149A (ja) | 同期伝送方式 | |
| KR100218467B1 (ko) | 전화기 신호 자동인지 장치 | |
| JPH0124992Y2 (ja) | ||
| JPH0211049A (ja) | シリアル・データ伝送速度検出回路 | |
| JPH0526915A (ja) | 周波数判定装置 | |
| JPS63107329A (ja) | 通信速度自動検出装置 | |
| JPS61192161A (ja) | 通信方式 |