JPH0435519A

JPH0435519A - フィルタ回路

Info

Publication number: JPH0435519A
Application number: JP14231290A
Authority: JP
Inventors: Keijiro Ueki; 敬次郎植木
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1990-05-31
Filing date: 1990-05-31
Publication date: 1992-02-06

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、ＩＣ化に好適なフィルタ回路に関するもので
、特に低いカットオフ周波数が得られるフィルタ回路に
関する。

（ロ）従来の技術負帰還型の差動増幅器の出力端にコンデンサを接続し、
ローパス特性を得るフィルタ回路が知られている０例え
ば、特公平１−５４８８４号公報に記載されている。第
２図は、その様なフィルタ回路を示すものである。第２
図におけるコンデンサ（１）の容量をＣ２抵抗（２）及
び（３）の抵抗値をＲ９定電流源（４）の電流値をＩ＋
＋定電流源（５）の電流値をＩ、とすると、そのカット
オフ周波数ｆｃはとなる。その為、第２図の回路において、低いカットオ
フ周波数を得ようとする場合、電流ＩＩ及び！、の比を
大きくすると共にコンデンサＣ及び抵抗Ｒの値を出来る
だけ大きく設定していた。

（ハ）発明が解決しようとする課題しかしながら、抵抗（２）及び（３）の値Ｒを大きくす
ると、差動増幅器〈６〉がオブセッ！・を持つようにな
ってしまい、更に大なる抵抗（２）及び（３）はＩＣ化
にも不適であるという問題があった。

（ニ）課題を解決するだめの手段本発明は、」二連の点に鑑み成されたもので、ベースが
入力端子に接続され、エミッタが抵抗の一端に接続され
た第１トランジスタと、エミッタが前記抵抗の他端に接
続された第２トランジスタと、前記第１及び第２トラン
ジスタの差動出力信号を更に増幅する差動増幅器と、該
差動増幅器の出力信号を前記第２トランジスタのベース
に帰還させる帰還手段と、前記差動増幅器の出力端に接
続きれたコンデンサとから成るフィルタ回路において、
前記入力端子と前記第１トランジスタのベースとの間に
接続された第１の抵抗と、前記第１及び第２トランジス
タのベース間に接続された第２の抵抗とを設けたことを
特徴とする。

（＊）作用本発明に依れば、入力端子と第１トランジスタのベース
との間に第１の抵抗を、第１及び第２トランジスタのベ
ース間に第２の抵抗を設けているので、第１及び第２ト
ランジスタのエミッタ間に配置される抵抗の値を小さく
することが出来、カットオフ周波数の低下が計れる。

（へ）実施例第１図は、本発明の一実施例を示すもので、（７）はエ
ミッタが抵抗（８）を介して共通接続された第１及び第
２トランジスタ（９）及び（１０）から成る第１差動増
幅器、（１１〉は入力端子（１２〉と前記第１トランジ
スタ（９）のベースとの間に接続された第１抵抗、（１
３）は前記第１及び第２トランジスタ（９）及び（１０
）のベース間に接続きれた第２抵抗、（１４）は第１差
動増幅器（７）の出力信号を更に増幅する第２差動増幅
器、及び（１５）は第２差動増幅器（１４〉の出力端に
接続されたコンデンサである。

第１図のフィルタ回路で第１及び第２抵抗（１１）及び
（１３）を無視し、コンデンサ（１５）の容量をＣ１゜
抵抗（８〉の抵抗値をＲゆ、定電流源（１６）及び（１
７）の電流値を１．定電ｉ源（１８）の電流値を工。と
すると、そのカットオフ周波数ｆｃ、はとなる。第（２）式の電ＢＥ　Ｉの変化分△Ｉは、△Ｉ
−△Ｖ／Ｒ，・・・・・・・・・・・・（３）となる。

第（３）式から電圧ΔＶを低下させれば、前記変化分Δ
■が低下し、カットオフ周波数ｆｃ。

の低下が計れることが明らかである。そこで、第１図の
回路においては、第１及び第２抵抗（１１）及び（１３
）を設け、入力信号の分圧を行ない、その分だＣＪ低抵
抗８）の値Ｒ０をノ」−さくする。前記第１及び第２抵
抗（１］）及び（１３）の値をそれぞれＲａ及びＲｂと
すると、入力信号は、Ｒｂ／（Ｒａ＋Ｒｈ）だけ分圧さ
れるので、実際のカッ［・オフ周波数ｆｃ。

は、１）及びり１３）を挿入すれは抵抗（８）の値Ｒ０をＲ
ｂ／（Ｒ，ａ＋Ｒｂ）倍に小きくすることが出来、オフ
セットの発生を防止出来る。

（ト）発明の効果以上述べた如く、本発明に依ればオフセットの発生がな
いとともに低いカットオフ周波数のフィルタ回路を提供
することが出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路図、及び第２図
は、従来のフィルタ回路である。（８）・・・抵抗、　（９）・・・第１トランジスタ、
　（１０）・・・第２トランジスタ、　（１１）・・・
第１抵抗、　（１３）・・・第２抵抗、　（１４）・・
・第２差動増幅器、　（１５）・・・コンデンサ。

Claims

【特許請求の範囲】

（１）ベースが入力端子に接続され、エミッタが抵抗の
一端に接続された第１トランジスタと、エミッタが前記
抵抗の他端に接続された第２トランジスタと、前記第１及び第２トランジスタの差動出力信号を更に増
幅する差動増幅器と、該差動増幅器の出力信号を前記第２トランジスタのベー
スに帰還させる帰還手段と、前記差動増幅器の出力端に接続されたコンデンサとから
成るフィルタ回路において、前記入力端子と前記第１トランジスタのベースとの間に
接続された第１の抵抗と、前記第１及び第２トランジスタのベース間に接続された
第２の抵抗とを設けたことを特徴とするフィルタ回路。