JPH0435394A - 高品位テレビ信号符号化装置 - Google Patents
高品位テレビ信号符号化装置Info
- Publication number
- JPH0435394A JPH0435394A JP2137550A JP13755090A JPH0435394A JP H0435394 A JPH0435394 A JP H0435394A JP 2137550 A JP2137550 A JP 2137550A JP 13755090 A JP13755090 A JP 13755090A JP H0435394 A JPH0435394 A JP H0435394A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- synchronization
- color difference
- phase
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims description 18
- 230000001360 synchronised effect Effects 0.000 claims description 14
- 238000005070 sampling Methods 0.000 abstract description 21
- 230000003287 optical effect Effects 0.000 abstract description 9
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 12
- 230000003111 delayed effect Effects 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
- H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
- H04N5/0736—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations using digital storage buffer techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/04—Colour television systems using pulse code modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/95—Time-base error compensation
- H04N5/956—Time-base error compensation by using a digital memory with independent write-in and read-out clock generators
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要］
高品位テレビ信号（以下ＨＤＴＶ信号と称す）符号化装
置に関し、 入力する、輝度信号、２つの色差信号夫々間の時間的ず
れが、従来と同じく同期信号周期の１／２以内ならば、
１サンプリングクロック周期幅以下のずれ迄に補正出来
るＨＤＴＶ信号符号化装置の提供を目的とし、 輝度信号と２種類の色差信号の３つの信号成分から夫々
同期信号を検出する第１．第２．第３の同期信号検出部
と、 該第１．第２．第３の同期信号検出部にて夫々検出した
同期信号を夫々入力し、入力した同期信号に同期したク
ロックを発生する第１．第２．第３の位相同期回路と、 該輝度信号と２種類の色差信号を夫々、該第１゜第２．
第３の位相同期回路夫々の出力クロックを用い、ディジ
タル値に変換する第１．第２．第３のアナログ・ディジ
タル変換器と、 該第１．第２．第３のアナログ・ディジタル変換器にて
夫々ディジタルに変換された信号を、該第１、第２．第
３の位相同期回路夫々の出力クロックにて書き込む第１
．第２．第３のメモリと、該第１．第２．第３のメモリ
に夫々書き込まれた信号成分の、同期信号の位相を揃え
て読み出すことが出来るよう位相を調整した読み出しク
ロックを発生するリードクロツタ発生部とを備えた構成
とする。
置に関し、 入力する、輝度信号、２つの色差信号夫々間の時間的ず
れが、従来と同じく同期信号周期の１／２以内ならば、
１サンプリングクロック周期幅以下のずれ迄に補正出来
るＨＤＴＶ信号符号化装置の提供を目的とし、 輝度信号と２種類の色差信号の３つの信号成分から夫々
同期信号を検出する第１．第２．第３の同期信号検出部
と、 該第１．第２．第３の同期信号検出部にて夫々検出した
同期信号を夫々入力し、入力した同期信号に同期したク
ロックを発生する第１．第２．第３の位相同期回路と、 該輝度信号と２種類の色差信号を夫々、該第１゜第２．
第３の位相同期回路夫々の出力クロックを用い、ディジ
タル値に変換する第１．第２．第３のアナログ・ディジ
タル変換器と、 該第１．第２．第３のアナログ・ディジタル変換器にて
夫々ディジタルに変換された信号を、該第１、第２．第
３の位相同期回路夫々の出力クロックにて書き込む第１
．第２．第３のメモリと、該第１．第２．第３のメモリ
に夫々書き込まれた信号成分の、同期信号の位相を揃え
て読み出すことが出来るよう位相を調整した読み出しク
ロックを発生するリードクロツタ発生部とを備えた構成
とする。
本発明は、ＨＤＴＶ信号符号化装置に関し、特にＨＤＴ
Ｖ信号の受信時におけるＨＤＴＶ信号成分の同期方式の
改良に関する。
Ｖ信号の受信時におけるＨＤＴＶ信号成分の同期方式の
改良に関する。
ＨＤＴＶ信号は輝度信号と２種類の色差信号の３つの信
号成分により構成される。通常これら３つの信号は夫々
異なった同軸ケーブルによりそれぞれ装置間で受は渡し
される。これがうまく一致しないと画像信号中の変化が
大きい部分（エツジ部）等においては、輝度信号と色差
信号がずれてしまい、絵が２重に見える等の画質の劣化
を引き起こす原因となる。よって以上の３つの信号成分
の位相を同期させ画質の劣化を防止する必要がある。
号成分により構成される。通常これら３つの信号は夫々
異なった同軸ケーブルによりそれぞれ装置間で受は渡し
される。これがうまく一致しないと画像信号中の変化が
大きい部分（エツジ部）等においては、輝度信号と色差
信号がずれてしまい、絵が２重に見える等の画質の劣化
を引き起こす原因となる。よって以上の３つの信号成分
の位相を同期させ画質の劣化を防止する必要がある。
第４図は従来例のＨＤＴＶ信号符号化装置のブロック図
、第５図は他の従来例のＨＤＴＶ信号符号化装置のブロ
ック図、第６図は入力されたＨＤＴＶ信号の各信号成分
を示す図である。
、第５図は他の従来例のＨＤＴＶ信号符号化装置のブロ
ック図、第６図は入力されたＨＤＴＶ信号の各信号成分
を示す図である。
第４図において、例えばＶＴＲ等の映像信号入力源６０
からＨＤＴＶ信号の構成要素である輝度信号Ｙと色差信
号Ｐ Ｒ，Ｐ、が夫々一定の長さの３つの線路により符
号化装置に入力する。
からＨＤＴＶ信号の構成要素である輝度信号Ｙと色差信
号Ｐ Ｒ，Ｐ、が夫々一定の長さの３つの線路により符
号化装置に入力する。
符号化装置ではまず、入力する輝度信号Ｙと色差信号Ｐ
、 、Ｐ、が夫々Ａ／Ｄ変換器７，８．９に入力し、
ディジタル信号に変換し、変換したディジタル信号は符
号化部３０に入力して符号化し、電気・光変換部４０に
て光信号に変換し、光伝送路に送出している。
、 、Ｐ、が夫々Ａ／Ｄ変換器７，８．９に入力し、
ディジタル信号に変換し、変換したディジタル信号は符
号化部３０に入力して符号化し、電気・光変換部４０に
て光信号に変換し、光伝送路に送出している。
又入力したＨＤＴＶ信号の信号成分の内、何れか１つの
信号（例えば輝度信号Ｙとして以下説明する）が水平同
期検出部１°に入力し水平同期信号が検出され、検出さ
れた水平同期信号はＰＬＬ回路（位相同期回路）４に入
力し、ＰＬＬ回路４ではクロックの位相を水平同期信号
に同期させ分周した後、Ａ／Ｄ変換器７，８．９のサン
プリングクロックとして出力している。
信号（例えば輝度信号Ｙとして以下説明する）が水平同
期検出部１°に入力し水平同期信号が検出され、検出さ
れた水平同期信号はＰＬＬ回路（位相同期回路）４に入
力し、ＰＬＬ回路４ではクロックの位相を水平同期信号
に同期させ分周した後、Ａ／Ｄ変換器７，８．９のサン
プリングクロックとして出力している。
しかしながら、第４図の従来例では、画質の劣化を防止
する為には、輝度信号と２つの色差信号が各装置の入出
力点で時間的なずれを持たないように装置のインタフェ
ースを規定した上で、装置間を接続する各ケーブルの長
さを一定にする等設計上の制約をする必要があった。
する為には、輝度信号と２つの色差信号が各装置の入出
力点で時間的なずれを持たないように装置のインタフェ
ースを規定した上で、装置間を接続する各ケーブルの長
さを一定にする等設計上の制約をする必要があった。
そこで、設計上の制約を緩和出来る為に、輝度信号と２
つの色差信号の間に時間的な誤差のあるＨＤＴＶ信号が
入力した場合でも、その誤差が同期信号周期の１重２以
内ならば誤差を補正出来るＨＤＴＶ信号符号化装置を本
出願人は、平成１年１２月６日特願昭６４−７１６７４
０にて特許出願をしている。この特許出願を従来例とし
て第５図に示しであるので、第５図について特徴点を主
体に説明する。
つの色差信号の間に時間的な誤差のあるＨＤＴＶ信号が
入力した場合でも、その誤差が同期信号周期の１重２以
内ならば誤差を補正出来るＨＤＴＶ信号符号化装置を本
出願人は、平成１年１２月６日特願昭６４−７１６７４
０にて特許出願をしている。この特許出願を従来例とし
て第５図に示しであるので、第５図について特徴点を主
体に説明する。
以下入力する３つの信号成分の内、輝度信号を基準信号
とし、又時間的な補正をする為には、基準信号の輝度信
号を一番遅れた信号とし、これに他の信号も合うように
遅延させる必要がある。
とし、又時間的な補正をする為には、基準信号の輝度信
号を一番遅れた信号とし、これに他の信号も合うように
遅延させる必要がある。
ここで、輝度信号Ｙと２つの色差信号Ｐ ｌ、Ｐｌの時
間差が（１／２周期＞Ｙ＞−１／２周期）になることを
前提とすると、第６図に示す如く、輝度信号Ｙを１／２
周期遅延させることで常に輝度信号Ｙを一番遅れた信号
成分にすることが出来る。
間差が（１／２周期＞Ｙ＞−１／２周期）になることを
前提とすると、第６図に示す如く、輝度信号Ｙを１／２
周期遅延させることで常に輝度信号Ｙを一番遅れた信号
成分にすることが出来る。
符号化装置内では、入力した輝度信号Ｙと２つの色差信
号Ｐ ＊ ＋Ｐｌが夫々Ａ／Ｄ変換器７，８゜９と、水
平同期検出部１“、２°、３′に入力し、Ａ／Ｄ変換器
７，８．９では、入力したＨＤＴＶ信号成分の夫々を４
５ＭＨｚのサンプリングクロックでディジタル信号に変
換し、基準信号である輝度信号Ｙは１／２水平同期信号
周期固定遅延部（１／２Ｈ固定遅延部）５０にて、第６
図に示す如＜１／２Ｈ遅延させて他の信号成分に対して
遅れた信号として符号化部３０に入力する。
号Ｐ ＊ ＋Ｐｌが夫々Ａ／Ｄ変換器７，８゜９と、水
平同期検出部１“、２°、３′に入力し、Ａ／Ｄ変換器
７，８．９では、入力したＨＤＴＶ信号成分の夫々を４
５ＭＨｚのサンプリングクロックでディジタル信号に変
換し、基準信号である輝度信号Ｙは１／２水平同期信号
周期固定遅延部（１／２Ｈ固定遅延部）５０にて、第６
図に示す如＜１／２Ｈ遅延させて他の信号成分に対して
遅れた信号として符号化部３０に入力する。
又２つの色差信号Ｐ ＊ ＋Ｐｌはシフトレジスタ等の
可変遅延素子部５１．５２に入力し遅延されて符号化部
３０に入力する。
可変遅延素子部５１．５２に入力し遅延されて符号化部
３０に入力する。
上記１／２Ｈ固定遅延部５０では、例えばＢＴＡ規格の
ＨＤＴＶ信号ではライン周波数が３３゜７５ＫＨｚであ
るので、１つの水平同期期間内には１３２０サンプルあ
ることになる。よってここで示した１／２Ｈ固定遅延部
５′０では６６０サンプル分の固定遅延部となる。
ＨＤＴＶ信号ではライン周波数が３３゜７５ＫＨｚであ
るので、１つの水平同期期間内には１３２０サンプルあ
ることになる。よってここで示した１／２Ｈ固定遅延部
５′０では６６０サンプル分の固定遅延部となる。
一方水平同期検出部１°、２’、３’では、各信号成分
の水平同期信号を検出し、同期検出信号として出力して
いる。ここで検出した輝度信号Ｙの同期検出信号をＰＬ
Ｌ回路４に入力させてサンプリングクロックを水平同期
信号に同期させ、こうして発生した４５ＭＨｚのサンプ
リングクロックをＡ／Ｄ変換器７，８．９に出力する。
の水平同期信号を検出し、同期検出信号として出力して
いる。ここで検出した輝度信号Ｙの同期検出信号をＰＬ
Ｌ回路４に入力させてサンプリングクロックを水平同期
信号に同期させ、こうして発生した４５ＭＨｚのサンプ
リングクロックをＡ／Ｄ変換器７，８．９に出力する。
又水平同期検出部１゛より出力された輝度信号Ｙの同期
検出信号は、時間差算出部５３．５４に出力され、又水
平同期検出部２’、３’より出力された色差信号Ｐ 、
Ｉ、Ｐ、の同期検出信号は別々に時間差算出部５３．５
４に出力される。
検出信号は、時間差算出部５３．５４に出力され、又水
平同期検出部２’、３’より出力された色差信号Ｐ 、
Ｉ、Ｐ、の同期検出信号は別々に時間差算出部５３．５
４に出力される。
時間差算出部５３．５４では色差信号Ｐ ＊ 、Ｐ＋＋
に対して輝度信号Ｙとの時間差を算出し、可変遅延素子
部５１．５２に出力している。この時間差算出部５３．
５４は例えばカウンタ回路から構成されており、輝度信
号Ｙの水平同期信号を検出するとリセットがかかり次の
色差信号ＰＦＩ（ＰＩ）から水平同期信号を検出する迄
カウントを続ける。
に対して輝度信号Ｙとの時間差を算出し、可変遅延素子
部５１．５２に出力している。この時間差算出部５３．
５４は例えばカウンタ回路から構成されており、輝度信
号Ｙの水平同期信号を検出するとリセットがかかり次の
色差信号ＰＦＩ（ＰＩ）から水平同期信号を検出する迄
カウントを続ける。
このカウント値Ｘが６６０より小さい場合は入力信号の
Ｙ信号の方がＰ７信号より進んでいることになる。
Ｙ信号の方がＰ７信号より進んでいることになる。
Ｙ信号は固定遅延により６６０サンプル遅延するからＰ
８信号は６６０−Ｘサンプル分遅延すればよい。一方、
カウント値が６６０より大きい場合はＹ信号の方がＰ８
信号より遅れていたことになる。そこで、Ｐ、信号は６
６０＋Ｘサンプル分だけ遅延させればよい。この遅延量
の算出はカウント値をＲＯＭによりデコードすることで
実現出来る。
８信号は６６０−Ｘサンプル分遅延すればよい。一方、
カウント値が６６０より大きい場合はＹ信号の方がＰ８
信号より遅れていたことになる。そこで、Ｐ、信号は６
６０＋Ｘサンプル分だけ遅延させればよい。この遅延量
の算出はカウント値をＲＯＭによりデコードすることで
実現出来る。
可変遅延素子部５１．５２では、時間差算出部５３．５
４より入力した信号によって遅延量を設定し、各信号の
遅延時間を吸収し、符号化部３０に出力する。
４より入力した信号によって遅延量を設定し、各信号の
遅延時間を吸収し、符号化部３０に出力する。
向上記は水平同期信号を検出して時間的な誤差を補正し
たが、垂直同期信号を検出して時間的な誤差を補正する
ことも同様に出来、この場合は上記で規定した遅延時間
差を、（１／２垂直垂直体号の周期＞Ｙ＞−１／２垂直
垂直体号の周期）に出来規定した遅延時間差を大幅に緩
和することが出来る。
たが、垂直同期信号を検出して時間的な誤差を補正する
ことも同様に出来、この場合は上記で規定した遅延時間
差を、（１／２垂直垂直体号の周期＞Ｙ＞−１／２垂直
垂直体号の周期）に出来規定した遅延時間差を大幅に緩
和することが出来る。
しかしながら、上記従来の同期方法では、サンプリング
クロックを発生するＰＬＬ回路は１つしかなく、このＰ
ＬＬ回路のサンプリングクロックを用い、３つのＡ／Ｄ
変換器７．８．９にて夫々ディジタル信号に変換してい
る為に、１サンプリングクロック周期幅迄の時間的ずれ
には補正が出来るが、ｌサンプリングクロック周期幅以
下の時間的ずれには補正出来ない問題点がある。
クロックを発生するＰＬＬ回路は１つしかなく、このＰ
ＬＬ回路のサンプリングクロックを用い、３つのＡ／Ｄ
変換器７．８．９にて夫々ディジタル信号に変換してい
る為に、１サンプリングクロック周期幅迄の時間的ずれ
には補正が出来るが、ｌサンプリングクロック周期幅以
下の時間的ずれには補正出来ない問題点がある。
本発明は、入力する、輝度信号、２つの色差信号夫々間
の時間的ずれが、従来と同じく同期信号周期の１７２以
内ならば、１サンプリングクロッり周期幅以下のずれ迄
に補正出来るＨＤＴＶ信号符号化装置の提供を目的とし
ている。
の時間的ずれが、従来と同じく同期信号周期の１７２以
内ならば、１サンプリングクロッり周期幅以下のずれ迄
に補正出来るＨＤＴＶ信号符号化装置の提供を目的とし
ている。
第１図は本発明の原理ブロック図である。
第１図に示す如く、ＨＤＴＶ信号を構成する輝度信号と
２種類の色差信号を夫々別々の線路から入力し、該輝度
信号と２種類の色差信号を同期させ符号化を行うＨＤＴ
Ｖ信号符号化装置において、該輝度信号と２種類の色差
信号の３つの信号成分から夫々同期信号を検出する第１
．第２．第３の同期信号検出部１．２．３と、 該第１．第２．第３の同期信号検出部１．２．３にて夫
々検出した同期信号を夫々入力し、入力した同期信号に
同期したクロックを発生する第１゜第２．第３の位相同
期回路４，５．６と、該輝度信号と２種類の色差信号を
夫々、該第１゜第２．第３の位相同期回路４，５．６夫
々の出力クロックを用い夫々ディジタル値に変換する第
１゜第２．第３のアナログ・ディジタル変換器７，８゜
９と、 該第１．第２．第３のアナログ・ディジタル変換器７，
８．９にて夫々ディジタルに変換されたデータを、該第
１．第２．第３の位相同期回路４゜５．６夫々の出力ク
ロックにて書き込む第１．第２、第３のメモリ１０．１
１．１２と、該第１．第２．第３のメモリｔｏ、１１．
１２に夫々書き込まれた信号成分の、同期信号の位相を
揃えて読み出すことが出来るよう位相を調整した読み出
しクロックを発生するリードクロツタ発生部２０とを備
える。
２種類の色差信号を夫々別々の線路から入力し、該輝度
信号と２種類の色差信号を同期させ符号化を行うＨＤＴ
Ｖ信号符号化装置において、該輝度信号と２種類の色差
信号の３つの信号成分から夫々同期信号を検出する第１
．第２．第３の同期信号検出部１．２．３と、 該第１．第２．第３の同期信号検出部１．２．３にて夫
々検出した同期信号を夫々入力し、入力した同期信号に
同期したクロックを発生する第１゜第２．第３の位相同
期回路４，５．６と、該輝度信号と２種類の色差信号を
夫々、該第１゜第２．第３の位相同期回路４，５．６夫
々の出力クロックを用い夫々ディジタル値に変換する第
１゜第２．第３のアナログ・ディジタル変換器７，８゜
９と、 該第１．第２．第３のアナログ・ディジタル変換器７，
８．９にて夫々ディジタルに変換されたデータを、該第
１．第２．第３の位相同期回路４゜５．６夫々の出力ク
ロックにて書き込む第１．第２、第３のメモリ１０．１
１．１２と、該第１．第２．第３のメモリｔｏ、１１．
１２に夫々書き込まれた信号成分の、同期信号の位相を
揃えて読み出すことが出来るよう位相を調整した読み出
しクロックを発生するリードクロツタ発生部２０とを備
える。
本発明によれば、輝度信号と２種類の色差信号の３つの
信号成分の夫々から、第１．第２．第３の同期信号検出
部１，２．３にて同期信号を検出し、第１．第２．第３
の位相同期回路４，５．６にて夫々の同期信号に同期し
たクロックを発生し、夫々第１．第２．第３のＡ／Ｄ変
換器７，８．９のサンプリングクロックとしているので
、各サンプリングクロックは、各信号成分に対して位相
同期しサンプル点の位相を固定出来る。
信号成分の夫々から、第１．第２．第３の同期信号検出
部１，２．３にて同期信号を検出し、第１．第２．第３
の位相同期回路４，５．６にて夫々の同期信号に同期し
たクロックを発生し、夫々第１．第２．第３のＡ／Ｄ変
換器７，８．９のサンプリングクロックとしているので
、各サンプリングクロックは、各信号成分に対して位相
同期しサンプル点の位相を固定出来る。
このサンプル点の位相を固定出来る、同期信号を含む信
号を、夫々第１．第２．第３のメモリ１０．１１．１２
に、第１．第２．第３の位相同期回路４，５．６のクロ
ックにて書込み、第１．第２、第３のメモリ１０，１１
．１２よりは、書き込まれた同期信号の位相を揃えて読
み出すことが出来るよう位相を調整した第１．第２．第
３のメモリ１０．１１．１２の読み出しクロックを発生
するリードクロツタ発生部２０よりのクロックにて読み
出すので、読み出した信号は、位相同期したものとなり
、１サンプリングクロック周期幅以下のずれ迄に補正す
ることが出来る。
号を、夫々第１．第２．第３のメモリ１０．１１．１２
に、第１．第２．第３の位相同期回路４，５．６のクロ
ックにて書込み、第１．第２、第３のメモリ１０，１１
．１２よりは、書き込まれた同期信号の位相を揃えて読
み出すことが出来るよう位相を調整した第１．第２．第
３のメモリ１０．１１．１２の読み出しクロックを発生
するリードクロツタ発生部２０よりのクロックにて読み
出すので、読み出した信号は、位相同期したものとなり
、１サンプリングクロック周期幅以下のずれ迄に補正す
ることが出来る。
［実施例〕
第２図は本発明の実施例のＨＤＴＶ信号符号化装置のブ
ロック図、第３図は第２図にての水平同期信号の立ち上
がりとサンプリングクロックとの関係を示す図である。
ロック図、第３図は第２図にての水平同期信号の立ち上
がりとサンプリングクロックとの関係を示す図である。
本実施例では、第５図の従来例と同じく、３つの入力信
号の時間差は最大１／２Ｈ（Ｈは水平同期信号の周期で
ＢＴＡ−３００１規格では１４゜８μｓ）に制限されて
いるものとする。
号の時間差は最大１／２Ｈ（Ｈは水平同期信号の周期で
ＢＴＡ−３００１規格では１４゜８μｓ）に制限されて
いるものとする。
第２図において、第６図に示すようなＨＤＴＶ信号成分
である輝度信号Ｙと２つの色差信号Ｐ。
である輝度信号Ｙと２つの色差信号Ｐ。
＋ｐＨが符号化装置に入力すると、水平同期検出部１”
、２″、３′にて夫々の信号成分から水平同期信号を検
出し、夫々セレクタ１６，１７１８及びＰＬＬ回路４，
５．６に送る。
、２″、３′にて夫々の信号成分から水平同期信号を検
出し、夫々セレクタ１６，１７１８及びＰＬＬ回路４，
５．６に送る。
ＰＬＬ回路４．５．６では夫々入力する水平同期信号に
同期したクロックを発生し、夫々Ａ／Ｄ変換器７，８．
９及びメモリ１０，１１．１２に送る。
同期したクロックを発生し、夫々Ａ／Ｄ変換器７，８．
９及びメモリ１０，１１．１２に送る。
このようにすることにより、第３図に示す如く、入力信
号に位相差があっても、夫々の水平同期波形の立ち上が
り点４１口にサンプリングクロックが来ることになる。
号に位相差があっても、夫々の水平同期波形の立ち上が
り点４１口にサンプリングクロックが来ることになる。
Ａ／Ｄ変換器７，８．９では８ビツトで量子化を行う。
通常の入力信号では（００）ｈｅｘが発生することはな
いが、水平同期のユニークワードとして（００）ｈｅｘ
を割り当てる為、念の為に、リミッタ１３．１４．１５
にて（００）ｈｅｘが発生しないように制限を行う。
いが、水平同期のユニークワードとして（００）ｈｅｘ
を割り当てる為、念の為に、リミッタ１３．１４．１５
にて（００）ｈｅｘが発生しないように制限を行う。
そしてリミッタ１３，１４．１５の出力は夫々セレクタ
１６，１７．１８に入力する。
１６，１７．１８に入力する。
セレクタ１６．１７．１８には（００）ｈｅｘのユニー
クワードが入力するようにしてあり、水平同期の立ち上
がり点に対応するサンプル点を（００）ｈｅｘに置き換
え、置き換えられたディジタル化された信号を、ＰＬＬ
回路４，５．６のサンプリングクロックにより夫々メモ
リ１ｏ、１１．１２に書き込む。
クワードが入力するようにしてあり、水平同期の立ち上
がり点に対応するサンプル点を（００）ｈｅｘに置き換
え、置き換えられたディジタル化された信号を、ＰＬＬ
回路４，５．６のサンプリングクロックにより夫々メモ
リ１ｏ、１１．１２に書き込む。
メモリ１０，１１．１２の読み出し側には、ユニークワ
ード検出部２１，２２．２３が設けてあり、夫々（００
）ｈｅｘのユニークワードを検出するが、ユニークワー
ド検出部２１にて検出した時、信号を時間差算出部２７
．２８に送り、ユニークワード検出部２２．２３にて検
出した時、信号を夫々時間差算出部２７．２８に送り、
１／２Ｈ固定遅延部２４．可変遅延素子部２５．２６を
用い、第６図を用いて説明した第５図の場合と同様にし
て、メモリ１０，１１．１２よりの読み出しクロックを
、読み出した各信号成分の水平同期の位相が一致するよ
うに調整する。
ード検出部２１，２２．２３が設けてあり、夫々（００
）ｈｅｘのユニークワードを検出するが、ユニークワー
ド検出部２１にて検出した時、信号を時間差算出部２７
．２８に送り、ユニークワード検出部２２．２３にて検
出した時、信号を夫々時間差算出部２７．２８に送り、
１／２Ｈ固定遅延部２４．可変遅延素子部２５．２６を
用い、第６図を用いて説明した第５図の場合と同様にし
て、メモリ１０，１１．１２よりの読み出しクロックを
、読み出した各信号成分の水平同期の位相が一致するよ
うに調整する。
そして読み出した位相の一致した夫々の信号を符号化部
３０に送り、符号化し、電気・光変換部４０にて光信号
に変換して光伝送路に出力する。
３０に送り、符号化し、電気・光変換部４０にて光信号
に変換して光伝送路に出力する。
上記は、水平同期にユニークワードを与え、位相調整の
基準としたが、これは、垂直同期にユニークワードを与
え、位相調整の基準としても勿論よく、この場合は必要
なメモリ容量は増加するが、補正出来る遅延誤差を垂直
同期周期の１／２迄拡げることが出来る。
基準としたが、これは、垂直同期にユニークワードを与
え、位相調整の基準としても勿論よく、この場合は必要
なメモリ容量は増加するが、補正出来る遅延誤差を垂直
同期周期の１／２迄拡げることが出来る。
以上詳細に説明せる如く本発明によれば、輝度信号、２
つの色差信号の間に、時間的に誤差のあるＨＤＴＶ信号
が入力した場合でも、誤差が同期信号周期の１／２以下
であれば誤差を１サンプリングクロック幅以下に迄補正
出来る効果がある。
つの色差信号の間に、時間的に誤差のあるＨＤＴＶ信号
が入力した場合でも、誤差が同期信号周期の１／２以下
であれば誤差を１サンプリングクロック幅以下に迄補正
出来る効果がある。
第１図は本発明の原理ブロック図、
第２図は本発明の実施例のＨＤＴＶ信号符号化装置のブ
ロック図、 第３図は第２図にての水平同期信号の立ち上がりとサン
プリングクロックとの関係を示す図、第４図は従来例の
ＨＤＴＶ信号符号化装置のブロック図、 第５図は他の従来例のＨＤＴＶ信号符号化装置のブロッ
ク図、 第６図は入力されたＨＤＴＶ信号の各信号成分を示す図
である。 図において、 １、 ２． ３は同期信号検出部、 １′、２′、３°は水平同期検出部、 ４．５．６は位相同期回路、ＰＬＬ回路、７．８．９は
アナログ・ディジタル変換器、１０．１１． １２はメ
モリ、 ０はリードクロック発生部、 １．２２．２３はユニークワード検出部、４．５０は１
／２Ｈ固定遅延部、 ５．２６，５１．５２は可変遅延素子部、７．２Ｂ、５
３．５４は時間差算出部、０は符号化部、 ０は電気・光変換部を示す。 〉− ￥１λ図に１の木千町期イｘ号の立上りとサンブリンク
”フロ・ンクとの間係に承す図葛 図 ６二 蔦 弘 図 葛 図
ロック図、 第３図は第２図にての水平同期信号の立ち上がりとサン
プリングクロックとの関係を示す図、第４図は従来例の
ＨＤＴＶ信号符号化装置のブロック図、 第５図は他の従来例のＨＤＴＶ信号符号化装置のブロッ
ク図、 第６図は入力されたＨＤＴＶ信号の各信号成分を示す図
である。 図において、 １、 ２． ３は同期信号検出部、 １′、２′、３°は水平同期検出部、 ４．５．６は位相同期回路、ＰＬＬ回路、７．８．９は
アナログ・ディジタル変換器、１０．１１． １２はメ
モリ、 ０はリードクロック発生部、 １．２２．２３はユニークワード検出部、４．５０は１
／２Ｈ固定遅延部、 ５．２６，５１．５２は可変遅延素子部、７．２Ｂ、５
３．５４は時間差算出部、０は符号化部、 ０は電気・光変換部を示す。 〉− ￥１λ図に１の木千町期イｘ号の立上りとサンブリンク
”フロ・ンクとの間係に承す図葛 図 ６二 蔦 弘 図 葛 図
Claims (1)
- 【特許請求の範囲】 高品位テレビ信号を構成する輝度信号と２種類の色差信
号を夫々別々の線路から入力し、該輝度信号と２種類の
色差信号を同期させ符号化を行う高品位テレビ信号符号
化装置において、 該輝度信号と２種類の色差信号の３つの信号成分から夫
々同期信号を検出する第１、第２、第３の同期信号検出
部（１、２、３）と、 該第１、第２、第３の同期信号検出部（１、２、３）に
て夫々検出した同期信号を夫々入力し、入力した同期信
号に同期したクロックを発生する第１、第２、第３の位
相同期回路（４、５、６）と、該輝度信号と２種類の色
差信号を夫々、該第１、第２、第３の位相同期回路（４
、５、６）夫々の出力クロックを用い、ディジタル値に
変換する第１、第２、第３のアナログ・ディジタル変換
器（７、８、９）と、 該第１、第２、第３のアナログ・ディジタル変換器（７
、８、９）にて夫々ディジタルに変換された信号を、該
第１、第２、第３の位相同期回路（４、５、６）夫々の
出力クロックにて書き込む第１、第２、第３のメモリ（
１０、１１、１２）と、 該第１、第２、第３のメモリ（１０、１１、１２）に夫
々書き込まれた信号成分の、同期信号の位相を揃えて読
み出すことが出来るよう位相を調整した読み出しクロッ
クを発生するリードクロック発生部（２０）とを備えた
ことを特徴とする高品位テレビ信号符号化装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137550A JPH0435394A (ja) | 1990-05-28 | 1990-05-28 | 高品位テレビ信号符号化装置 |
| US07/706,241 US5278651A (en) | 1990-05-28 | 1991-05-28 | Method and apparatus for synchronizing respective phases of high definition television signal components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137550A JPH0435394A (ja) | 1990-05-28 | 1990-05-28 | 高品位テレビ信号符号化装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0435394A true JPH0435394A (ja) | 1992-02-06 |
Family
ID=15201327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2137550A Pending JPH0435394A (ja) | 1990-05-28 | 1990-05-28 | 高品位テレビ信号符号化装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5278651A (ja) |
| JP (1) | JPH0435394A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012050043A (ja) * | 2010-08-30 | 2012-03-08 | Sony Corp | 信号処理装置、信号処理方法、表示装置及びプログラム |
| US8415870B2 (en) | 2008-08-28 | 2013-04-09 | Panasonic Corporation | Semiconductor light emitting device and backlight source, backlight source system, display device and electronic device using the same |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381416A (en) * | 1993-11-08 | 1995-01-10 | Unisys Corporation | Detection of skew fault in a multiple clock system |
| KR0169619B1 (ko) * | 1995-06-09 | 1999-03-20 | 김광호 | 데이타 세그먼트 동기신호 발생 장치 및 방법 |
| ES2127161B1 (es) * | 1996-06-05 | 1999-12-16 | Samsung Electronics Co Ltd | Aparato y procedimiento para la generacion de una señal de sincronismo de un segmento de datos. |
| US7342945B2 (en) * | 2001-01-17 | 2008-03-11 | Sony Corporation | Data time difference absorbing circuit and data receiving method and device |
| KR100930607B1 (ko) * | 2001-11-27 | 2009-12-09 | 톰슨 라이센싱 | 크로마 데이터 및 루마 데이터를 동기화하는 장치 및 방법 |
| US7417687B2 (en) * | 2005-05-31 | 2008-08-26 | National Semiconductor Corporation | Video synchronization signal removal circuitry |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4101926A (en) * | 1976-03-19 | 1978-07-18 | Rca Corporation | Television synchronizing apparatus |
| JPS5574277A (en) * | 1978-11-30 | 1980-06-04 | Toshiba Corp | Signal selector for magnetic recording and reproducing unit |
| JPS57125588A (en) * | 1981-01-29 | 1982-08-04 | Sony Corp | Digital reproducing device for video signal |
| US4701783A (en) * | 1982-09-14 | 1987-10-20 | New York Institute Of Technology | Technique for encoding and decoding video with improved separation of chrominance and luminance |
| US4485395A (en) * | 1982-09-21 | 1984-11-27 | Rca Corporation | Misregistration prevention in two channel VTRS |
| JPS60103894A (ja) * | 1983-11-11 | 1985-06-08 | Canon Inc | カラ−映像信号再生装置 |
| JPS60140993A (ja) * | 1983-12-27 | 1985-07-25 | Matsushita Electric Ind Co Ltd | 記録再生装置 |
| JPS6256040A (ja) * | 1985-09-04 | 1987-03-11 | Fujitsu Ltd | 遅延時間補償回路 |
| JPS62155691A (ja) * | 1985-12-27 | 1987-07-10 | Victor Co Of Japan Ltd | カラ−映像信号の記録再生装置 |
| US4792846A (en) * | 1987-06-26 | 1988-12-20 | Tektronix, Inc. | Component television timing corrector |
| US5091774A (en) * | 1990-11-30 | 1992-02-25 | Eastman Kodak Company | Method and apparatus for providing sync on R-G-B video signals |
-
1990
- 1990-05-28 JP JP2137550A patent/JPH0435394A/ja active Pending
-
1991
- 1991-05-28 US US07/706,241 patent/US5278651A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8415870B2 (en) | 2008-08-28 | 2013-04-09 | Panasonic Corporation | Semiconductor light emitting device and backlight source, backlight source system, display device and electronic device using the same |
| JP2012050043A (ja) * | 2010-08-30 | 2012-03-08 | Sony Corp | 信号処理装置、信号処理方法、表示装置及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| US5278651A (en) | 1994-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532749A (en) | Sample rate conversion device for processing non-standard television signal | |
| US8306128B2 (en) | Clocked output of multiple data streams from a common data port | |
| US6385267B1 (en) | System and method for locking disparate video formats | |
| JPH0435394A (ja) | 高品位テレビ信号符号化装置 | |
| US5493589A (en) | Circuit arrangement for synchronizing a data stream | |
| US20020056138A1 (en) | Sampling frequency converter, sampling frequency conversion method, video signal processor, and video signal processing method | |
| EP1119203A2 (en) | Image decoding apparatus, semiconductor device, and image decoding method | |
| JPH06339131A (ja) | 符号化伝送装置 | |
| JPS59224992A (ja) | 符号器および復号器 | |
| CN100515033C (zh) | 一种图像输出系统 | |
| US4827337A (en) | Inter-frame decoding system with frame memories for uninterrupted clear video signals | |
| US7139941B2 (en) | Method for correcting data using temporally preceding data | |
| US5270815A (en) | Image compression processing apparatus having means for removing jitter contained at boundary between image and mask portions | |
| KR100803506B1 (ko) | 영상 출력 시스템 | |
| JPS63292886A (ja) | クロック位相制御回路 | |
| JPS60219881A (ja) | ビデオ信号用メモリ・システム | |
| JPH08275022A (ja) | ビデオカメラ装置 | |
| JPS61148986A (ja) | テレビジヨン信号の標本化装置 | |
| JP2629834B2 (ja) | 遅延誤差補正装置 | |
| JPH02285789A (ja) | 符号化装置および復号化装置 | |
| KR970003795B1 (ko) | 화소와 라인 번지수의 조합을 이용한 디지탈요소 영상 신호 변환장치 | |
| JPH07115647A (ja) | 画像符号化装置 | |
| JP2511481B2 (ja) | 画像通信装置 | |
| JPH08202330A (ja) | 映像信号入力装置およびその制御方法 | |
| JPH03220981A (ja) | 同期信号発生回路 |