KR100803506B1 - 영상 출력 시스템 - Google Patents

영상 출력 시스템 Download PDF

Info

Publication number
KR100803506B1
KR100803506B1 KR1020060072934A KR20060072934A KR100803506B1 KR 100803506 B1 KR100803506 B1 KR 100803506B1 KR 1020060072934 A KR1020060072934 A KR 1020060072934A KR 20060072934 A KR20060072934 A KR 20060072934A KR 100803506 B1 KR100803506 B1 KR 100803506B1
Authority
KR
South Korea
Prior art keywords
signal
image data
analog
video
phase
Prior art date
Application number
KR1020060072934A
Other languages
English (en)
Other versions
KR20070017906A (ko
Inventor
치아린 짜이
Original Assignee
소닉스 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소닉스 테크놀러지 컴퍼니 리미티드 filed Critical 소닉스 테크놀러지 컴퍼니 리미티드
Priority to KR1020060072934A priority Critical patent/KR100803506B1/ko
Publication of KR20070017906A publication Critical patent/KR20070017906A/ko
Application granted granted Critical
Publication of KR100803506B1 publication Critical patent/KR100803506B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/06—Generation of synchronising signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H04N23/81—Camera processing pipelines; Components thereof for suppressing or minimising disturbance in the image signal generation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronizing For Television (AREA)

Abstract

본 발명의 영상 출력 시스템은 위상 비교기, 영상 동기 신호 생성기, 및 비디오 부호화기를 포함한다. 위상 비교기는 디지털 신호 및 수직 동기 신호를 수신하고 이들의 주기 및 위상을 비교하여 클록 교정 신호를 생성하는데, 여기서 디지털 신호는 전압 비교기를 통해 아날로그 신호로부터 변환된다 (또는 아날로그-디지털 변환). 영상 동기 신호 생성기는 클록 교정 신호를 수신하여 수직 동기 신호를 생성하고, 클록 교정 신호에 따라 수직 동기 신호의 후속 주기를 조정한다. 비디오 부호화기는 수직 동기 신호 및 타겟 영상 데이터를 수신하여 이들을 부호화하여 아날로그 부호화된 영상 데이터를 출력한다.
영상 출력 시스템, 위상 비교기, 수직 동기 신호 생성기, 비디오 부호화기

Description

영상 출력 시스템{IMAGE OUTPUT SYSTEM}
도 1은 종래의 모니터링 시스템(monitoring system)의 블록도이다.
도 2A는 종래의 영상 처리 시스템(image processing system)의 블록도이다.
도 2B는 종래의 비디오 부호화기(video encoder)의 블록도이다.
도 3은 종래의 모니터링 시스템에 따른 신호 전송(signal transmission)을 설명하는 타이밍도이다.
도 4는 종래의 모니터링 시스템에 따른 신호 전송을 설명하는 또 다른 타이밍도이다.
도 5는 본 발명에 따른 영상 처리 시스템(image processing system)의 블록도이다.
도 6은 본 발명에 따른 센서/비디오 주기 보상 유니트(sensor/video period compensation unit)의 개략도이다.
도 7은 본 발명에 따른 다른 센서/비디오 주기 보상 유니트의 개략도이다.
도 8은 본 발명에 따른 비디오 부호화기의 개략도이다.
본 발명은 영상 처리 시스템에 관한 것으로, 더욱 상세하게는 영상 출력 시스템과 관계한다.
도 1은 전형적인 모니터링 시스템 (10)을 나타낸 블록도이다. 도 1을 참고하면, 모니터링 시스템 (10)은 4 세트의 비디오 카메라(video camera) (111 내지 114), 제어 시스템(control system) (12), 및 디스플레이(display) (13)를 포함한다. 모니터링 시스템 (10)에서, 비디오 카메라 (111 내지 114)에서 획득된 개별적인 위치 O1, O2 , O3 및 O4에서의 영상은 제어 시스템 (12)을 통해 디스플레이 (13)로 전송된다. 그 결과, 모니터링의 효과가 수득된다.
도 2A를 참고하면, 각각의 비디오 카메라 (111 내지 114)는 영상 처리 시스템 (20)을 포함한다. 영상 처리 시스템 (20)은 영상 출력 장치 (20')(점선으로 도시된) 및 영상 획득 장치(image acquisition device) (23)를 포함한다. 또한, 영상 출력 장치 (20')는 전압 비교기(voltage comparator) (21), 영상 동기 신호 생성기(image synchronous signal generator) (22), 비디오 부호화기 (24), 위상 동기 루프(phase locked loop) (25) 및 타이밍 생성기(timing generator) (26)를 포함한다. 영상 처리 시스템 (20)에서, 위상 동기 루프 (25)로부터 생성되고 전원 (교류) (14)과 동기화된 출력 클록 신호(output clock signal) (P1)는 영상 동기 신호 생성기 (22), 영상 획득 장치 (23) 및 비디오 부호화기 (24)로 전송되어 전형 적인 디지털 시스템에서 채택되는 시스템 클록(system clock)을 대체한다는 것을 주목해야 한다. 그 결과, 영상 동기 신호 생성기 (22), 영상 획득 장치 (23) 및 비디오 부호화기 (24) 모두가 전원(power source) (14)과 동기화되어(symchronized) 전원 (14)의 주파수 및 위상을 동기하는(locking) 효과를 수득한다. 그러나, 영상 처리 시스템 (20) 내의 다른 구성 요소들은 여전히 본래의 시스템 클록에 따라 작동한다.
영상 출력 장치 (20')는 전압 비교기 (21)를 이용하여 전원 (14)을 디지털 신호 (V1)로 전환한다. 위상 동기 루프 (25)는 원하는 작동 주파수까지 디지털 신호 (V1)의 주파수를 유추적으로 정수배하여 출력 클록 신호 (P1)를 생성한다. 영상 동기 신호 생성기 (22)는 출력 클록 신호 (P1)를 수신하여 수직 동기 신호 (VSYNC)를 생성한다. 그리고 나서, 위상 동기 루프 (25)가 상기 수직 동기 신호 (VSYNC)를 수신하여 상기 디지털 신호 (V1)와 비교하여 출력 클록 신호 (P1)의 주파수를 조정한다. 그 결과, 수직 동기 신호 (VSYNC)의 주파수는 전원 (14)과 동기화된다. 영상 획득 장치 (23)는 수직 동기 신호 (VSYNC) 및 출력 클록 신호 (P1)를 수신하여 캡쳐된 영상을 처리한 후에 타겟 영상 데이터 (target image data) (T)를 생성한다. 그리고 나서, 비디오 부호화기 (24)는 타이밍 생성기 (26)로부터 생성된 클록 신호 (CK), 출력 클록 신호 (P1), 및 상기 타겟 영상 데이터 (T)를 수신하여 포함하여 부호화한 후에 아날로그 부호화된 영상 데이터(analog encoded image data) (O)를 출력한다.
모니터링 시스템 (10)을 처리하는 종래의 방식 (아날로그 신호 처리)은 비디 오 카메라 (111 내지 114)에서 캡쳐된 영상들을 제어 시스템 (12)으로 출력하여 연속적으로 디스플레이 (13)에 표시하는 것이다. 그러나, 실제 적용에 있어서, 종래의 영상 출력 장치 (20')에서의 위상 동기 루프 (25)의 잡음방지 성능(anti-noise capability)은 떨어진다. 위상 동기 루프 (13)의 잡음방지 성능이 떨어지기 때문에, 상기 잡음이 상당한 수준일 경우 출력 클록 신호 (P1)는 영상 동기 신호 생성기 (22), 영상 획득 장치 (23), 및 비디오 부호화기 (24)가 더 이상 전원과 동기화되지 않게 하는 전원의 주파수 로크(lock)를 실패할 수 있다. 이러한 경우에, 제어 시스템 (12)이 디스플레이용 출력 영상을 바꿀 때 디스플레이는 불필요한 영상 플리커(flicker) 및 지터(jitter)에 의해 간섭받는다. 도 3을 참고하면, "14p" 부호는 전원 (14)에 공급되는 전원 신호를 의미하고, "O1 내지 O4" 부호는 비디오 카메라 (111 내지 114)에서 캡쳐된 아날로그 부호화된 영상 데이터를 의미하며, "13o" 부호는 디스플레이 (13)의 디스플레이 신호를 의미한다. 잡음이 상대적으로 무시할만한 수준일 경우, 위상 동기 루프 (25)의 출력 클록 신호 (P1)가 전원 (14)의 주파수와 동기하여 아날로그 부호화된 영상 데이터 (O1 내지 O4)는 전원 신호 (14p)와 동기한다. 그 결과, 제어 시스템 (12)이 출력 영상을 바꿀 때 비디오 카메라 111에서 캡쳐된 영상 (O1')이 t1 시간에 정확하게 출력되어 표시되는 것과 같이, 비디오 카메라 (112 내지 114)에서 캡쳐된 영상들도 t2 내지 t4 시간에 각각 출력되어 표시된다. 반면, 잡음이 상당한 수준일 경우, 위상 동기 루프 (25)가 전원 (14)의 주파수 로크를 실패할 수 있어 아날로그 부호화된 영상 데이터 (O1 내지 O4)가 더 이상 전원 신호 (14p)와 동기화되지 않게 한다. 그 결과, 영상을 표시하는 타이밍이 불안정해지고 플리커링 또는 지터링과 같은 영상 간섭이 생긴다. 도 4A를 참고하면, 아날로그 부호화된 영상 데이터 (O1)는 전원 신호 (14p)보다 앞서고(lead) 아날로그 부호화된 영상 데이터 (O2)는 전원 신호 (14p)보다 늦다(lag). 따라서, 표시하는 타이밍은 각각 앞서고 지연되며 또한 영상 플리커 및 지터가 계속 발생할 수 있다.
다른 문제는 위상 동기 루프 (25)의 낮은 잡음 방지 성능을 포함한다. 도 2B를 참고하면, 비디오 부호화기 (24)는 타이밍 생성기 (241), 휘도/동기 신호 생성기(luminance/synchronous signal generator) (242), 2개의 디지털-아날로그 변환기(digital to analog converters) (243) 및 (245), 및 크로마/버스트 신호 생성기(chroma/burst signal generator) (244)를 포함한다. 전형적으로, 크로마/버스트 신호 생성기 (244)는 크로마 및 버스트 관리를 처리하기 위해 아주 정확한 클록 신호가 필요하다. 반면, 위상 동기 루프 (25)의 낮은 잡음 방지 성능은 클록 신호 (P1)의 부정확하고 불안정한 출력을 초래한다. 이러한 상황에서, 크로마/버스트 신호 생성기 (244)에 아주 정확한 클록 신호 (CK)를 제공하기 위해 도 2에 도시된 타이밍 생성기 (26)가 추가적으로 요구된다. 예를 들어, 국가 TV 시스템 위원회(National Television System Commitee (NYSC)) 비디오 표준에 따르면, 크로마 및 버스트 관리의 클록 신호 (CK)는 3.579545 MHz와 같고 NTSC 비디오 표준에 합치하기 위한 ±5Hz의 허용 오차를 가진다. 이러한 점 때문에, 휘도/동기 신호 생성 기 (242) 및 크로마/버스트 신호 생성기 (244)는 다른 클록 신호를 수신하여 그들 각각의 사양에 합치하는 다른 출력 신호를 생성하는 것이 필요하며, 따라서 비교적 고가의 2개의 디지털-아날로그 변환기 (243) 및 (245)가 요구되고, 따라서 제조 원가가 높아진다.
따라서, 본 발명의 목적은 영상 출력 시스템의 시스템 클록 신호를 전원로부터 생성된 아날로그 신호의 주파수와 동기화하는 영상 출력 시스템을 제공하여, 영상 플리커 및 지터를 제거하고, 화질을 개선하는 것이다.
본 발명에 따라, 영상 출력 시스템은 위상 비교기, 영상 동기 신호 생성기, 및 비디오 부호화기를 포함한다. 상기 위상 비교기는 디지털 신호 및 수직 동기 신호를 수신하여 그들의 주기와 위상을 비교하여 클록 교정 신호(clock correction signal)를 생성하는데, 여기서 디지털 신호는 전압 비교기를 통해 아날로그 신호로 변환된다 (또는 아날로그-디지털 변환).
영상 동기 신호 생성기는 클록 교정 신호를 수신하고, 수직 동기 신호를 생성하며, 클록 교정 신호에 따라 수직 동기 신호의 후속 주기를 조정한다. 비디오 부호화기는 수직 동기 신호 및 타겟 영상 데이터를 수신하여 그들을 부호화하여 아날로그 부호화된 영상 데이터를 출력한다.
본 발명의 디자인을 통해, 영상 출력 시스템은 디지털 신호를 참조하여 영상 동기 신호 생성기로부터의 수직 동기 신호의 주기를 보상하기 위해 영상 동기 신호 생성기 및 비디오 부호화기를 이용한다. 그 결과, 수직 동기 신호의 오차는 아주 작은 범위로 제한되고, 수직 동기 신호는 아날로그 신호의 주파수 및 위상과 동기한다. 따라서, 수직 동기 신호는 전원 심지어 상당한 수준의 잡음을 가진 전원과 동기한다. 그것에 의해서, 위상 동기 루프가 전원의 주파수 로크를 실패하여 영상 플리커 및 지터를 유발하는 종래의 영상 출력 시스템에 존재하는 문제가 제거된다. 그 결과, 영상 출력 시스템에는 단 하나의 디지털-아날로그 변환기가 요구되어 비용이 감소된다.
이하에서 본 발명에 따른 영상 출력 시스템에 대해 첨부된 도면을 참조하여, 더욱 상세하게 설명한다.
도 5는 본 발명에 따른 영상 출력 시스템의 블록도이다. 영상 처리 시스템 (50)은 영상 출력 시스템 (50'), 및 영상 획득 장치 (53)를 포함한다. 영상 출력 시스템 (50')은 영상 획득 장치 (53)로부터 생성된 타겟 영상 데이터 (T')를 수신하여 상기 타겟 영상 데이터 (T')를 처리한 후 아날로그 부호화된 영상 데이터 (Ov)를 출력한다. 영상 출력 시스템 (50')은 전압 비교기 (51), 센서/비디오 주기 보상 유니트 (52), 및 비디오 부호화기 (54)를 포함한다. 영상 출력 시스템 (50') 내의 모든 구성요소들은 본래의 시스템 클록에 따라 작동하는데, 이것은 종래의 영상 처리 시스템 (20)과 다르다는 것을 주목해야 한다. 그 결과, 각각의 구성요소 에서 수신한 시스템 클록은 도 5에 추가적으로 표시하지 않는다.
영상 출력 시스템 (50')에서 전압 비교기 (51)는 아날로그 신호 (As)를 수신하고 나서 이 신호를 주파수 및 위상이 아날로그 신호 (As)의 주파수 및 위상과 동기화되는 디지털 신호 (Vs)로 변환한다. 본 발명이 속하는 기술분야에 잘 알려져서 상세하게 설명하지 않는, 전압 비교기 (51)는 아날로그-디지털 변환기일 수 있다. 또한, 전압 비교기 (51)는 디지털 신호 (Vs)의 품질 향상을 위해 디지털 필터(digital filter)와 같은 잡음제거가 가능한 회로를 추가적으로 포함할 수 있다. 아날로그 신호 (As)는 전원(power source)일 수 있다.
센서/비디오 주기 보상 유니트 (52)는 디지털 신호 (Vs)를 수신하고, 수직 동기 신호 (VSYNC)를 생성하며, 수직 동기 신호 (VSYNC')의 주기 및 위상을 보상하여 주기 및 위상의 측면에서 수직 동기 신호 (VSYNC')를 디지털 신호 (Vs)와 동기화한다. 도 6을 참고하면, 센서/비디오 주기 보상 유니트 (52)는 위상 비교기 (522) 및 영상 동기 신호 생성기 (523)를 포함한다. 위상 비교기 (522)는 디지털 신호 (Vs) 및 수직 동기 신호 (VSYNC')를 수신하고 이들의 주기 및 위상을 비교하여 클록 교정 신호 (Cc)를 생성한다. 수직 동기 신호 (VSYNC')의 발생에 이용되는 영상 동기 신호 생성기 (523)는 클록 교정 신호 (Cc)를 받는다. 한편, 영상 동기 신호 생성기 (523)는 클록 교정 신호 (Cc)에 따라 수직 동기 신호 (VSYNC')의 후속 주기의 길이를 조정한다. 따라서, 디지털 신호 (Vs)를 참조하여 수직 동기 신호 (VSYNC')의 주기를 반복적으로 조정하는 과정을 통해, 수직 동기 신호 (VSYNC')는 주파수 및 위상의 측면에서 아날로그 신호 (As)와 동기화된다. 예를 들어, 한 시 점에서 수직 동기 신호 (VSYNC')의 주기가 디지털 신호 (Vs) (주파수 측면에서 아날로그 신호 (As)와 동기화되는)의 주기보다 100 클록만큼 늦다고 할 때, 위상 비교기 (522)가 그들을 비교한 후에 클록 교정 신호 (Cc)를 발생시키고 영상 동기 신호 생성기 (523)로 하여금 수직 동기 신호 (VSYNC')의 후속 주기의 길이를 100 클록만큼 줄이게 할 것이고, 그 결과 수직 동기 신호 (VSYNC')가 주파수 및 위상의 측면에서 아날로그 신호 (As)와 동기화된다.
도 7을 참고하면, 센서/비디오 주기 보상 유니트 (52)는 디지털 신호 (Vs)의 위상을 조정하기 위해 위상 조정 유니트 (521)를 추가적으로 포함할 수 있다. 위상 조정 유니트 (521)는 디지털 신호 (Vs)를 수신하여 디지털 신호 (Vs)의 주기를 참조하여 디지털 신호 (Vs)의 위상을 사전에 설정된 시점까지 지연시킨다. 확실히, 디지털 신호 (Vs)의 위상지연값은 펌웨어(firmware), 소프트웨어(software), 하드웨어(hardware), 또는 그들의 조합에 의해 세팅될 수 있다.
영상 입력에 관한 연산(operation)은 후술한다.
도 5를 참고하면, 영상 획득 장치 (53)는 수직 동기 신호 (VSYNC')를 수신하고 그 영상을 처리하여 개선된 화질을 갖는 타겟 영상 데이터 (T')를 생성한다.
영상 출력에 관한 연산은 후술한다.
영상 출력 시스템 (50')은 수직 동기 신호 (VSYNC') 및 타겟 영상 데이터 (T')를 수신하고 수직 동기 신호에 따라 타겟 영상 데이터 (T')를 부호화하여 아날로그 부호화된 영상 데이터 (Ov)를 생성한다. 도 8을 참고하면, 비디오 부호화기 (54)는 비디오 타이밍 생성기 (541), 휘도/크로마/버스트/동기 신호 생성기(luminance/chroma/burst/synchronous signal geverator) (542), 및 디지털-아날로그 변환기 (543)를 포함한다. 비디오 타이밍 생성기 (541)는 수직 동기 신호 (VSYNC')를 수신하여 수직 동기 신호 (VSYNC')에 따라 비디오 타이밍 (V)를 생성한다.
휘도/크로마/버스트/동기 신호 생성기 (542)는 비디오 타이밍 (V) 및 타겟 영상 데이터 (T')를 수신하고, 휘도, 크로마, 버스트, 및 영상 동기화를 위한 통합 및 부호화처리를 한 후에, 디지털 부호화된 영상 데이터 (Od)를 출력한다. 디지털-아날로그 변환기 (543)가 상기 디지털 부호화된 영상 데이터 (Od)를 수신하여 아날로그 부호화된 영상 데이터 (Ov)로 변환한다.
본 발명에 따라, 영상 출력 시스템 내의 모든 구성요소들은 본래의 시스템 클록에 따라 작동하고, 따라서 비디오 부호화기 (54)를 위한 2개의 다른 클록을 제공하기 위해 위상 동기 루프 (25) 및 타이밍 생성기가 추가되어야 했던 종래의 그것과 다르다. 그 결과, 본 발명에 따라, 상당히 작은 주파수 오차를 요구하는 크로마 및 버스트 관리 (도 2B에 도시된 크로마/버스트 신호 생성기 (244)에 의해 구현되는)는 휘도 및 동기화 관리 (도 2B에 도시된 휘도/동기 신호 생성기 (242)에 의해 구현되는)에 이용되는 동일한 시스템 클록을 채택할 수 있다. 따라서, 정확한 시스템 클록 신호 (CK)를 제공하기 위해 이용되는 클록 생성기 (26) (도 2A에 도시된)가 생략될 수 있고, 더 나아가 디지털-아날로그 변환기 (245) (도 2B에 도시된)도 생략될 수 있다. 따라서, 크로마, 버스트, 휘도 및 동기화 관리가 하나의 휘도/크로마/버스트/동기 신호 생성기 (542)에 의해 통합되고 구현되며, 그 결과 비디오 부호화기 (54)가 디지털-아날로그 변환을 수행하기 위해 단 하나의 디지털-아날로그 변환기 (543)를 요구함으로써, 영상 출력 시스템 (50')의 비용이 감소된다.
영상 출력 시스템 (50')은 상기 영상 출력 시스템이 디지털 신호 (Vs) (주파수 측면에서 아날로그 신호 (As)와 동기화되는)를 참조하여 영상 동기 신호 생성기 (523)로부터 생성된 수직 동기 신호 (VSYNC')의 주기를 보상하기 위해 센서/비디오 주기 보상 유니트 (52)를 이용한다는 점에서 종래의 그것과 다르다. 그 결과, 수직 동기 신호 (VSYNC')의 오차가 아주 작은 범위로 제한되고, 전원이 상당한 수준의 잡음을 포함할 때 수직 동기 신호 (VSYNC')는 아날로그 신호 (As)의 주파수 및 위상과 동기화될 수 있다.
영상 출력 시스템 (50')의 개선된 잡음 방지 성능으로 인해, 영상 출력 시스템은 주파수 및 위상 측면에서 전원과 동기화될 수 있고, 비디오 카메라 (111 내지 114)에서 획득한 영상들이 플리커링 및 지터링 없이 매끄럽고 지속적으로 디스플레이 (13)에 표시된다. 따라서, 위상 동기 루프가 전원의 주파수 동기를 실패하여 영상 플리커 및 지터를 유발하는 종래의 영상 출력 시스템에 존재하는 문제점이 제거된다. 그 결과, 영상 출력 시스템이 단 하나의 디지털-아날로그 변환기를 요구하여 비용이 감소된다.
본 발명에 대하여 실시예와 바람직한 구현예에 의하여 설명하였으나, 본 발명이 이러한 개시된 구현예로 제한되지 않는 것으로 이해되어야 한다. 그와 반대로, 본 발명이 속하는 기술분야의 당업자들에게 자명한 다양한 변경 및 유사한 배열들을 포함하는 것으로 의도된다. 따라서, 부가된 청구범위는 그러한 변경 및 유사한 배열들 모두를 포함하도록 가장 광범위한 해석으로 허용되어야 한다.

Claims (8)

  1. 영상 획득 장치(image acquisition device)로부터 생성된 타겟 영상 데이터(target image data)를 수신하여 아날로그 부호화된 영상 데이터(analog encoded image data)를 출력하는, 다음을 포함하는 영상 출력 시스템(image output system):
    아날로그 신호를 수신하여 주파수 및 위상의 양 측면에서 상기 아날로그 신호와 동기화되는 디지털 신호로 변환하는 전압 비교기(voltage comparator)로서, 여기서 상기 아날로그 신호는 전원인 것을 특징으로 하는 전압 비교기;
    상기 디지털 신호를 수신하고, 수직 동기 신호(vertical synchronous siganl)를 생성하며, 상기 수직 동기 신호의 주기 및 위상을 보상하여 주기 및 위상의 측면에서 상기 수직 동기 신호를 상기 디지털 신호와 동기화하는 센서/비디오 주기 보상 유니트(sensor/video period compensation unit); 및
    상기 수직 동기 신호 및 상기 타겟 영상 데이터를 수신하여 상기 수직 동기 신호 및 상기 타겟 영상 데이터를 부호화(encoding)하여 아날로그 부호화된 영상 데이터를 생성하는 비디오 부호화기(video encoder).
  2. 제 1항에 있어서, 상기 센서/비디오 주기 보상 유니트는 다음을 포함하는 것을 특징으로 하는 영상 출력 시스템:
    디지털 신호 및 수직 동기 신호를 수신하여 이들의 주기 및 위상을 비교하여 클록 교정 신호(clock correction signal)를 생성하는 위상 비교기(phase comparator)로서, 여기서 상기 디지털 신호는 아날로그-디지털 변환(analog-to-digital conversion)을 통해 아날로그 신호로부터 변환된 것인 위상 비교기(phase comparator); 및
    상기 클록 교정 신호를 수신하여, 상기 수직 동기 신호를 생성하며, 상기 클록 교정 신호에 따라 수직 동기 신호의 후속 주기를 조정하는 영상 동기 신호 생성기(image synchronous signal generator);
  3. 제 2항에 있어서, 상기 센서/비디오 주기 보상 유니트는 상기 디지털 신호를 수신하여 상기 디지털 신호의 위상을 지연시키는 위상 조정 유니트(phase adjusting unit)를 추가로 포함하는 영상 출력 시스템.
  4. 제 1항에 있어서, 상기 비디오 부호화기는 다음을 포함하는 것을 특징으로 하는 영상 출력 시스템:
    상기 수직 동기 신호를 수신하여 상기 수직 동기 신호에 따라 비디오 타이밍을 생성하는 비디오 타이밍 생성기(video timing generator);
    상기 비디오 타이밍 및 상기 타겟 영상 데이터를 수신하여 상기 비디오 타이밍 및 상기 타겟 영상 데이터의 휘도, 크로마, 버스트, 및 영상 동기화의 통합 및 부호화처리를 행하여, 디지털 부호화된 영상 데이터를 출력하는 휘도/크로마/버스트/동기 신호 생성기(luminance/chroma/burst/synchronous signal generator); 및
    디지털 부호화된 영상 데이터를 수신하여 아날로그 부호화된 영상 데이터로 변화하는 디지털-아날로그 변환기(digital to analog converter).
  5. 다음을 포함하는 모니터링 시스템(monitoring system):
    복수의 개별 아날로그 부호화된 영상 데이터를 수신하여 개별 출력 영상을 형성하고, 표시하기 위해 상기 출력 영상을 변환하는 제어 시스템(control system); 및
    복수의 모니터링된 영상들을 수신하여 복수의 개별 아날로그 부호화된 영상 데이터를 생성하는, 다음을 포함하는 복수의 영상 처리 시스템(image processing system):
    수직 동기 신호를 수신하고 상기 모니터링된 영상을 처리하여 타겟 영상 데이터를 생성하는 영상 획득 장치; 및
    다음을 포함하는 영상 출력 시스템:
    아날로그 신호를 수신하여 주파수 및 위상의 양 측면에서 상기 아날 로그 신호와 동기화되는 디지털 신호로 변환하는 전압 비교기로서, 여기 서 상기 아날로그 신호는 전원인 것을 특징으로 하는 전압 비교기;
    디지털 신호를 수신하고, 수직 동기 신호를 생성하며, 상기 수직 동 기 신호의 주기 및 위상을 보상하여 주기 및 위상의 측면에서 수직 동 기 신호를 상기 디지털 신호와 동기화하는 센서/비디오 주기 보상 유니 트; 및
    상기 수직 동기 신호 및 상기 타겟 영상 데이터를 수신하여 상기 수 직 동기 신호 및 상기 타겟 영상 데이터를 부호화하여 아날로그 부호화 된 영상 데이터를 생성하는 비디오 부호화기.
  6. 제 5항에 있어서, 상기 영상 출력 시스템은 상기 디지털 신호를 수신하여 상기 디지털 신호의 위상을 지연시키는 위상 조정 유니트를 추가로 포함하는 모니터링 시스템.
  7. 제 5항에 있어서, 상기 비디오 부호화기는 다음을 포함하는 것을 특징으로 하는 모니터링 시스템:
    상기 수직 동기 신호를 수신하여 상기 수직 동기 신호에 따라 비디오 타이밍을 생성하는 비디오 타이밍 생성기;
    상기 비디오 타이밍 및 상기 타겟 영상 데이터를 수신하여 상기 비디오 타이밍 및 상기 타겟 영상 데이터의 휘도, 크로마, 버스트, 및 영상 동기화의 통합 및 부호화처리를 행하여, 디지털 부호화된 영상 데이터를 출력하는 휘도/크로마/버스트/동기 신호 생성기; 및
    디지털 부호화된 영상 데이터를 수신하여 아날로그 부호화된 영상 데이터로 변화하는 디지털-아날로그 변환기.
  8. 제 5항에 있어서, 상기 모니터링 시스템은 상기 개별적인 출력 영상들을 수신하여 표시하는 디스플레이(display)를 추가로 포함하는 것을 특징으로 하는 모니터링 시스템.
KR1020060072934A 2005-08-08 2006-08-02 영상 출력 시스템 KR100803506B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060072934A KR100803506B1 (ko) 2005-08-08 2006-08-02 영상 출력 시스템

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW094126659 2005-08-08
KR1020060072934A KR100803506B1 (ko) 2005-08-08 2006-08-02 영상 출력 시스템

Publications (2)

Publication Number Publication Date
KR20070017906A KR20070017906A (ko) 2007-02-13
KR100803506B1 true KR100803506B1 (ko) 2008-02-14

Family

ID=41344596

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060072934A KR100803506B1 (ko) 2005-08-08 2006-08-02 영상 출력 시스템

Country Status (1)

Country Link
KR (1) KR100803506B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101306244B1 (ko) * 2007-06-29 2013-09-09 엠텍비젼 주식회사 이미지 센싱 신호의 발생 방법 및 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060094452A (ko) * 2005-02-24 2006-08-29 소닉스 테크놀러지 컴퍼니 리미티드 화상 입/출력 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060094452A (ko) * 2005-02-24 2006-08-29 소닉스 테크놀러지 컴퍼니 리미티드 화상 입/출력 장치

Also Published As

Publication number Publication date
KR20070017906A (ko) 2007-02-13

Similar Documents

Publication Publication Date Title
KR100733656B1 (ko) 화상 입/출력 장치
US6385267B1 (en) System and method for locking disparate video formats
JPH1042176A (ja) 撮像装置
KR100639522B1 (ko) 복합 동기 신호를 사용하는 외부 동기 시스템 및 이 외부 동기 시스템을 사용하는 카메라 시스템
US6069666A (en) Broadcast studio synchronization distribution system and method
US20080002034A1 (en) Image output system
US5325093A (en) Analog-to-digital converter for composite video signals
US5148276A (en) Synchronous signal generator for the muse signal
KR100803506B1 (ko) 영상 출력 시스템
CN100515033C (zh) 一种图像输出系统
EP0966153B1 (en) Video signal synchronizing apparatus
US5694174A (en) Television system capable of synchronizing a receiver with a transmitter by using a reference signal having a varying phase angle
CN100576926C (zh) 影像输出与输入系统
US6741289B1 (en) Technique to stabilize the chrominance subcarrier generation in a line-locked digital video system
US5835158A (en) Analog signal process with dither pattern
JP2007049666A (ja) 映像出力系統
KR100317289B1 (ko) 디지털 티브이의 동기신호 보정장치
JP3251518B2 (ja) 同期結合装置
KR100370073B1 (ko) 디지털 방송의 ｖｃｒ 녹화용 출력을 위한 프레임 싱크제어 장치 및 방법
KR100272332B1 (ko) 칼라 바 패턴 신호 발생회로
GB2309841A (en) HSYNC pulse synchronisation to local clock without a PLL
JP2863366B2 (ja) ブライト調整回路
WO2005029851A1 (ja) Ｏｓｄ挿入回路
JPH07255007A (ja) 撮像装置
KR20040084591A (ko) 영상 수평 동기신호에 대한 도트 클록신호 발생장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee