KR20040084591A - 영상 수평 동기신호에 대한 도트 클록신호 발생장치 - Google Patents

Abstract

본 발명은 영상 수평 동기신호에 대한 도트 클록신호 발생장치에 관한 것으로, 상세하게는 수평 동기신호에 의해 도트 클록신호를 생성하는 도트 클록신호 발생장치에 있어서, 상기 수평 동기신호가 리셋단으로 입력되고, 시스템으로부터 공급되는 상기 도트 클록신호의 N배의 클록신호가 클록단으로 입력되어 상기 수평 동기신호가 로우인 경우 리셋되고, 상기 수평 동기신호가 하이인 경우 상기 N배의 클록신호를 N배로 분주하여 도크 클록신호를 출력하는 클록 분주회로를 포함하는 것을 특징으로 한다.

따라서 상기와 같이 구성된 본 발명에 따르면 단순하게 하나의 소자인 클록 분주회로를 통해 이용하여 도트 클록신호를 생성할 수 있도록 함으로써 회로의 부피를 상대적으로 축소시킬 수 있고, 회로의 구성을 간략화시킬 수 있으며, 순수한 디지털 회로를 구현할 수 있다.

Description

영상 수평 동기신호에 대한 도트 클록신호 발생장치{DOT CLOCK SIGNAL GENERATOR FOR VIDEO HORIZONTAL SYNCHRONOUS SIGNAL}

본 발명은 도트 클록신호 발생장치에 관한 것으로, 상세하게는 구조가 간단하면서도 영상 수평 동기신호에 대한 도트 클록신호를 생성할 수 있는 영상 수평 동기신호에 대한 도트 클록신호 발생장치에 관한 것이다.

일반적으로 TV 카메라에서 TV로 영상신호를 전송하고 정확하게 원래의 영상으로 복원하는 데는 송신측과 수신측에서 타이밍을 맞추는 처리, 즉 동기 처리가 필요하게 된다.

영상신호의 동기신호(Sync Signal)에는 수평 동기신호(H Sync)와 수직 동기신호(V Sync)가 있다. 또 색의 동기신호로 컬러 버스트가 있다.

2차원으로 나타낼 수 있는 영상 신호는 각 화소를 종횡으로 잘 나열할 필요가 있다. 이 때문에 영상신호에는 종횡의 동기 신호가 필요하게 된다. 이 동기 신호에는 H와 V의 각 싱크(Sync)가 있는데, 통상 이 두 가지를 복합하여 복합동기신호로 전송하고 모니터 등의 수신측에서 수평, 수직으로 분리한다.

상기의 수평 동기신호를 기준으로 하여 수평 주사선에 색 정보를 싣는데, 이 색정보는 도트 클록신호에 맞추어 수평 주사선 신호에 실리게 된다. 즉, 도트 클록신호는 영상 신호의 수평 해상도를 결정짓는 신호이다.

한편 이러한 도트 클록신호를 생성하기 위해서는 도 1에 도시된 바와 같은 PLL 회로가 사용된다.

도 1을 참조하면, PLL 회로(10)는 입력되는 영상 수평 동기신호와 외부로부터 입력되는 클록신호와의 위상차를 비교하여 위상차에 해당되는 신호를 출력하는 위상 검출기(11)와, 위상 검출기(11)로부터 출력되는 신호를 정류하여 DC 특성을 갖는 신호를 출력하는 루프 필터(12)와, 루프 필터(12)로부터 출력되는 DC 특성의신호에 따라 동작되어 클록신호를 출력하는 전압 제어 발진기(13)와, 전압 제어 발진기(13)로부터 출력되는 클록신호를 분주 또는 체배하여 필요한 동기 클록신호, 즉 도트 클록신호를 출력하는 스케일러(Scaler)(14)로 구성된다.

그러나 이러한 종래의 PLL 회로를 이용하여 도트 클록신호를 생성하면 PLL 회로의 부피가 커 전체 회로의 크기가 증가하고, PLL 회로가 많은 구성부로 이루어지고, 아날로그 소자를 사용하기 때문에 회로가 복잡해지고, 순수하게 디지털 회로의 구현이 불가능한 문제점이 있다.

따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로, 단순하게 하나의 소자인 클록 분주회로를 통해 이용하여 도트 클록신호를 생성할 수 있도록 함으로써 회로의 부피를 상대적으로 축소시킬 수 있고, 회로의 구성을 간략화시킬 수 있으며, 순수한 디지털 회로의 구현이 가능하도록 하는데 있다.

도 1은 종래의 도트 클록신호 발생장치인 PLL 회로의 구성을 개략적으로 나타낸 블록도

도 2는 본 발명에 따른 영상 수평 동기신호에 대한 도트 클록신호 발생장치의 구성을 개략적으로 나타낸 블록도

도 3은 도 2의 타이밍을 나타낸 타이밍도

<도면중 주요부분에 대한 부호의 설명>

10 : PLL 회로 11 : 위상 검출기

12 : 루프 필터 13 : 전압 제어 발진기

14 : 스케일러 100 : 클록 분주회로

CLK : 클록단 RESET : 리셋단

OUT : 출력단

상기와 같은 목적을 달성하기 위한 본 발명의 특징은,

수평 동기신호에 의해 도트 클록신호를 생성하는 도트 클록신호 발생장치에 있어서,

상기 수평 동기신호가 리셋단으로 입력되고, 시스템으로부터 공급되는 상기 도트 클록신호의 N배의 클록신호가 클록단으로 입력되어 상기 수평 동기신호가 로우인 경우 리셋되고, 상기 수평 동기신호가 하이인 경우 상기 N배의 클록신호를 N배로 분주하여 도크 클록신호를 출력하는 클록 분주회로를 포함하는 것을 특징으로한다.

여기에서 상기 클록 분주회로는,

처음 동작시 상기 N배의 클록신호중 첫 번째로 라이징 에지를 갖는 클록에서 라이징 에지를 갖는 도트 클록신호를 발생한다.

이하, 본 발명에 의한 영상 수평 동기신호에 대한 도트 클록신호 발생장치의 구성을 도 2를 참조하여 상세하게 설명하기로 한다.

도 2는 본 발명에 따른 영상 수평 동기신호에 대한 도트 클록신호 발생장치의 구성을 개략적으로 나타낸 블록도이다.

도 2를 참조하면, 본 발명에 따른 영상 수평 동기신호에 대한 도트 클록신호 발생장치는 수평 동기신호가 리셋단(RESET)으로 입력되고, 시스템으로부터 공급되는 도트 클록신호의 N배의 클록신호가 클록단(CLK)으로 입력되는 클록 분주회로(100)이다.

이하, 본 발명에 따른 영상 수평 동기신호에 대한 도트 클록신호 발생장치의 동작을 도 3을 참조하여 상세하게 설명하면 다음과 같다.

도 3은 도 2의 타이밍을 나타낸 타이밍도이다.

먼저 클록 분주회로(100)는 수평 동기신호가 로우인 경우 리셋되고, 이러한 상태에서 수평 동기신호가 하이인 경우 N배의 클록신호를 N배로 분주하여 도크 클록신호를 출력하는데, 이때 도 3에 도시된 바와 같이 처음 동작시 N배의 클록신호중 첫 번째로 라이징 에지를 갖는 클록에서 라이징 에지를 갖는 도트 클록신호를 발생한다.

한편 매회 영상 수평 동기신호가 발생할 때마다 수평 동기신호가 로우에서 하이로 가는 순간 그 위치에서 N배 도트 클록신호의 위치가 조금씩 변경될 수 있는데, 이는 수평 동기신호의 소스와 N배 도트 클록신호의 소스가 서로 다르고 서로 동기되지 않기 때문이다. 그러나 수평 동기신호의 라이징 에지와 N배 도트 클록신호의 라이징 에지의 시간 간격은 최소 0에서 최고 1/N배 클록 주파수만큼 가변되므로 이 시간이 매회 영상 수평동기신호와 도크 클록신호와의 최대 오차가 된다. 그리하여 이러한 오차를 줄이기 위해 N배 클록 주파수를 매우 높게 설정하면 그 최대 오차가 감소하여 높은 동기 안정성을 보장할 수 있다.

이상에서 설명한 바와 같이 본 발명에 따른 영상 수평 동기신호에 대한 도트 클록신호 발생장치에 의하면, 단순하게 하나의 소자인 클록 분주회로를 통해 이용하여 도트 클록신호를 생성할 수 있도록 함으로써 회로의 부피를 상대적으로 축소시킬 수 있고, 회로의 구성을 간략화시킬 수 있으며, 순수한 디지털 회로의 구현이 가능할 수 있다.

Claims (2)

1. 수평 동기신호에 의해 도트 클록신호를 생성하는 도트 클록신호 발생장치에 있어서,

   상기 수평 동기신호가 리셋단으로 입력되고, 시스템으로부터 공급되는 상기 도트 클록신호의 N배의 클록신호가 클록단으로 입력되어 상기 수평 동기신호가 로우인 경우 리셋되고, 상기 수평 동기신호가 하이인 경우 상기 N배의 클록신호를 N배로 분주하여 도크 클록신호를 출력하는 클록 분주회로를 포함하는 것을 특징으로 하는 영상 수평 동기신호에 대한 도트 클록신호 발생장치.
2. 제 1 항에 있어서,

   상기 클록 분주회로는,

   처음 동작시 상기 N배의 클록신호중 첫 번째로 라이징 에지를 갖는 클록에서 라이징 에지를 갖는 도트 클록신호를 발생하는 것을 특징으로 하는 영상 수평 동기신호에 대한 도트 클록신호 발생장치.