JPH04352478A - 可変容量ダイオード - Google Patents
可変容量ダイオードInfo
- Publication number
- JPH04352478A JPH04352478A JP12637191A JP12637191A JPH04352478A JP H04352478 A JPH04352478 A JP H04352478A JP 12637191 A JP12637191 A JP 12637191A JP 12637191 A JP12637191 A JP 12637191A JP H04352478 A JPH04352478 A JP H04352478A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- oxide film
- silicon oxide
- type diffusion
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 238000009413 insulation Methods 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 5
- -1 phosphorus ions Chemical class 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は可変容量ダイオードに関
し、特に超階段接合を有する可変容量ダイオードに関す
る。
し、特に超階段接合を有する可変容量ダイオードに関す
る。
【０００２】
【従来の技術】従来の可変容量ダイオードは、図４に示
すようにＮ型シリコン基板１の表面に薄い酸化シリコン
膜２を設け、酸化シリコン膜２を通してＮ型シリコン基
板１の表面に選択的にイオン注入して設けたＮ＋ 型拡
散層６と、Ｎ＋ 型拡散層６内に設けたＰ型拡散層７と
を有して構成される。
すようにＮ型シリコン基板１の表面に薄い酸化シリコン
膜２を設け、酸化シリコン膜２を通してＮ型シリコン基
板１の表面に選択的にイオン注入して設けたＮ＋ 型拡
散層６と、Ｎ＋ 型拡散層６内に設けたＰ型拡散層７と
を有して構成される。
【０００３】したがって、このような構造を有する可変
容量ダイオードにおいては、ＰＮ接合が底面部分と側面
部分の２つから構成されることになり、容量−電圧特性
は、この２つの部分の和からなる。また、この側面部分
の不純物濃度は、底面部分と比較してどうしても高くな
る傾向があるため、側面部分の単位，面積当りの容量値
（電圧を一定とした場合）は底面部分より５０〜１００
％高くなるという性質を有する。又、耐圧値は、周知の
ように電界が最大となるＰＮ接合部分で決定されること
になるので、この従来構造の可変容量ダイオードにおい
ては耐圧はＰＮ接合の部分で決まるという性質を有する
。
容量ダイオードにおいては、ＰＮ接合が底面部分と側面
部分の２つから構成されることになり、容量−電圧特性
は、この２つの部分の和からなる。また、この側面部分
の不純物濃度は、底面部分と比較してどうしても高くな
る傾向があるため、側面部分の単位，面積当りの容量値
（電圧を一定とした場合）は底面部分より５０〜１００
％高くなるという性質を有する。又、耐圧値は、周知の
ように電界が最大となるＰＮ接合部分で決定されること
になるので、この従来構造の可変容量ダイオードにおい
ては耐圧はＰＮ接合の部分で決まるという性質を有する
。
【０００４】
【発明が解決しようとする課題】近年、超階段接合を有
する可変容量ダイオードにおいては、ユーザーが高い容
量変化比を望む傾向が強くなってきており、それにとも
なってＰＮ接合深さは、年々浅くなっているのが現状で
ある。
する可変容量ダイオードにおいては、ユーザーが高い容
量変化比を望む傾向が強くなってきており、それにとも
なってＰＮ接合深さは、年々浅くなっているのが現状で
ある。
【０００５】しかしながら、従来の可変容量ダイオード
はＰＮ接合が底面部分と側面部分から構成され、ＰＮ接
合深さが浅くなるにつれて必然的に耐圧が低下していく
と同時にそのばらつきも大きくなるため、耐圧不良が発
生して信頼性が低下するという問題点があった。
はＰＮ接合が底面部分と側面部分から構成され、ＰＮ接
合深さが浅くなるにつれて必然的に耐圧が低下していく
と同時にそのばらつきも大きくなるため、耐圧不良が発
生して信頼性が低下するという問題点があった。
【０００６】
【課題を解決するための手段】本発明の可変容量ダイオ
ードは、一導電型半導体基板の一主面に設けて前記半導
体基板に埋込まれ素子形成領域を区画する絶縁膜と、前
記絶縁膜に整合して前記素子形成領域に設けた高濃度の
一導電型拡散層と、前記一導電型拡散層内に設けて側面
を前記絶縁膜に接し且つ接合面の底面が前記絶縁膜の底
面よりも浅い逆導電型の拡散層とを有する。
ードは、一導電型半導体基板の一主面に設けて前記半導
体基板に埋込まれ素子形成領域を区画する絶縁膜と、前
記絶縁膜に整合して前記素子形成領域に設けた高濃度の
一導電型拡散層と、前記一導電型拡散層内に設けて側面
を前記絶縁膜に接し且つ接合面の底面が前記絶縁膜の底
面よりも浅い逆導電型の拡散層とを有する。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００８】図１（ａ）〜（ｃ）及び図２（ａ），（ｂ
）は本発明の第１の実施例の製造方法を説明するための
工程順に示した半導体チップの断面図である。
）は本発明の第１の実施例の製造方法を説明するための
工程順に示した半導体チップの断面図である。
【０００９】まず、図１（ａ）に示すように、Ｎ型シリ
コン基板１の表面を熱酸化して、薄い酸化シリコン膜２
を７０ｎｍの厚さに形成した後、気相成長法により窒化
シリコン膜３を１８０ｎｍの厚さに堆積する。次に、写
真蝕刻法により窒化シリコン膜３と酸化シリコン膜２を
選択的に順次エッチングして除去し、Ｎ型シリコン基板
１の表面を露出させる。
コン基板１の表面を熱酸化して、薄い酸化シリコン膜２
を７０ｎｍの厚さに形成した後、気相成長法により窒化
シリコン膜３を１８０ｎｍの厚さに堆積する。次に、写
真蝕刻法により窒化シリコン膜３と酸化シリコン膜２を
選択的に順次エッチングして除去し、Ｎ型シリコン基板
１の表面を露出させる。
【００１０】次に、図１（ｂ）に示すように、窒化シリ
コン膜３を耐酸化マスクとしてＮ型シリコン基板１の表
面を熱酸化し、厚さ１．５μｍの第１の厚い酸化シリコ
ン膜４を形成する。
コン膜３を耐酸化マスクとしてＮ型シリコン基板１の表
面を熱酸化し、厚さ１．５μｍの第１の厚い酸化シリコ
ン膜４を形成する。
【００１１】次に、図１（ｃ）に示すように、窒化シリ
コン膜３をマスクとして酸化シリコン膜４をエッチング
して除去した後、窒化シリコン膜３をマスクとしてＮ型
シリコン基板１の表面を熱酸化して第２の厚い酸化シリ
コン膜５を１．５μｍの厚さに形成する。
コン膜３をマスクとして酸化シリコン膜４をエッチング
して除去した後、窒化シリコン膜３をマスクとしてＮ型
シリコン基板１の表面を熱酸化して第２の厚い酸化シリ
コン膜５を１．５μｍの厚さに形成する。
【００１２】次に、図２（ａ）に示すように、窒化シリ
コン膜３をエッチングして除去した後、酸化シリコン膜
５をマスクとしてリンイオンを加速エネルギー７０ｋｅ
Ｖ，ドーズ量１．０×１０１４ｃｍ−２でイオン注入し
て、熱処理による押入拡散及びアニールを行い接合深さ
１．８μｍのＮ＋ 型拡散層６を形成する。
コン膜３をエッチングして除去した後、酸化シリコン膜
５をマスクとしてリンイオンを加速エネルギー７０ｋｅ
Ｖ，ドーズ量１．０×１０１４ｃｍ−２でイオン注入し
て、熱処理による押入拡散及びアニールを行い接合深さ
１．８μｍのＮ＋ 型拡散層６を形成する。
【００１３】次に、図２（ｂ）に示すように、再度酸化
シリコン膜５をマスクとしてホウ素イオンを加速エネル
ギー４０ｋｅＶ，ドーズ量５×１０１５ｃｍ−２でイオ
ン注入して熱処理し、接合深さ０．９μｍのＰ型拡散層
７を形成する。
シリコン膜５をマスクとしてホウ素イオンを加速エネル
ギー４０ｋｅＶ，ドーズ量５×１０１５ｃｍ−２でイオ
ン注入して熱処理し、接合深さ０．９μｍのＰ型拡散層
７を形成する。
【００１４】図３（ａ），（ｂ）は本発明の第２の実施
例の製造方法を説明するための工程順に示した半導体チ
ップの断面図である。
例の製造方法を説明するための工程順に示した半導体チ
ップの断面図である。
【００１５】図３（ａ）に示すように、第１の実施例で
説明した図１（ｃ）までの工程で酸化シリコン膜５を形
成した後、窒化シリコン膜３をマスクとして酸化シリコ
ン膜５をエッチングして除去し、窒化シリコン膜３をマ
スクとしてＮ型シリコン基板１の表面を熱酸化して酸化
シリコン膜８を１．５μｍの厚さに形成する。
説明した図１（ｃ）までの工程で酸化シリコン膜５を形
成した後、窒化シリコン膜３をマスクとして酸化シリコ
ン膜５をエッチングして除去し、窒化シリコン膜３をマ
スクとしてＮ型シリコン基板１の表面を熱酸化して酸化
シリコン膜８を１．５μｍの厚さに形成する。
【００１６】次に、図３（ｂ）に示すように、酸化シリ
コン膜８をマスクとしてリンイオンを注入してＮ＋ 型
拡散層６を形成した後、酸化シリコン膜８をマスクとし
てホウ素イオンをイオン注入し、Ｐ型拡散層７を形成す
る。
コン膜８をマスクとしてリンイオンを注入してＮ＋ 型
拡散層６を形成した後、酸化シリコン膜８をマスクとし
てホウ素イオンをイオン注入し、Ｐ型拡散層７を形成す
る。
【００１７】第２の実施例ではＮ＋ 型拡散層６の側面
の殆んどが酸化シリコン膜８の側壁に接して構成される
ため、容量値がＮ＋ 型拡散層６も含めた底面部分で決
まることになるので、容量−電圧特性の設計が非常に容
易になるという利点をもつ。
の殆んどが酸化シリコン膜８の側壁に接して構成される
ため、容量値がＮ＋ 型拡散層６も含めた底面部分で決
まることになるので、容量−電圧特性の設計が非常に容
易になるという利点をもつ。
【００１８】
【発明の効果】以上説明したように本発明は、埋込まれ
た厚い絶縁膜に整合して拡散層を設けＰＮ接合の底面を
絶縁膜の底面よりも浅く形成することにより、耐圧を大
幅に向上することができ、信頼性を向上させるという効
果を有する。
た厚い絶縁膜に整合して拡散層を設けＰＮ接合の底面を
絶縁膜の底面よりも浅く形成することにより、耐圧を大
幅に向上することができ、信頼性を向上させるという効
果を有する。
【図１】本発明の第１の実施例の製造方法を説明するた
めの工程順に示した半導体チップの断面図。
めの工程順に示した半導体チップの断面図。
【図２】本発明の第１の実施例の製造方法を説明するた
めの工程順に示した半導体チップの断面図。
めの工程順に示した半導体チップの断面図。
【図３】本発明の第２の実施例の製造方法を説明するた
めの工程順に示した半導体チップの断面図。
めの工程順に示した半導体チップの断面図。
【図４】従来の可変容量ダイオードの一例を示す半導体
チップの断面図。
チップの断面図。
１ Ｎ型シリコン基板
２，４，５，８ 酸化シリコン膜３ 窒化
シリコン膜 ６ Ｎ＋ 型拡散層 ７ Ｐ型拡散層
シリコン膜 ６ Ｎ＋ 型拡散層 ７ Ｐ型拡散層
Claims (1)
- 【請求項１】 一導電型半導体基板の一主面に設けて
前記半導体基板に埋込まれ素子形成領域を区画する絶縁
膜と、前記絶縁膜に整合して前記素子形成領域に設けた
高濃度の一導電型拡散層と、前記一導電型拡散層内に設
けて側面を前記絶縁膜に接し且つ接合面の底面が前記絶
縁膜の底面よりも浅い逆導電型の拡散層とを有すること
を特徴とする可変容量ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12637191A JPH04352478A (ja) | 1991-05-30 | 1991-05-30 | 可変容量ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12637191A JPH04352478A (ja) | 1991-05-30 | 1991-05-30 | 可変容量ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04352478A true JPH04352478A (ja) | 1992-12-07 |
Family
ID=14933524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12637191A Pending JPH04352478A (ja) | 1991-05-30 | 1991-05-30 | 可変容量ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04352478A (ja) |
-
1991
- 1991-05-30 JP JP12637191A patent/JPH04352478A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5219783A (en) | Method of making semiconductor well structure | |
| JPH04352478A (ja) | 可変容量ダイオード | |
| JP5072146B2 (ja) | 可変容量ダイオード及びその製造方法 | |
| JP2729870B2 (ja) | 可変容量ダイオードとその製造方法 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| JP2511318B2 (ja) | バイポ―ラトランジスタ | |
| JP3173048B2 (ja) | 半導体装置 | |
| JPH01220856A (ja) | 半導体装置 | |
| KR960000380B1 (ko) | 바이폴라 트랜지스터의 제조 방법 | |
| JP2633411B2 (ja) | 半導体装置の製造方法 | |
| JPH0778833A (ja) | バイポーラトランジスタとその製造方法 | |
| JPH0380544A (ja) | 半導体装置 | |
| JPS6052038A (ja) | 半導体装置の製造方法 | |
| JP5238940B2 (ja) | 半導体装置の製造方法 | |
| JPH0574233B2 (ja) | ||
| JPH04177840A (ja) | 半導体集積回路 | |
| JPS60133763A (ja) | 可変容量ダイオ−ドおよびその製造方法 | |
| JP2002016081A (ja) | 半導体装置の製造方法 | |
| JPS584454B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH0574234B2 (ja) | ||
| JPH03157972A (ja) | 半導体装置の製造方法 | |
| JPH06338609A (ja) | 半導体装置の製造方法 | |
| JPS60226186A (ja) | 半導体装置 | |
| JPH05152512A (ja) | 半導体集積回路のキヤパシタの製造方法 | |
| JPS59124143A (ja) | 半導体集積回路の製造方法 |