JPH04349647A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH04349647A JPH04349647A JP12355691A JP12355691A JPH04349647A JP H04349647 A JPH04349647 A JP H04349647A JP 12355691 A JP12355691 A JP 12355691A JP 12355691 A JP12355691 A JP 12355691A JP H04349647 A JPH04349647 A JP H04349647A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring layer
- interlayer insulating
- contact hole
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims abstract description 100
- 239000011229 interlayer Substances 0.000 claims abstract description 55
- 239000000463 material Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 18
- 239000004020 conductor Substances 0.000 abstract description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に配線工程における配線層間の導体の形成方
法の改良に関するものである。
に係り、特に配線工程における配線層間の導体の形成方
法の改良に関するものである。
【０００２】半導体装置の高集積化に伴う素子パターン
の微細化により、配線工程における配線層間の導体を形
成するコンタクトホールが微細化してその寸法がサブミ
クロンになっており、レジスト膜を露光してこのコンタ
クトホールの形成に用いるレジストパターンを形成する
フォトプロセス工程においては、レジスト膜の膜厚を厚
く形成すると充分にレジスト膜が露光されない場合があ
り、レジスト膜の現像工程において完全に現像できない
と、レジスト膜に完全な形状の窓を開けることができな
いので、解像性を高めるためにレジスト膜の膜厚を薄く
することが必要であるが、薄くし過ぎるとコンタクトホ
ールのエッチングの際にレジスト膜がエッチングマスク
の役割を果たせなくなり、絶縁膜がエッチングされる障
害が発生する。
の微細化により、配線工程における配線層間の導体を形
成するコンタクトホールが微細化してその寸法がサブミ
クロンになっており、レジスト膜を露光してこのコンタ
クトホールの形成に用いるレジストパターンを形成する
フォトプロセス工程においては、レジスト膜の膜厚を厚
く形成すると充分にレジスト膜が露光されない場合があ
り、レジスト膜の現像工程において完全に現像できない
と、レジスト膜に完全な形状の窓を開けることができな
いので、解像性を高めるためにレジスト膜の膜厚を薄く
することが必要であるが、薄くし過ぎるとコンタクトホ
ールのエッチングの際にレジスト膜がエッチングマスク
の役割を果たせなくなり、絶縁膜がエッチングされる障
害が発生する。
【０００３】また、コンタクトホールの寸法が微細化す
ると、配線層がアルミニウム層の場合に加熱によりコン
タクトホール内の導体の埋め込みを行っても、完全に埋
め込むことができずカバレッジ不良が発生する。
ると、配線層がアルミニウム層の場合に加熱によりコン
タクトホール内の導体の埋め込みを行っても、完全に埋
め込むことができずカバレッジ不良が発生する。
【０００４】以上のような状況から、エッチングにより
コンタクトホールを形成する場合にレジストパターンの
薄くなった部分で絶縁膜がエッチングされず、コンタク
トホール内のカバレッジが良好な半導体装置を製造する
ことが可能な半導体装置の製造方法が要望されている。
コンタクトホールを形成する場合にレジストパターンの
薄くなった部分で絶縁膜がエッチングされず、コンタク
トホール内のカバレッジが良好な半導体装置を製造する
ことが可能な半導体装置の製造方法が要望されている。
【０００５】
【従来の技術】従来の半導体装置の製造方法について図
５〜図６により詳細に説明する。図５は従来の半導体装
置を示す側断面図、図６は従来の半導体装置の製造方法
を示す側断面図である。
５〜図６により詳細に説明する。図５は従来の半導体装
置を示す側断面図、図６は従来の半導体装置の製造方法
を示す側断面図である。
【０００６】従来の半導体装置は図５に示すように、半
導体基板１１の表面にアルミニウムからなる下層配線層
１２を備え、この下層配線層１２とアルミニウムからな
る上層配線層１９との間に、層間絶縁膜１３を介在させ
、この層間絶縁膜１３に形成したコンタクトホール内に
、この下層配線層１２と上層配線層１９とを接続する、
アルミニウムからなる導体を具備する半導体装置である
。
導体基板１１の表面にアルミニウムからなる下層配線層
１２を備え、この下層配線層１２とアルミニウムからな
る上層配線層１９との間に、層間絶縁膜１３を介在させ
、この層間絶縁膜１３に形成したコンタクトホール内に
、この下層配線層１２と上層配線層１９とを接続する、
アルミニウムからなる導体を具備する半導体装置である
。
【０００７】従来の半導体装置の製造方法を工程順に図
６〜図７により詳細に説明する。まず図６（ａ） に示
すように、半導体基板１１上にパターニングして形成し
た線幅１．５μｍ 、膜厚１μｍ のアルミニウムから
なる下層配線層１２を被覆する層間絶縁膜１３を形成す
る。この層間絶縁膜１３の膜厚は下層配線層１２上で０
．５ 〜１μｍである。
６〜図７により詳細に説明する。まず図６（ａ） に示
すように、半導体基板１１上にパターニングして形成し
た線幅１．５μｍ 、膜厚１μｍ のアルミニウムから
なる下層配線層１２を被覆する層間絶縁膜１３を形成す
る。この層間絶縁膜１３の膜厚は下層配線層１２上で０
．５ 〜１μｍである。
【０００８】つぎに図６（ｂ） に示すように、この層
間絶縁膜１３の表面に膜厚１μｍ のレジスト膜を形成
し、この下層配線層１２の表面に１μｍ の開口を有す
るレジストパターン１８をフォトリソグラフィー技術に
よりパターニングして形成する。
間絶縁膜１３の表面に膜厚１μｍ のレジスト膜を形成
し、この下層配線層１２の表面に１μｍ の開口を有す
るレジストパターン１８をフォトリソグラフィー技術に
よりパターニングして形成する。
【０００９】ついで図６（ｃ） に示すように、このレ
ジストパターン１８をマスクとしてエッチングによりこ
の層間絶縁膜１３にコンタクトホール１３ａ を形成す
るが、このエッチングによりレジスト膜厚がＡ部のよう
に薄くなる場合がある。
ジストパターン１８をマスクとしてエッチングによりこ
の層間絶縁膜１３にコンタクトホール１３ａ を形成す
るが、このエッチングによりレジスト膜厚がＡ部のよう
に薄くなる場合がある。
【００１０】ここでレジストパターン１８を除去し、図
５に示すようにこの層間絶縁膜１３の表面及びコンタク
トホール１３ａ 内に上層配線層１９となる金属層をス
パッタにより形成して上層配線層１９と下層配線層１２
とを接続し、フォトリソグラフィー技術により上層配線
層１９をパターニングして形成する。
５に示すようにこの層間絶縁膜１３の表面及びコンタク
トホール１３ａ 内に上層配線層１９となる金属層をス
パッタにより形成して上層配線層１９と下層配線層１２
とを接続し、フォトリソグラフィー技術により上層配線
層１９をパターニングして形成する。
【００１１】
【発明が解決しようとする課題】以上説明した従来の半
導体装置においては、図７（ａ）に示すように層間絶縁
膜１３にコンタクトホール１３ａ を形成する際に、レ
ジストパターン１８をマスクとして層間絶縁膜１３をエ
ッチングすると、図６（ｃ） に図示するレジストパタ
ーン１８の膜厚の薄いＡ部においてレジストパターン１
８の下の層間絶縁膜１３が露出し、エッチングにより窪
み１３ｂ が生じるが、この窪み１３ｂ の下に下層配
線層１２があると図７（ｂ） に示すように上層配線層
１９を形成した場合に上層配線層１９と下層配線層１２
とがこの窪み１３ｂ 内で短絡する障害が発生するとい
う問題点があった。
導体装置においては、図７（ａ）に示すように層間絶縁
膜１３にコンタクトホール１３ａ を形成する際に、レ
ジストパターン１８をマスクとして層間絶縁膜１３をエ
ッチングすると、図６（ｃ） に図示するレジストパタ
ーン１８の膜厚の薄いＡ部においてレジストパターン１
８の下の層間絶縁膜１３が露出し、エッチングにより窪
み１３ｂ が生じるが、この窪み１３ｂ の下に下層配
線層１２があると図７（ｂ） に示すように上層配線層
１９を形成した場合に上層配線層１９と下層配線層１２
とがこの窪み１３ｂ 内で短絡する障害が発生するとい
う問題点があった。
【００１２】本発明は以上のような状況から、コンタク
トホールの形成時にレジストパターンの膜厚の薄い部分
に形成されるレジストパターンの下の層間絶縁膜の窪み
に起因する下層配線層と上層配線層との短絡を防止する
ことが可能となる半導体装置及びその製造方法の提供を
目的としたものである。
トホールの形成時にレジストパターンの膜厚の薄い部分
に形成されるレジストパターンの下の層間絶縁膜の窪み
に起因する下層配線層と上層配線層との短絡を防止する
ことが可能となる半導体装置及びその製造方法の提供を
目的としたものである。
【００１３】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板の表面に下層配線層を備え、この下層配線層
と上層配線層との間に、層間絶縁膜と絶縁膜とを介在さ
せ、この層間絶縁膜と絶縁膜とに形成したコンタクトホ
ール内に、この下層配線層と上層配線層とを接続する、
選択ＣＶＤ形成可能な材料からなる層とこの上層配線層
の材料とからなる導体を具備するように構成する。
半導体基板の表面に下層配線層を備え、この下層配線層
と上層配線層との間に、層間絶縁膜と絶縁膜とを介在さ
せ、この層間絶縁膜と絶縁膜とに形成したコンタクトホ
ール内に、この下層配線層と上層配線層とを接続する、
選択ＣＶＤ形成可能な材料からなる層とこの上層配線層
の材料とからなる導体を具備するように構成する。
【００１４】本発明の半導体装置の製造方法は、上記の
半導体装置の製造方法であって、半導体基板上にパター
ニングして形成した下層配線層を被覆する層間絶縁膜を
形成し、この層間絶縁膜の表面にＳＯＧ膜を形成する工
程と、この層間絶縁膜が露出するまでこのＳＯＧ膜をエ
ッチングする工程と、この層間絶縁膜及びこのＳＯＧ膜
の表面に第１のレジスト膜を形成し、この下層配線層の
上部に開口を有する第１のレジストパターンを形成する
工程と、この第１のレジストパターンをマスクとしてこ
の層間絶縁膜に第１のコンタクトホールを形成する工程
と、この第１のコンタクトホール内に選択ＣＶＤ形成可
能な材料からなる層を選択的に成長させる工程と、この
層間絶縁膜、このＳＯＧ膜及びこの選択ＣＶＤ形成可能
な材料からなる層の表面に絶縁膜を形成する工程と、こ
の絶縁膜の表面に第２のレジスト膜を形成し、この第１
のコンタクトホールの上部に開口を有する第２のレジス
トパターンを形成する工程と、この第２のレジストパタ
ーンをマスクとしてこの絶縁膜に第２のコンタクトホー
ルを形成する工程と、この第２のコンタクトホール内及
びこの絶縁膜の表面に上層配線層を形成する工程とを含
むように構成する。
半導体装置の製造方法であって、半導体基板上にパター
ニングして形成した下層配線層を被覆する層間絶縁膜を
形成し、この層間絶縁膜の表面にＳＯＧ膜を形成する工
程と、この層間絶縁膜が露出するまでこのＳＯＧ膜をエ
ッチングする工程と、この層間絶縁膜及びこのＳＯＧ膜
の表面に第１のレジスト膜を形成し、この下層配線層の
上部に開口を有する第１のレジストパターンを形成する
工程と、この第１のレジストパターンをマスクとしてこ
の層間絶縁膜に第１のコンタクトホールを形成する工程
と、この第１のコンタクトホール内に選択ＣＶＤ形成可
能な材料からなる層を選択的に成長させる工程と、この
層間絶縁膜、このＳＯＧ膜及びこの選択ＣＶＤ形成可能
な材料からなる層の表面に絶縁膜を形成する工程と、こ
の絶縁膜の表面に第２のレジスト膜を形成し、この第１
のコンタクトホールの上部に開口を有する第２のレジス
トパターンを形成する工程と、この第２のレジストパタ
ーンをマスクとしてこの絶縁膜に第２のコンタクトホー
ルを形成する工程と、この第２のコンタクトホール内及
びこの絶縁膜の表面に上層配線層を形成する工程とを含
むように構成する。
【００１５】
【作用】即ち本発明においては、半導体基板上にパター
ニングして形成した下層配線層を被覆する層間絶縁膜を
形成し、この層間絶縁膜の表面にＳＯＧ膜を形成し、こ
の層間絶縁膜が露出するまでこのＳＯＧ膜をエッチング
するから、この層間絶縁膜及びこのＳＯＧ膜の表面は平
坦化して形成される。
ニングして形成した下層配線層を被覆する層間絶縁膜を
形成し、この層間絶縁膜の表面にＳＯＧ膜を形成し、こ
の層間絶縁膜が露出するまでこのＳＯＧ膜をエッチング
するから、この層間絶縁膜及びこのＳＯＧ膜の表面は平
坦化して形成される。
【００１６】この層間絶縁膜及びこのＳＯＧ膜の表面に
第１のレジスト膜を形成してこの下層配線層の上部に開
口を有する第１のレジストパターンを形成し、この第１
のレジストパターンをマスクとしてこの層間絶縁膜に第
１のコンタクトホールを形成するから、この第１のコン
タクトホールを形成する際にレジストパターンが薄くな
り層間絶縁膜がエッチングされることがなくなる。
第１のレジスト膜を形成してこの下層配線層の上部に開
口を有する第１のレジストパターンを形成し、この第１
のレジストパターンをマスクとしてこの層間絶縁膜に第
１のコンタクトホールを形成するから、この第１のコン
タクトホールを形成する際にレジストパターンが薄くな
り層間絶縁膜がエッチングされることがなくなる。
【００１７】この第１のコンタクトホール内に選択ＣＶ
Ｄ形成可能な材料からなる層を選択的に成長させ、この
層間絶縁膜、このＳＯＧ膜及びこの選択ＣＶＤ形成可能
な材料からなる層の表面に絶縁膜を形成してこの絶縁膜
の表面に第２のレジスト膜を形成し、この第１のコンタ
クトホールの上部に開口を有する第２のレジストパター
ンを形成し、この第２のレジストパターンをマスクとし
てこの絶縁膜に第２のコンタクトホールを形成し、この
第２のコンタクトホール内及びこの絶縁膜の表面に上層
配線層を形成するから、このコンタクトホールの下部に
は選択ＣＶＤ形成可能な材料からなる層、上部には上層
配線層を形成することができ、カバレッジの良好な上層
配線層を形成することが可能となる。
Ｄ形成可能な材料からなる層を選択的に成長させ、この
層間絶縁膜、このＳＯＧ膜及びこの選択ＣＶＤ形成可能
な材料からなる層の表面に絶縁膜を形成してこの絶縁膜
の表面に第２のレジスト膜を形成し、この第１のコンタ
クトホールの上部に開口を有する第２のレジストパター
ンを形成し、この第２のレジストパターンをマスクとし
てこの絶縁膜に第２のコンタクトホールを形成し、この
第２のコンタクトホール内及びこの絶縁膜の表面に上層
配線層を形成するから、このコンタクトホールの下部に
は選択ＣＶＤ形成可能な材料からなる層、上部には上層
配線層を形成することができ、カバレッジの良好な上層
配線層を形成することが可能となる。
【００１８】
【実施例】以下図１により本発明の一実施例のタングス
テン層とアルミニウム層とからなる配線層を備えた半導
体装置について、図２〜図４により本発明の一実施例の
半導体装置の製造方法について詳細に説明する。
テン層とアルミニウム層とからなる配線層を備えた半導
体装置について、図２〜図４により本発明の一実施例の
半導体装置の製造方法について詳細に説明する。
【００１９】図１は本発明による一実施例の半導体装置
を示す側断面図、図２〜図４は本発明による一実施例の
半導体装置の製造方法を示す側断面図である。本発明に
よる一実施例の半導体装置は図１に示すように、半導体
基板１の表面にアルミニウムからなる下層配線層２を備
え、この下層配線層２とアルミニウムからなる上層配線
層９との間に、層間絶縁膜３と絶縁膜７とを介在させ、
この層間絶縁膜３と絶縁膜７とに形成したコンタクトホ
ール３ａ，７ａ 内に、この下層配線層２と上層配線層
９とを接続する、タングステン層６とアルミニウム層と
からなる導体を具備する半導体装置である。
を示す側断面図、図２〜図４は本発明による一実施例の
半導体装置の製造方法を示す側断面図である。本発明に
よる一実施例の半導体装置は図１に示すように、半導体
基板１の表面にアルミニウムからなる下層配線層２を備
え、この下層配線層２とアルミニウムからなる上層配線
層９との間に、層間絶縁膜３と絶縁膜７とを介在させ、
この層間絶縁膜３と絶縁膜７とに形成したコンタクトホ
ール３ａ，７ａ 内に、この下層配線層２と上層配線層
９とを接続する、タングステン層６とアルミニウム層と
からなる導体を具備する半導体装置である。
【００２０】本発明による一実施例の半導体装置の製造
方法を工程順に図２〜図４により詳細に説明する。まず
図２（ａ） に示すように、半導体基板１上に線幅 １
．５μｍ、膜厚１μｍのアルミニウムからなる下層配線
層２をパターニングして形成し、この下層配線層２を被
覆する膜厚 ８，０００ÅのＰＳＧからなる層間絶縁膜
３を形成し、この層間絶縁膜３の表面に膜厚 ５，００
０ÅのＳＯＧ膜４を形成する。
方法を工程順に図２〜図４により詳細に説明する。まず
図２（ａ） に示すように、半導体基板１上に線幅 １
．５μｍ、膜厚１μｍのアルミニウムからなる下層配線
層２をパターニングして形成し、この下層配線層２を被
覆する膜厚 ８，０００ÅのＰＳＧからなる層間絶縁膜
３を形成し、この層間絶縁膜３の表面に膜厚 ５，００
０ÅのＳＯＧ膜４を形成する。
【００２１】つぎに図２（ｂ） に示すように、この層
間絶縁膜３が露出するまで、四弗化炭素（ＣＦ４）及び
Ｃ４Ｆ８ガスを用いるＳＯＧ膜の反応性イオンエッチン
グを行い、エッチング量を ８，０００Åにコントロー
ルしたバックエッチングを行うと、層間絶縁膜３の凸部
の表面のＳＯＧ膜４の膜厚が ５，０００Åより薄く約
３，０００Åに形成されているので、下層配線層２上
の層間絶縁膜３の膜厚は約 ３，０００Åとなる。
間絶縁膜３が露出するまで、四弗化炭素（ＣＦ４）及び
Ｃ４Ｆ８ガスを用いるＳＯＧ膜の反応性イオンエッチン
グを行い、エッチング量を ８，０００Åにコントロー
ルしたバックエッチングを行うと、層間絶縁膜３の凸部
の表面のＳＯＧ膜４の膜厚が ５，０００Åより薄く約
３，０００Åに形成されているので、下層配線層２上
の層間絶縁膜３の膜厚は約 ３，０００Åとなる。
【００２２】ついで図２（ｃ） に示すように、この層
間絶縁膜３及びＳＯＧ膜４の表面に膜厚１μｍ のレジ
スト膜を形成し、この下層配線層２の表面に１μｍ 径
の開口を有する第１のレジストパターン５をフォトリソ
グラフィー技術によりパターニングして形成する。
間絶縁膜３及びＳＯＧ膜４の表面に膜厚１μｍ のレジ
スト膜を形成し、この下層配線層２の表面に１μｍ 径
の開口を有する第１のレジストパターン５をフォトリソ
グラフィー技術によりパターニングして形成する。
【００２３】そして図３（ａ） に示すように、このレ
ジストパターン５をマスクとして四弗化炭素（ＣＦ４）
及びＣＨＦ３ガスを用いて層間絶縁膜３のエッチングを
行い、この層間絶縁膜３に第１のコンタクトホール３ａ
を形成する。この層間絶縁膜３の膜厚は３，０００Åに
薄く形成されているので、膜厚１μｍ のレジストパタ
ーン５をマスクとしてエッチングしてコンタクトホール
３ａを形成しても、レジストパターン５が消滅してその
下の層間絶縁膜３が露出する障害は発生しない。
ジストパターン５をマスクとして四弗化炭素（ＣＦ４）
及びＣＨＦ３ガスを用いて層間絶縁膜３のエッチングを
行い、この層間絶縁膜３に第１のコンタクトホール３ａ
を形成する。この層間絶縁膜３の膜厚は３，０００Åに
薄く形成されているので、膜厚１μｍ のレジストパタ
ーン５をマスクとしてエッチングしてコンタクトホール
３ａを形成しても、レジストパターン５が消滅してその
下の層間絶縁膜３が露出する障害は発生しない。
【００２４】ここでレジストパターン５を除去した後、
図３（ｂ） に示すようにこのコンタクトホール３ａ内
にタングステン層６を化学反応により選択的に成長させ
る。更に図３（ｃ） に示すように、この層間絶縁膜３
、ＳＯＧ膜４及びタングステン層６の表面に層間耐圧を
確保するために膜厚 ５，０００ÅのＰＳＧからなる絶
縁膜７を追加成長する。
図３（ｂ） に示すようにこのコンタクトホール３ａ内
にタングステン層６を化学反応により選択的に成長させ
る。更に図３（ｃ） に示すように、この層間絶縁膜３
、ＳＯＧ膜４及びタングステン層６の表面に層間耐圧を
確保するために膜厚 ５，０００ÅのＰＳＧからなる絶
縁膜７を追加成長する。
【００２５】その後図４（ａ） に示すように、この絶
縁膜７の表面に膜厚１μｍ のレジスト膜を形成し、コ
ンタクトホール形成位置に開口を有する第２のレジスト
パターン８をフォトリソグラフィー技術によりパターニ
ングして形成する。
縁膜７の表面に膜厚１μｍ のレジスト膜を形成し、コ
ンタクトホール形成位置に開口を有する第２のレジスト
パターン８をフォトリソグラフィー技術によりパターニ
ングして形成する。
【００２６】ついで図４（ｂ） に示すように、このレ
ジストパターン８をマスクとして四弗化炭素（ＣＦ４）
及びＣＨＦ３ガスを用いて絶縁膜７のエッチングを行い
、この絶縁膜７に第２のコンタクトホール７ａを形成す
る。
ジストパターン８をマスクとして四弗化炭素（ＣＦ４）
及びＣＨＦ３ガスを用いて絶縁膜７のエッチングを行い
、この絶縁膜７に第２のコンタクトホール７ａを形成す
る。
【００２７】この場合も絶縁膜７の膜厚が ５，０００
Åと薄く形成されているので、膜厚１μｍのレジストパ
ターン８をマスクとしてエッチングしてコンタクトホー
ル７ａを形成しても、レジストパターン８が消滅してそ
の下の絶縁膜７が露出する障害は発生しない。
Åと薄く形成されているので、膜厚１μｍのレジストパ
ターン８をマスクとしてエッチングしてコンタクトホー
ル７ａを形成しても、レジストパターン８が消滅してそ
の下の絶縁膜７が露出する障害は発生しない。
【００２８】最後にレジストパターン８を除去した後、
図１に示すようにこのコンタクトホール内及びこの絶縁
膜７の表面にアルミニウムからなる金属膜をスパッタに
より形成し、フォトリソグラフィー技術によりパターニ
ングして上層配線層９を形成する。
図１に示すようにこのコンタクトホール内及びこの絶縁
膜７の表面にアルミニウムからなる金属膜をスパッタに
より形成し、フォトリソグラフィー技術によりパターニ
ングして上層配線層９を形成する。
【００２９】このように層間絶縁膜３に設けたコンタク
トホール３ａ内にタングステン層６を形成し、この層間
絶縁膜３と積層して形成した絶縁膜７に設けたコンタク
トホール７ａ内及びその表面にアルミニウムからなる上
層配線層９を形成して、コンタクトホール内の導体を二
工程で形成するのでカバレッジの良好な配線層を形成す
ることが可能となる。
トホール３ａ内にタングステン層６を形成し、この層間
絶縁膜３と積層して形成した絶縁膜７に設けたコンタク
トホール７ａ内及びその表面にアルミニウムからなる上
層配線層９を形成して、コンタクトホール内の導体を二
工程で形成するのでカバレッジの良好な配線層を形成す
ることが可能となる。
【００３０】
【発明の効果】以上の説明から明らかなように、本発明
によれば容易に実施可能な工程の変更により、レジスト
パターンの膜厚が薄い場合に形成されるレジストパター
ンの下の層間絶縁膜の窪みに起因する下層配線層と上層
配線層との短絡を防止することが可能であり、コンタク
トホール内の導体を二工程で形成するのて、カバレッジ
の良好な配線層を形成することが可能となる等の利点が
あり、著しい経済的及び、信頼性向上の効果が期待でき
る半導体装置及びその製造方法の提供が可能である。
によれば容易に実施可能な工程の変更により、レジスト
パターンの膜厚が薄い場合に形成されるレジストパター
ンの下の層間絶縁膜の窪みに起因する下層配線層と上層
配線層との短絡を防止することが可能であり、コンタク
トホール内の導体を二工程で形成するのて、カバレッジ
の良好な配線層を形成することが可能となる等の利点が
あり、著しい経済的及び、信頼性向上の効果が期待でき
る半導体装置及びその製造方法の提供が可能である。
【図１】 本発明による一実施例の半導体装置を示す
側断面図、
側断面図、
【図２】 本発明による一実施例の半導体装置の製造
方法を示す側断面図（１） 、
方法を示す側断面図（１） 、
【図３】 本発明による一実施例の半導体装置の製造
方法を示す側断面図（２） 、
方法を示す側断面図（２） 、
【図４】 本発明による一実施例の半導体装置の製造
方法を示す側断面図（３） 、
方法を示す側断面図（３） 、
【図５】 従来の半導体装置を示す側断面図、
【図６
】 従来の半導体装置の製造方法を示す側断面図、
】 従来の半導体装置の製造方法を示す側断面図、
【図７】 従来の半導体装置の製造方法の問題点を示
す側断面図、
す側断面図、
１は半導体基板、
２は下層配線層、
３は層間絶縁膜、
３ａはコンタクトホール、
４はＳＯＧ膜、
５はレジストパターン、
６はタングステン層、
７は絶縁膜、
７ａはコンタクトホール、
８はレジストパターン、
９は上層配線層、
Claims (2)
- 【請求項１】 半導体基板（１） の表面に下層配線
層（２） を備え、該下層配線層（２） と上層配線層
（９） との間に、層間絶縁膜（３） と絶縁膜（７）
とを介在させ、該層間絶縁膜（３） と絶縁膜（７）
とに形成したコンタクトホール（３ａ，７ａ） 内に
、前記下層配線層（２） と上層配線層（９） とを接
続する、選択ＣＶＤ形成可能な材料からなる層（６）
と前記上層配線層（９） の材料とからなる導体を具備
することを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置の製造方法
であって、半導体基板（１） 上にパターニングして形
成した下層配線層（２） を被覆する層間絶縁膜（３）
を形成し、該層間絶縁膜（３）の表面にＳＯＧ膜（４
）を形成する工程と、前記層間絶縁膜（３）が露出する
まで前記ＳＯＧ膜（４）をエッチングする工程と、前記
層間絶縁膜（３）及び前記ＳＯＧ膜（４） の表面に第
１のレジスト膜を形成し、前記下層配線層（２） の上
部に開口を有する第１のレジストパターン（５） を形
成する工程と、該レジストパターン（５） をマスクと
して前記層間絶縁膜（３） に第１のコンタクトホール
（３ａ）を形成する工程と、該コンタクトホール（３ａ
）内に、選択ＣＶＤ形成可能な材料からなる層（６）
を選択的に成長させる工程と、前記層間絶縁膜（３）
、前記ＳＯＧ膜（４） 及び前記選択ＣＶＤ形成可能な
材料からなる層（６） の表面に絶縁膜（７） を形成
する工程と、該絶縁膜（７） の表面に第２のレジスト
膜を形成し、前記コンタクトホール（３ａ）の上部に開
口を有する第２のレジストパターン（８） を形成する
工程と、該レジストパターン（８） をマスクとして前
記絶縁膜（７） に第２のコンタクトホール（７ａ）を
形成する工程と、該コンタクトホール（７ａ）内及び前
記絶縁膜（７）の表面に上層配線層（９）を形成する工
程と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12355691A JPH04349647A (ja) | 1991-05-28 | 1991-05-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12355691A JPH04349647A (ja) | 1991-05-28 | 1991-05-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04349647A true JPH04349647A (ja) | 1992-12-04 |
Family
ID=14863521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12355691A Withdrawn JPH04349647A (ja) | 1991-05-28 | 1991-05-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04349647A (ja) |
-
1991
- 1991-05-28 JP JP12355691A patent/JPH04349647A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4560436A (en) | Process for etching tapered polyimide vias | |
| JPH0613470A (ja) | 半導体装置およびその製造方法 | |
| JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
| US5068711A (en) | Semiconductor device having a planarized surface | |
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| KR900001834B1 (ko) | 반도체장치의 제조방법 | |
| EP0355339A2 (en) | Process for making self-aligned contacts | |
| JPH08335634A (ja) | 半導体装置の製造方法 | |
| JPH0669351A (ja) | 多層金属配線構造のコンタクトの製造方法 | |
| JP3270863B2 (ja) | 半導体装置 | |
| JPH04349647A (ja) | 半導体装置及びその製造方法 | |
| JPH04260328A (ja) | 半導体装置の製造方法 | |
| JP3466796B2 (ja) | 半導体装置の製造方法 | |
| KR100246101B1 (ko) | 반도체 장치의 다층 금속 배선 구조 및 그 형성 방법 | |
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| KR19990060819A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100480591B1 (ko) | 다마신 공정에 의해 평탄화된 다층 배선 구조를 갖는 반도체장치의 제조방법 | |
| JPS6239027A (ja) | 半導体装置の製造方法 | |
| KR100315457B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH0936222A (ja) | 半導体装置及びその製造方法 | |
| KR19980080479A (ko) | 자기정합적인 콘텍트홀 형성 방법 | |
| JPH06326198A (ja) | 接続孔の形成方法 | |
| JP2003332425A (ja) | 半導体装置及びその製造方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |