JPH0434851B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はPLL（フエイズロツクドループ）回路
の引込制御装置に関し、特にセルフクロツキング
可能な変調方式により変調されたデイジタル信号
から再生クロツクを抽出するために用いて好適な
PLL回路の引込制御装置に関する。

PLL回路の引込みを行うためにVCO（電圧制御
型発振器）の発振周波数を変化させて引込動作が
行われるが、そのためにVCO制御入力端に例え
ば三角波掃引電圧を印加して、VCOの発振周波
数を上限から下限の間を掃引せしめる方法が一般
に採られている。

かかるPLL回路引込用掃引装置の１例が、本
願出願人による特開昭56−69334号公報（特願昭
54−146213号）に開示されている。第１図が当該
装置の回路図であり、１０はPLL回路を示し、
VCO２の出力信号OUTと入力信号INとの周波数
及び位相差を検出してこの差に応じた信号を出力
する位相比較器３が設けられ、この差信号が、差
動アンプOP₁、抵抗R₁，R₂及びコンデンサC₁よ
りなるループフイルタ４の差動入力の逆相端子へ
印加されている。当該ループフイルタ４の出力(A)
はVCO２の制御入力端子へ印加されてVCOの発
振周波数がこの制御電圧レベルに応じて可変され
るものである。

２０は本発明による引込用掃引装置を示すもの
で、異なるレベルを有する直流電圧V_g及びV_hが
それぞれ選択用スイツチ５及び６を介して更には
抵抗R₃を介してループフイルタ４の差動入力の
逆相端子へ選択的に印加される。これら選択スイ
ツチ５及び６を制御するために、３入力NORゲ
ートG₁及びG₂よりなるＲ−Ｓフリツプフロツプ
７が設けられており、ゲートG₁の出力(E)により
スイツチ５が制御され、他のゲートG₂の出力(F)
によりスイツチ６が制御される。

更にループフイルタ４の出力(A)すなわちVCO
２の制御入力端子の電圧レベルの上限及び下限を
定めるためにレベル比較器８及び９が設けられて
いる。一方の比較器８の逆相入力にはこの上限レ
ベルを定める基準電圧V_nが印加され、他方の比
較器９の正相入力には下限レベルを定める基準電
圧V_oが印加されており、両比較器８及び９の正
相及び逆相入力にはループフイルタ４の出力(A)が
印加されている。そして両比較器８及び９の出力
(D)及び(C)はそれぞれフリツプフロツプ７のゲート
G₂及びG₁の１入力となつてセツト、リセツト入
力として用いられている。

入力信号INとVCO２の出力信号OUTとの位相
ロツク状態を検出してロツクしたときに例えば高
レベルの出力(B)を発生するロツク検出器１１が設
けられており、この出力(B)がフリツプフロツプ７
のゲートG₁及びG₂の他入力となつてクリヤ信号
となる。

ここで、VCO２の制御電圧(A)のレベルが高い
程その発振出力周波数も高くなり、スイツチ５及
び６はそれぞれ制御入力(E)及び(F)が高レベルのと
きにオンして低レベルのときにオフする如き電子
スイツチであるとする。そして直流電圧V_gとV_h
との関係はV_g＞V_d＞V_hとなるように選定されて
いるものとする。尚、V_dはループフイルタ４の
差動入力の正相端子に印加された電圧レベルであ
り、位相比較器３の位相差信号（差動入力の逆相
端子への印加信号でもある）の振幅の中心値を示
すものである。

第１図の回路動作を第２図の各部波形を参照し
つつ説明する。尚、両図において同一符号は同等
部分の波形を示すものであり(G)，(H)はそれぞれス
イツチ５，６のオンオフ状態を示している。時刻
t₁まではフリツプフロツプ７の出力(E)が低レベ
ル、(F)が高レベルとなつており、スイツチ５はオ
フ、スイツチ６はオンであるからループフイルタ
４の逆相入力には直流電圧V_dよりも低いV_hが印
加されており、当該フイルタ４は差動入力（V_d
−V_h）を積分する積分器として動作する。よつ
て出力(A)は上昇しVCO２の発振周波数もそれに
応じて増大して行く。

時刻t₁にて積分出力(A)の電圧は比較器８の基準
電圧V_nに達するのでその比較出力(D)が高レベル
に遷移する。よつてフリツプフロツプ７の出力は
反転して、スイツチ５がオン、スイツチ６がオフ
となる。従つて、ループフイルタ４の差動入力は
（V_d−V_g）となるが、V_d＜V_gであるために積分
出力(A)は下降を始め、よつてVCO２の発振周波
数も低下して行く。この時、出力(A)は電圧V_nよ
りも低下するので比較器８の出力は瞬時に低レベ
ルへ復帰するが、フリツプフロツプ７への影響は
ない。

従つて、出力(A)は下降を続け、時刻t₂において
基準電圧V_oに達し比較器９の出力(C)が高レベル
になり、フリツプフロツプ７は反転する。その結
果スイツチ５がオフ、スイツチ６がオンとなり、
再びフイルタ出力(A)は上昇を行う。この場合も、
比較器９の出力(C)は高レベルから瞬時に低レベル
へ復帰するがフリツプフロツプ７への影響はない
ことは前述のとおりである。そして時刻t₃におい
て、入力信号INとVCO出力信号OUTとの位相が
一致すればロツク検出器１１の出力(B)が高レベル
となるから、フリツプフロツプ７の出力(E)，(F)は
共に低レベルとなり、スイツチ５及び６は共にオ
フとなる。よつて以後はPLL回路として正常動
作をなしてロツク状態を維持する。

かかる第１図のPLL引込用掃引装置では、入
力信号が掃引周波数の範囲内にロツクすべき真の
周波数成分の輝線スペクトラムのみを有してそれ
以外に別の輝線スペクトラムであるいわゆるスプ
リアス成分を有さないか、たとえ有していてもそ
のエネルギが真のスペクトラムに対し十分小なる
場合には良好な動作をなす。しかし、入力信号が
真のスペクトラムの他にエネルギレベルの高いス
プリアスを有している場合には、掃引中にそのス
プリアス成分に引込まれてしまう場合があり（こ
れを以下ミスロツクという）、そうなるとスプリ
アスのエネルギが低くなるまでは真のスペクトラ
ムにロツクすることが不可能となる。

このミスロツクを生じる可能性のある入力信号
の例として、音楽信号等をPCM（パルス符号変
調）化してこれを更にEFM（Eight to Fourteen
Modulation）処理して記録した記録デイスクか
らの再生信号がある。かかるデイジタル信号は第
３図に示す如きフオーマツトをもつてデイスクに
記録されている。すなわち１フレームは例えば
588チヤンネルビツトからなり、データ信号は
EFM方式で８ビツト毎に所定の変換表（図示せ
ず）に従つて14チヤンネルビツトに変換され、３
チヤンネルビツトの調整ビツトが付加されて17チ
ンネルビツトを一単位として、１のときは論理Ｈ
レベルから論理Ｌレベルへの反転又はその逆の反
転があり、０のときは反転がないように、すなわ
ちNRZIの形で記録される。

各フレームの冒頭には、第１チヤンネルビツト
が１、第２乃至第11チヤンネルビツトが０、第12
チヤンネルビツトが１、第13乃至第22チヤンネル
ビツトが０、第23チヤンネルビツトが１となるよ
うにフレーム同期信号が記録されている。このフ
レーム同期信号を基準として588チヤンネルビツ
トの所定位置に制御信号が配される。そして全体
を通じて、１と１との間には２個以上10個以下の
０が配されるように信号処理がなされる。すなわ
ち最小反転間隔は3T（Ｔは１チヤンネルビツトの
期間）、最大反転期間は11Tとされる。さらにフ
レーム同期信号以外の部分においては、最大反転
間隔が２回連続しておきないようになされてい
る。尚フレーム同期信号がＬからＨへの正の反転
から始まるか、ＨからＬへの負の反転から始まる
かは、その直前の信号の状態によつて定まり、一
定していない。

また所謂曲間や、デイスク最内外周のリードイ
ン、リードアウト部分等楽音データがゼロレベル
（無音）に相当する固定パターンとなる個所にお
いては、EFMによる被変調信号は例えば7T，
3T，7T毎に反転し、17Tを一周期とするくり返
し波形を多く含む時系列信号となる。この被変調
信号を微分し全波整流することによつて得られる
信号は、クロツク周波数の輝線スペクトラム以外
に、クロツク周波数の17分の１の周波数の整数倍
の周波数にエネルギーレベルのかなり高い所謂ス
プリアスを有する。この場合のチヤンネルビツト
レートは4.3218MHzであり、その1/17の周波数は
約254KHzである。よつて、無音部の場合PLLに
入力される信号は4.3218MHzの輝線スペクトラム
以外に4.3218MHz±ｎ×254KHz（ｎは整数）の
エネルギレベルのかなり高いスプリアスを有す
る。

PLL回路が引込動作中に、このスプリアスに
ミスロツクした場合にはそのままではそのスプリ
アスがなくなるまでの真のスペクトラムにロツク
することができない。つまり、無音部でない信号
がくるまでは、PLL回路は真のスペクトラムに
ロツクすることができず、正しいデータの復調は
不可能である。

本発明の目的は、このミスロツク状態を離脱し
て真にロツクすべき周波数スペクトラム成分にロ
ツクさせるようにしたPLL回路の引込制御装置
を提供することである。

本発明によるPLL回路の引込制御装置は、掃
引開始後所定期間内に真のスペクトラム成分にロ
ツクしたことが検出されない場合に、PLL回路
に外乱を与えて再び掃引を開始させるようにし、
入力信号がスプリアスを含有していてもPLL回
路の引込みを正確になし得るようにしたことを特
徴としている。

以下に本発明につき図面に基づき説明する。

第４図はいわゆるデイジタルオーデイオデイス
クプレーヤに適用した場合の実施例のブロツク図
であり、図示せぬピツクアツプからの再生信号は
エツジ検出回路１２に入力される。この回路１２
では、再生信号を微分しかつ全波整流して位相情
報を有するエツジを導出するもので、このエツジ
信号からクロツク信号を抽出すべくPLL回路１
０が設けられている。この再生クロツク信号を用
いてピツクアツプによる再生信号を復調する復調
回路１３が設けられており、この復調信号はフレ
ーム同期検出回路１４へ入力されてフレーム同期
信号の検出がなされる。フレーム同期信号が検出
されたときに当該検出回路１４は検出信号を発生
するよう構成されており、周知の構成とされる。
この検出信号は制御回路１５へ入力される。制御
回路１５は、スタート信号を受けて掃引信号を発
生すると共に一定条件下で外乱印加信号を発生
し、これら掃引信号及び外乱印加信号はPLL回
路１０内の掃引回路２０（第５図参照）へ入力さ
れる。

第５図はPLL回路１０及びその掃引回路２０
の例を示す図であり、第１図と同等部分は同一符
号により示されており、その説明は省略する。第
１図と異なる部分について述べれば、抵抗R₃と
スイツチ５及び６との間に抵抗R₄を直列に挿入
してこの抵抗R₄の両端をスイツチ１６により短
絡できるようにし、このスイツチ１６を制御回路
１５からの外乱印加信号によりオンオフ可能とし
ている。また、ゲートG₁，G₂の１入力をロツク
検出器１１からの検出信号ではなく、制御回路１
５からの掃引信号としている。尚、外乱印加信号
が高レベルのときスイツチ１６はオンとなるもの
とする。

第６図は制御回路１５の一例を示すブロツク図
であり、PLL引込動作の開始指令をなすスター
ト信号をセツト入力(S)とし、フレーム同期検出回
路１４からの検出信号をリセツト入力(R)とするフ
リツプフロツプ１７が設けられており、その出力
Q₁はセツト状態で低レベルにあるものとする。
この信号Q₁によりリセツト可能な発振器１８が
設けられ、この信号Q₁が高レベルの間はリセツ
トされてその出力Q₂は低レベルであり、信号Q₁
が低レベルの間は発振動作を行つて、その出力
Q₂は時間幅T₁の間低レベル、時間幅T₂の間高レ
ベルとなる繰返し信号を発生する。この発振信号
Q₂が外乱印加信号となり掃引回路２０のスイツ
チ１６の制御信号となると共に、カウンタ１９の
クロツク入力（ck）ともなつている。このカウ
ンタ１９のカウント内容が所定値に達すると、そ
の出力Q₃は高レベルとなつて引込不能信号を発
生する。尚、PLL掃引回路２０への掃引信号は
フリツプフロツプ１７の出力Q₁が用いられる。

第４図乃至第６図の回路の動作を第７図のタイ
ミングチヤートを用いて説明する。時刻t₁におい
て外部よりスタート信号が到来すると、フリツプ
フロツプ１７がセツトされその出力Q₁である掃
引信号が高レベルから低レベルに遷移する。よつ
て、ゲートG₁，G₂からなるフリツプフロツプ７
が活性化され、スイツチ５，６のいずれか１つが
オンとなる。一方、発振器１８は時刻t₁において
発振を開始し、時刻t₁から期間T₁を経過した時刻
t₂までは低レベル、時刻t₂からt₃の期間T₂は高レ
ベルの出力Q₂である外乱印加信号を発生する。
時刻t₁からt₂の間は、外乱印加信号は低レベルで
あるから、スイツチ１６はオフとなつており、よ
つて、抵抗R₃とR₄の直列回路がループフイルタ
４の時定数に寄与することになる。よつて、この
時定数により定まる適切な速度の掃引を行うこと
は第１，２図において述べた如くである。掃引開
始後の期間T₁内にフレーム同期検出信号が到来
しないとフリツプフロツプ１７はリセツトされず
セツト状態のままであるから、発振器１８は時刻
t₂において高レベルの出力Q₂を発生する。よつ
て、時刻t₂からt₃の期間T₂は、外乱印加信号が高
レベルとなつてスイツチ１６がオンとなり、抵抗
R₄はシヨートされる。従つて、抵抗R₃の値によ
り定まる大なる速度の掃引が行われることにな
り、すなわちPLL回路に外乱が印加されたこと
になる。

カウンタ１９は、時刻t₂においてその内容が０
から１になるように動作する。時刻t₃において外
乱印加信号は低レベルとなるから、PLL回路は
再び抵抗R₃とR₄とにより定まる適切な掃引速度
をもつて掃引を開始する。時刻t₄において、
VCOの制御電圧V_fがV_yとなる如きスプリアス成
分にPLL回路がミスロツクしたとする。この場
合は正しい再生クロツクが得られていないことに
なるから、フレーム同期信号は検出されておら
ず、よつてフレーム同期検出信号は低レベルのま
まである。このため、掃引回路２０は引続き掃引
動作を継続するものの、後述する理由により適切
に設定された抵抗R₃及びR₄の値によつて決定さ
れる比較的ゆつくりとした掃引速度においては、
スプリアス成分と再生クロツクとの定常位相誤差
が、Vg又はVhと抵抗R₃及びR₄で定まる所定電
圧を打消してミスロツク状態が維持される。時刻
t₃から期間T₁経過後の時刻t₅において、再び外乱
印加信号が高レベルとなり、前述のようにPLL
回路はミスロツク状態から離脱する。尚、期間
T₂はPLL回路がミスロツクを離脱し得るに十分
な時間に選定されるものとする。カウンタ１９の
内容は１から２へ変化する。

時刻t₆において外乱印加信号が低レベルになる
と、PLL回路は再び適切な速度の掃引を開始す
る。時刻t₇でPLL回路は、VCO制御電圧V_fがV_x
となるような正しいスペクトラム成分にロツクし
たとする。この場合には正しい再生クロツク信号
が得られるからフレーム同期検出回路１４が動作
して所定期間T₃経過後にフレーム同期検出信号
が出力される。この時刻t₈において、フリツプフ
ロツプ１７がリセツトされ出力Q₁は高レベルと
なり、よつてスイツチ５，６は共にオフとなつて
掃引は停止する。発振器１８もリセツトされるの
で以後外乱印加信号の発生もなく、PLL回路は
正しいロツク動作を維持するのである。

カウンタ１９もこの時リセツトされてその内容
は零となる。この場合には３回の掃引時にPLL
回路がロツクしたので、カウンタ１９の所定値に
達することがなくよつて引込不能信号は出力され
なかつたことになる。仮に、デイスク等の何等か
の異常により正しい再生信号が得られない場合
や、デイスクの回転数が何等かの理由により正規
の値から大幅に変化しており、そのために電圧
V_n，V_oにより定まる掃引範囲内に正しいスペク
トル成分に相当するV_xがないような場合には、
プレーヤは何等かの復帰動作や異常表示を行う必
要がある。この場合に、カウンタ１９の所定値を
正常な場合ならば出力Q₃が高レベルとならない
範囲で設定しておけば、かかる異常状態に引込不
能信号を出力させることができ好都合となる。

尚、時間幅T₁は、レベルV_nとV_oの間を１回掃
引するに要する時間幅と、PLLがロツクしてか
らフレーム同期検出信号が得られるまでの時間幅
T₃との和よりも大きい値とすれば、V_xがV_nとV_o
との間どこにあつても確実に動作する。

次に、掃引速度を決定する抵抗R₃，R₄の値に
つき述べる。

まず抵抗R₃は、スイツチ５と６のどちらかと
スイツチ１６とがともにオンとなれば、たとえそ
れ以前にPLLがミスロツクしていても必ずロツ
クから離脱できる値とする。この値は位相比較器
３の最大出力電圧（V_cnax−V_d）と抵抗R₁と、電
圧V_gもしくはV_hとから容易に求めることができ
る。なおV_dは一定直流電圧であり、位相差出力
電圧V_cはV_dを中心として変化する。すなわち位
相差ゼロのときはV_c＝V_dとなり、位相差がプラ
スのときはたとえばV_c＞V_dとなるように変化す
る。いま位相比較器３の感度をＰ（ボルト／ラジ
アン）、位相比較範囲を±π（ラジアン）とすると
最大出力電圧（V_cnax−V_d）は±π×Ｐとなる。
オペアンプOP₁の正相入力の電位はV_dであるか
ら反転入力の電位もイマジナルシヨートによつて
V_dである。よつて位相差ゼロのときR₁を流れる
電流もゼロであり、最大位相差のときR₁を流れ
る電流は±（π×Ｐ／R₁）となる。いまスイツチ
５および１６がオンの場合を考えると、オペアン
プOP₁の反転入力電位はV_dであるから、V_g側か
ら反転入力に向かつて（V_g−V_d）／R₃の電流が
流れ込む。PLLがロツク（ミスロツク）を維持
するためにはVCOの制御入力V_fは当然一定であ
る必要がある。よつてロツクを維持するためには
コンデンサC₁を流れる電流すなわちオペアンプ
OP₁の反転入力と出力とを結ぶ枝を流れる電流が
ゼロでなければならない。よつてV_gから反転入
力に流れ込む電流が反転入力から位相比較器に流
れ得る最大電流よりも大きければ、その差は反転
入力と出力との間の枝を流れV_fを変化させるの
でPLLはロツクを維持することができない。よ
つて （V_g−V_d）／R₃＞π×Ｐ／R₁ すなわち R₃＜R₁×（V_g−V_d）／（π×Ｐ） となるようにR₃を設定することによつてたとえ
PLLがミスロツクしていても必ずミスロツクか
ら離脱させることができる。すなわち、いいかえ
れば、PLLがロツクを維持できない程の外乱と
なるように掃引速度を大とすることによつて
PLLをミスロツクから離脱させることができる。
なおスイツチ６および１６がオンの場合でも全く
同様に考えることができる。

次に抵抗R₄の値について説明する。R₄の値は
スイツチ１６がオフでスイツチ５と６のどちらか
がオンの場合にR₃＋R₄の値によつてPLLが確実
にロツクインするような適切な掃引速度が得られ
るように設定する。R₃の値の説明であきらかな
ように、この場合でもV_gもしくはV_hと反転入力
との間にはロツクした後もR₃＋R₄により決まる
一定電流が流れ、それを打ち消すためにエツジ信
号と再生クロツクとの間には定常位相誤差が残
る。よつてロツクした後の定常位相誤差がデータ
復調にさしつかえない程度に小さくなるように
R₄の値を大きくしておいても良いし、またはロ
ツクが確認された後は掃引信号を高レベルとして
スイツチ５，６の両者をオフにして掃引を止め、
定常位相誤差を零にするようにしても良い。

上記実施例は外乱印加信号によつてPLLの掃
引速度を通常の掃引よりも大にしてミスロツクを
離脱させるものであるが、本発明はこれに限られ
るものではなく、要はPLLのどこかにミスロツ
クを離脱させ得る外乱を加えられるようにすれば
よいことは明らかであろう。

また本例においてはシンク検出信号が得られた
後は通常の掃引をもオフとしているが、前述のご
とく定常位相誤差が許容できれば外乱の印加のみ
をオフとし通常の掃引はオンのままであつてもさ
しつかえない。

また本例においては異常状態の検出を外乱印加
信号の回数をカウントすることによりおこなつて
いるが、そのかわりにt₁から所定の時間以内にシ
ンク検出信号が得られない場合に引き込み不能信
号を出力するようにしてもよいことはいうまでも
ない。

また本例はPCMデイジタルオーデイオデイス
クの再生機への適用例であるが、本発明はこれに
限られるものではなく、これまでの説明であきら
かなように入力信号が真のスペクトル以外にスプ
リアスを有する場合ならば効果を有する。

以上のようにこの発明によれば掃引開始後所定
の時間内にフレーム同期信号が検出されない場合
にPLLに外乱を印加し再び掃引する、という動
作をくりかえすように構成したので、入力信号が
スプリアスを有していてもPLLを真のスペクト
ルに確実にロツクさせることができる。

【図面の簡単な説明】

第１図は従来のPLL回路引込用掃引回路の例
を示す図、第２図は第１図の回路の動作を説明す
る図、第３図はデイジタル変調信号の１例の図、
第４図乃至第６図は本発明の実施例を示す回路
図、第７図は第４図乃至第６図の回路の動作を説
明する図である。 主要部分の符号の説明、１０……PLL回路、
１４……フレーム周期検出回路、１５……制御回
路、２０……掃引回路。

Claims (1)

1. 【特許請求の範囲】 １ ロツクすべき真の周波数成分の他にスプリア
   ス成分をも含む信号を入力とするPLL回路の引
   込制御装置であつて、PLL回路内の電圧制御発
   信器の制御入力へ加えるべき発振周波数掃引用の
   三角波を発生する掃引手段と、PLL回路が前記
   真の周波数成分に対してロツクしたことを検出し
   てロツク検出信号を発生するロツク検出手段と、
   前記掃引手段による掃引開始時から所定時間内に
   前記検出信号が発生されない場合にPLL回路に
   外乱を加える外乱印加手段とを含み、前記検出信
   号の発生に応答して前記外乱の印加を停止するよ
   うにしたことを特徴とする引込制御装置。 ２ 前記外乱印加手段は前記掃引手段の掃引速度
   を大に切換えるよう構成されていることを特徴と
   する特許請求の範囲第１項記載の引込装置。 ３ 前記PLL回路の入力信号は、セルフクロツ
   キング可能な変調方式により変調されかつ所定フ
   レーム同期信号を含むデイジタル信号であり、前
   記ロツク検出信号はフレーム同期検出回路によつ
   て前記フレーム同期信号が検出された場合に発生
   する検出信号であることを特徴とする特許請求の
   範囲第１項又は第２項記載の引込制御装置。