JPS63173928U - - Google Patents
Info
- Publication number
- JPS63173928U JPS63173928U JP6544487U JP6544487U JPS63173928U JP S63173928 U JPS63173928 U JP S63173928U JP 6544487 U JP6544487 U JP 6544487U JP 6544487 U JP6544487 U JP 6544487U JP S63173928 U JPS63173928 U JP S63173928U
- Authority
- JP
- Japan
- Prior art keywords
- control voltage
- detection circuit
- voltage detection
- utility
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 6
- 230000000737 periodic effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
第1図乃至第4図は、この考案に係るビツト同
期回路の実施例を示し、第1図は回路全体を示し
たブロツク図であり、第2図および、第4図はブ
ロツク図と考案に伴う要部からなる配線図である
。第3図はVCOの制御電圧範囲を示す特性図で
ある。第5図は従来の実施例を示したビツト同期
回路のブロツク図である。 1:デジタル情報信号、2:位相比較器、3:
積分器、4:VCO、5:出力クロツク、6:制
御電圧検出回路(VCS)、7:スイツチ(FE
Tスイツチ)、9:分周器、R1,R2,R3:
バイアス抵抗、10:制御されたVCOの制御電
圧範囲、11:ヒステリシスコンパレータのヒス
テリシス電圧幅。
期回路の実施例を示し、第1図は回路全体を示し
たブロツク図であり、第2図および、第4図はブ
ロツク図と考案に伴う要部からなる配線図である
。第3図はVCOの制御電圧範囲を示す特性図で
ある。第5図は従来の実施例を示したビツト同期
回路のブロツク図である。 1:デジタル情報信号、2:位相比較器、3:
積分器、4:VCO、5:出力クロツク、6:制
御電圧検出回路(VCS)、7:スイツチ(FE
Tスイツチ)、9:分周器、R1,R2,R3:
バイアス抵抗、10:制御されたVCOの制御電
圧範囲、11:ヒステリシスコンパレータのヒス
テリシス電圧幅。
Claims (1)
- 【実用新案登録請求の範囲】 (1) 位相比較器、積分器、電圧制御発振器およ
び、分周器からなるビツト周期回路において、電
圧制御発振器の制御電圧を検出する制御電圧検出
回路と、この制御電圧検出回路の出力電圧に基づ
き、オン・オフ動作して積分器の直流バイアスま
たは、直流ゲインをコントロールするスイツチと
を備えたことを特徴としたビツト同期回路。 (2) 制御電圧検出回路にヒステリシスコンパレ
ータを用いたことを特徴とした実用新案登録請求
の範囲第1項記載のビツト同期回路。 (3) 制御電圧検出回路に単安定マルチバイブレ
ータを用いたことを特徴とした実用新案登録請求
の範囲第1項記載のビツト同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6544487U JPS63173928U (ja) | 1987-04-30 | 1987-04-30 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6544487U JPS63173928U (ja) | 1987-04-30 | 1987-04-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63173928U true JPS63173928U (ja) | 1988-11-11 |
Family
ID=30902519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6544487U Pending JPS63173928U (ja) | 1987-04-30 | 1987-04-30 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63173928U (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0328834U (ja) * | 1989-07-27 | 1991-03-22 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54130862A (en) * | 1978-04-03 | 1979-10-11 | Fujitsu Ltd | Pll anomaly detector circuit |
JPS5669934A (en) * | 1979-11-12 | 1981-06-11 | Pioneer Electronic Corp | Leading-in sweep device of pll circuit |
JPS59227A (ja) * | 1982-06-25 | 1984-01-05 | Pioneer Electronic Corp | Pll回路の引込制御装置 |
JPS5912050A (ja) * | 1982-07-13 | 1984-01-21 | Yoji Kitamura | ボビンハンガ− |
JPS60158725A (ja) * | 1984-01-30 | 1985-08-20 | Toshiba Corp | クロツク再生回路の同期外れ検出方式 |
-
1987
- 1987-04-30 JP JP6544487U patent/JPS63173928U/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54130862A (en) * | 1978-04-03 | 1979-10-11 | Fujitsu Ltd | Pll anomaly detector circuit |
JPS5669934A (en) * | 1979-11-12 | 1981-06-11 | Pioneer Electronic Corp | Leading-in sweep device of pll circuit |
JPS59227A (ja) * | 1982-06-25 | 1984-01-05 | Pioneer Electronic Corp | Pll回路の引込制御装置 |
JPS5912050A (ja) * | 1982-07-13 | 1984-01-21 | Yoji Kitamura | ボビンハンガ− |
JPS60158725A (ja) * | 1984-01-30 | 1985-08-20 | Toshiba Corp | クロツク再生回路の同期外れ検出方式 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0328834U (ja) * | 1989-07-27 | 1991-03-22 |