JPS6381537U - - Google Patents
Info
- Publication number
- JPS6381537U JPS6381537U JP17619286U JP17619286U JPS6381537U JP S6381537 U JPS6381537 U JP S6381537U JP 17619286 U JP17619286 U JP 17619286U JP 17619286 U JP17619286 U JP 17619286U JP S6381537 U JPS6381537 U JP S6381537U
- Authority
- JP
- Japan
- Prior art keywords
- vco
- pll circuit
- control voltage
- output signal
- circuit including
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
第1図は本考案の一実施例のブロツク図、第2
図、第3図は従来のPLL回路のブロツク図であ
る。 10……第1のPLL回路、14,24……V
CO、20……第2のPLL回路、30……誤差
検出制御回路、40……分周器。
図、第3図は従来のPLL回路のブロツク図であ
る。 10……第1のPLL回路、14,24……V
CO、20……第2のPLL回路、30……誤差
検出制御回路、40……分周器。
Claims (1)
- 所要の出力信号周波数を直接発振可能な第1の
VCOを含む第1のPLL回路と、周波数安定度
が高い第2のVCOを含む第2のPLL回路と、
前記第1のPLL回路の出力信号を分周して前記
第2のVCOが安定に発振する帯域の信号とし、
これを前記第2のPLL回路の位相比較器へ与え
る分周器と、前記第1のVCOの制御電圧と前記
第2のVCOの制御電圧とに基づいて前記第1の
VCOの制御電圧のオフセツトを制御する誤差検
出制御回路とを具備するPLL回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17619286U JPS6381537U (ja) | 1986-11-17 | 1986-11-17 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17619286U JPS6381537U (ja) | 1986-11-17 | 1986-11-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6381537U true JPS6381537U (ja) | 1988-05-28 |
Family
ID=31116202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17619286U Pending JPS6381537U (ja) | 1986-11-17 | 1986-11-17 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6381537U (ja) |
-
1986
- 1986-11-17 JP JP17619286U patent/JPS6381537U/ja active Pending