JPH0434787B2 - - Google Patents

Description

【発明の詳細な説明】 データ端末を使用するデータ処理システムで
は、共通命令は、主データプロセツサ及び端末の
両者にある種の操作機能回路を活動化させ又はタ
ーンオフさせることができるものである。従来の
技術では、このようなシステムは柔軟性が非常に
あるので、端末ユーザが現実にその機能をランし
続けたいにも拘わらず、主データプロセツサが端
末におけるある種の機能操作を終わらせることが
可能である。例えば、データデイスプレイ装置の
円滑なスクローリング（scrolling）はこのよう
な機能である。端末操作のこのような先取は、少
なくとも暫々困惑の原因であつたし、ある場合に
はデータ喪失を引起こしていた。後者の場合に
は、データは再生されなければならない。米国特
許第4314164号（テイン等）においては、二以上
の入出力装置が、コンピユータチヤネルにアクセ
スできる。コンテンシヨンコンフリクトは、各装
置を考慮したアクセス時間をコントロールするこ
とにより解決される。しかし、一方の装置は他方
の装置をブロツクできず、それで、この技術は強
制排除の問題を解決しない。この発明の回路機構
は、主データプロセツサとキーボードの両者で操
作機能回路をターンオン及びターンオフさせるだ
けでなく、もしキーボードのオペレータが端末で
選択した操作を継続しなければならないと感じる
と、主データプロセツサをキーボードが阻止する
ことができる。

この発明の好ましい実施例では、マイクロプロ
セツサが主データプロセツサ及びキーボード両者
に接続されている。マイクロプロセツサは第１及
び第２のデータ信号をを発生させるように構成さ
れている。これらの信号は２進信号であり、各デ
ータ信号は異なつた命令を割り当てられている。
このような１個の信号は機能操作回路のターン
“オフ”命令を示しているのに対し、他の信号は、
操作機能回路のターン“オン”命令を示す。マイ
クロプロセツサは、キーボードリクエストもしく
は命令のどちらかに応答し、又は主データプロセ
ツサリクエストもしくは命令に応答して第１及び
第２のデータ信号を発生する。加えて、第１のク
ロツク制御信号の各々が異なつた操作機能回路に
割り当てられると、マイクロプロセツサは、キー
ボードからの命令に応じて複数の第１のブロツク
化制御信号を発生するように構成されている。さ
らにマイクロプロセツサは主コンピユータから
の、複数の第２のクロツク制御信号を発生するよ
うに構成されている。各々の第２のクロツク制御
信号は異なつた操作機能回路にも割り当てられ
る。論理回路機構は第１ないし第２のデータ信号
及びクロツク制御信号を受信又は処理するように
接続される。データ信号が“オフ”及び“オン”
の状態に選択するのに対し、クロツク制御信号
は、“オン”又は“オフ”のいずれかに転換され
る時の操作機能回路を選択する。この発明の回路
機構は、さらに好ましい実施例では、キーボード
命令のみの結果であるデータ信号とクロツク制御
信号とを受信するために接続された双安定装置を
含む。終りに述べた双安定装置は、妨害信号
（impending signal）を発生する。この妨害信号
は、主コンピユータからの命令に応じて発生する
クロツク信号を妨害するために接続される。この
ようにして、主コンピユータは特定の操作機能回
路をターン“オン”又はターン“オフ”するよう
に選択できる間、その能力はキーボードからの命
令によつて阻止され得る。

この発明の特徴及び目的は図面に関連した次の
記載からより良く理解される。

UART１５への双方向チヤンネル１３に接続
された主コンピユータ１１が図面に示されてい
る。UART１５はマイクロプロセツサ１９に双
方向性チヤンネルル１７を介して接続されてい
る。マイクロプロセツサ１９はチヤンネル２１を
介してキーボード２３に接続されている。キーボ
ード２３は、キーボード論理機構２５として示さ
れたものの一部である。好ましい実施例では、マ
イクロプロセツサ１９はデジタルイクイプメント
コーポレーシヨン（Digital Equipment Corp.）
製Ｔ−11で、キーボードは同社製LK201である。
マイクロプロセツサ１９は、複数のクロツク制御
信号と同様に本質的に２進データ信号も発生でき
る。マイクロプロセツサ１９によつて発生された
２進信号は、２進数１で“ターンオン”信号を表
し、２進数０で“ターンオフ”信号を表す。２進
データ信号はフリツプフロツプ２９，３１，３
３，３５，３７及び３９の各入力“Ｄ”にチヤン
ネル２７上に伝送される。フリツプフロツプ２
９，３１，３３，３５，３７及び３９は“Ｄ”型
フリツプフロツプであり、好ましい実施例ではサ
イニテイクスコーポレーシヨン（Signetics
Corporation）製の74LS74型のものである。“Ｄ”
型フリツプフロツプは、クロツク信号（“Ｃ”入
力への）がデータ信号（“Ｄ”入力信号への）が
存在すると同時に存在するとき、“Ｄ”入力によ
つて表示される状態に変化することは良く知られ
ている。主コンピユータによつて発生される
“Ｄ”信号がキーボード２３によつて発生される
“Ｄ”信号と分離されるように、チヤンネル２７
がマルチプレクサを有することが理解される。現
実には多重化機能（multiplexing function）は
マイクロプロセツサ１９内で実行される。

図示されているように、マイクロプロセツサ１
９に接続された複数のライン４１がある。各ライ
ン４１は、論理積ゲートすなわちANDゲート４
３，４５，４７，４９及び５１の異なる１個に割
り当てられ、接続されている。各ANDゲート４
３，４５，４７，４９及び５１の夫々への他の入
力はフリツプフロツプ２９からくるものである。
もしフリツプフロツプ２９が“オフ”状態である
ならば、ライン５３の電圧は高レベルであり、従
つて、チヤンネル４１の各々における高レベル信
号の存在は関連したANDゲートの出力が高レベ
ル信号となる。異なつた電圧が使用でき、AND
ゲートの代わりに否定論理積ゲートすなわち
NANDゲートが使用でき又は他の論理構成が使
用できることは当然である。このような変形はす
べてこの発明の特徴及び範囲内のものである。

さらに、図示されているように、多くの論理和
ゲートすなわちORゲート５５，５７，５９及び
６１がある。各々のORゲート５５，５７，５９
及び６１はANDゲート４３，４５，４７及び４
９の関連した１個の出力に接続されている。ここ
で、もしANDゲートの１個、例えばANDゲート
４３がその入力に２個の高レベル信号を有するな
らば、その出力が高レベル信号となり、ORゲー
ト５５に送られ、これを介してフリツプフロツプ
３１の“Ｃ”入力に送られる。ORゲート５５，
５７，５９，及び６１の各々は、図示されている
ように、マイクロプロセツサ１９からの第２の入
力を有し、これらのラインはマイクロプロセツサ
１９からの異なつたクロツク制御信号を受信する
ように接続されている。もし、例えば、自動繰返
し論理（auto repeat logic）６３がターン“オ
ン”又は“オフ”のいずれかにされるように、フ
リツプフロツプ３１が起動のために選択されるな
らば、ライン６７の高レベル信号をフリツプフロ
ツプ３１の“Ｃ”入力に供給するために、ライン
６５が高レベル信号である間、フリツプフロツプ
３１の“Ｄ”入力への信号が（“オン”又は“オ
フ”状態のいずれかに）正しく選択される。同じ
操作が実施され、適切なクロツク制御信号がキー
ボードからの命令信号に応じて発生され、このよ
うな信号はライン６９，７１及び７３上にある。
このような方法で、キーボードは機能的な操作機
能回路６３，７５，７７及び７９のいずれか１個
を選択することができる。ANDゲート４３，４
５，４７，４９及び５１の対応した１個がフリツ
プフロツプ２９からの出力によつて妨害されない
ならば、主コンピユータ１１は、ライン４１の適
切な１個を選択することによつて、操作機能回路
６３，７５，７７，７９及び８１のいずれか１個
を選択することができることも同様に正しい。フ
リツプフロツプ２９は妨害信号発生器である。前
述したように、フリツプフロツプ２９の“Ｄ”入
力がキーボード命令のみからの“Ｄ”信号を受信
する間、キーボード命令のみからの又はキーボー
ドによつてのみ作られたクロツク制御信号を受信
するために、フリツプフロツプ２９は、マイクロ
プロセツサ１９に接続された“Ｃ”入力を有す
る。ここで、もしキーボード２３のユーザが、例
えばスムーズスクロール論理回路機構７５を選択
し、主コンピユータがいかなる理由にせよ、スム
ーズスクロール論理回路機構をターンオフしない
ことを確認したいならば、ユーザは、ライン８３
上のクロツク信号及び“Ｄ”入力用の“オン”２
進信号を発生するためにマイクロプロセツサ１９
に命令をキーボードから入力する。これに応じ
て、フリツプフロツプ２９は“オン”状態に転換
し、ライン５３に低レベル信号が存在し、AND
ゲート４３，４５，４７，４９及び５１の各々を
妨害又は阻止する。フリツプフロツプ２９が“オ
ン”状態に転換されている時、主コンピユータ１
１はANDゲート４３，４５，４７，４９及び５
１を介していかなる信号も伝送できない。よつ
て、操作機能回路６３，７５，７７，７９及び８
１のどれも変更されえない。

フリツプフロツプ３９がORゲートからいかな
る入力を有していないことは注目すべきである。
従つて、キーボード２３は、フリツプフロツプ３
９をその“オン”状態に転換できず、そこでキー
ボードロツク論理（keyboard locklogic）を
“オン”状態に転換する。上記の記述及びANDゲ
ート５１の存在により、主コンピユータ１１がフ
リツプフロツプ３９を“オン”状態に転換でき、
これによつてキーボードロツク論理回路機構８１
を活動化する即ち起動することは明らかである。
もし、キーボード２３がロツクされるならば、そ
の端末はシステムにいかなるデータも伝達できな
いという意味において、キーボードロツク論理回
路機構８１が、該端末を有効にターンオフできる
ということは理解すべきである。主コンピユータ
又は主コンピユータのユーザは、多くの理由のた
めに、その内部へ伝送されないようにしたいかも
知れない。従つて、この発明の回路機構は、主コ
ンピユータ１１がキーボード２３をロツクアウト
できるようにする。これに反して、もしキーボー
ドユーザがキーボード論理が継続しているること
を確認したいならば、ユーザは、マイクロプロセ
ツサ１９に命令を送り、妨害フリツプフロツプ２
９を“オン”状態に転換することができる。他の
ANDゲートのために記述されているように、
ANDゲート５１がが閉鎖されると、これによつ
て主コンピユータ１１がキーボード２３を閉め出
すようなことはない。原理的には、このシステム
は、キーボードにそれ自体をロツクアウトさせた
いとしておらず、そして回路機構はこれが起り得
ないことを確認するために、（ORゲートを有す
ることなく）設けられている。

さらに、回路機構に示されているように、キー
ボード論理回路機構２５はライン８７にリセツト
信号を供給し、これによつて、システムがイニシ
ヤライズされたとき、フリツプフロツプ２９，３
１，３３，３５，３７及び３９の各々はそのリセ
ツト側に転換される。

この発明は、ANDゲート、ORゲート、フリツ
プフロツプのような論理素子の具体化の中に示さ
れているが、他の論理装置が使用でき、フアーム
ウエアが使用でき、また少なくとも部分的に図面
中に示された回路機構によつて完成された論理操
作の若干においてマイクロプロセツサのプログラ
ム技術によつて完成されたことは理解されるべき
である。前述の総てはクレームの記載中に列挙さ
れるような、この発明の精神及び範囲内にある。

【図面の簡単な説明】

図は、本発明の一実施例を示す回路図である。 １１はコンピユータ、１３，１７，２１，２
７，はチヤンネル、１９はマイクロプロセツサ、
２３はキーボード、２９，３１，３３，３５，３
７，３９はフリツプフロツプ、４３，４５，４
７，４９，５１は論理積ゲートすなわちANDゲ
ート、５５，５７，５９，６１は論理和ゲートす
なわちORゲート、８１は回路機構である。

Claims (1)

1. 【特許請求の範囲】 １ 端末装置のキーボード２３，２５からの命令
   信号又は上記端末装置に接続する主コンピユータ
   １１からの命令信号に応じて操作機能回路機構６
   ３，７５，７７，７９，８１を制御するための端
   末装置の回路において、 プロセツシング手段１９は、上記キーボード２
   ３，２５からの命令信号２１に応じて第１制御信
   号２７，６５，６９，７１，７３を与え、また上
   記主コンピユータ１１からの命令信号１３に応じ
   て第２制御信号２７，４１を与えるように接続さ
   れており、 論理回路機構２９，３１，３３，３５，３７，
   ３９，４３，４５，４７，４９，５１，５５，５
   ７，５９，６１は、前記論理回路機構のブロツク
   化手段２９の第１状態においては、上記第１又は
   第２制御信号に応じて、上記操作機能回路機構を
   制御するように接続され、また上記ブロツク化手
   段２９の第２状態においては、上記第１制御信号
   のみに応じて、上記操作機能回路機構を制御する
   ように接続されており、 上記ブロツク化手段２９の状態が上記キーボー
   ド２３，２５のみによつて制御されること８３を
   特徴とする回路。 ２ 上記論理回路機構２９，３１，３３，３５，
   ３７，３９，４３，４５，４７，４９，５１，５
   ５，５７，５９，６１が、複数の第１ゲート手段
   ４３，４５，４７，４９であつて、それぞれが上
   記プロセツシング手段１９に接続されている４１
   第１入力及び上記ブロツク化手段２９に接続され
   ている５３第２入力を有している複数の第１ゲー
   ト手段と、複数の第２ゲート手段５５，５７，５
   ９，６１であつて、それぞれが上記プロセツシン
   グ手段１９に接続されている６５，６９，７１，
   ７３第１入力及び対応する第１ゲート手段に接続
   されている第２入力を有している複数の第２ゲー
   ト手段と、複数の双安定装置３１，３３，３５，
   ３７であつて、上記プロセツシング手段１９に接
   続されている２７第１入力Ｄ、対応する第２ゲー
   ト手段に接続されている第２入力Ｃ及び上記操作
   機能回路機構のうちの異なつた回路６３，７５，
   ７７，７９にそれぞれ接続されている出力を有し
   ている複数の双安定装置とを包含しており、上記
   第１ゲート手段４３，４５，４７，４９の上記第
   ２入力が共通して５３上記ブロツク化手段２９の
   出力に接続されておりまた上記双安定装置３１，
   ３３，３５，３７の上記第１入力Ｄが共通して２
   ７上記プロセツシング手段１９の第１出力に接続
   されていることを特徴とする特許請求の範囲第１
   項に記載の回路。 ３ 上記第１ゲート手段４３，４５，４７，４９
   の各々が論理積ゲートであることを特徴とする特
   許請求の範囲第２項に記載の回路。 ４ 上記第２ゲート手段５５，５７，５９，６１
   の各々が論理和ゲートであることを特徴とする特
   許請求の範囲第２項に記載の回路。 ５ 上記ブロツク化手段２９が“Ｄ”型フリツプ
   フロツプであることを特徴とする特許請求の範囲
   第２項に記載の回路。 ６ 上記双安定装置３１，３３，３５，３７の
   各々が“Ｄ”型フリツプフロツプであることを特
   徴とする特許請求の範囲第２項に記載の回路。 ７ 上記ブロツク化手段２９が上記プロセツシン
   グ手段１９の上記第１出力２７に接続されている
   第１入力Ｄ及び上記プロセツシング手段１９の第
   ２出力８３に接続されている第２入力Ｃを有して
   いることを特徴とする特許請求の範囲第２項に記
   載の回路。 ８ 上記第１及び第２制御信号のそれぞれが、上
   記双安定装置３１，３３，３５，３７の上記第１
   入力Ｄ及び上記ブロツク化手段２９の上記第１入
   力Ｄによつて受信されるデータ信号２７を包含
   し、上記第１制御信号がさらに上記第２ゲート手
   段５５，５７，５９，６１の上記第１入力によつ
   て受信される第１クロツク信号６５，６９，７
   １，７３を包含し、そして上記第２制御信号がさ
   らに上記第１ゲート手段４３，４５，４７，４９
   の上記第１入力によつて受信される第２クロツク
   信号４１を包含し、上記第２クロツク信号は、上
   記ブロツク化手段２９が上記第２状態にある時に
   ブロツク化されまた上記ブロツク化手段２９が上
   記第１状態にある時に通り過ぎることを特徴とす
   る特許請求の範囲第７項に記載の回路。 ９ 上記操作機能回路機構６３，７５，７７，７
   ９，８１が、上記キーボード２３，２５をロツク
   アウトするための別の双安定装置３９の出力に接
   続されているロツクアウト回路８１を含み、上記
   別の双安定装置３９が上記プロセツシング手段１
   ９の上記第１出力２７に接続されている第１入力
   Ｄ及び論理積ゲート５１の出力に接続されている
   第２入力Ｃを有し、上記論理積ゲートが第２制御
   信号４１のみを受信するための上記プロセツシン
   グ手段１９に接続されている第１入力及び上記ブ
   ロツキング手段２９に接続されている第２入力を
   有していること、それによつて上記キーボード２
   ３，２５が上記ロツクアウト回路８１の動作をブ
   ロツクすることができることを特徴とする特許請
   求の範囲第２項に記載の回路。