FI86230B - Kretsarrangemang i en terminalanordning. - Google Patents
Kretsarrangemang i en terminalanordning. Download PDFInfo
- Publication number
- FI86230B FI86230B FI844448A FI844448A FI86230B FI 86230 B FI86230 B FI 86230B FI 844448 A FI844448 A FI 844448A FI 844448 A FI844448 A FI 844448A FI 86230 B FI86230 B FI 86230B
- Authority
- FI
- Finland
- Prior art keywords
- input
- circuit
- control signals
- members
- arrangement according
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/0202—Constructional details or processes of manufacture of the input device
- G06F3/021—Arrangements integrating additional peripherals in a keyboard, e.g. card or barcode reader, optical scanner
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Input From Keyboards Or The Like (AREA)
- Digital Computer Display Output (AREA)
Description
86230 Päätelaitteessa oleva kytkentäjärjestely
Esillä oleva keksintö kohdistuu patenttivaatimuksen 1 johdannon mukaiseen päätelaitteessa olevaan kytkentäjärjestelyyn.
Päätelaitteita käyttävissä tietojenkäsittelyjärjestelmissä on yleinen toiminto sallia sekä päätietojenkäsittelylaitteen että päätteen aktivoida tai vaihtoehtoisesti sulkea tiettyjä toimintapiirejä. Tällaisten järjestelmien suuren joustavuuden ansiosta on nykytekniikassa mahdollista, että päätieto-jenkäsittelyjärjestelmä lopettaa tietyn toiminnan päätteellä, vaikka päätteen käyttäjä itse asiassa haluaa jatkaa tämän toiminnan ajamista. Esimerkiksi tietojen näytön tasainen vyörytys on yksi tällainen toiminta. Tällainen päätetoimin-non esityhjennys on usein ollut vähintään harmillista ja joissakin tapauksissa se on aiheuttanut tiedon menetystä. Jälkimmäisessä tapauksessa tieto täytyy muodostaa uudelleen.
Patentissa US-4 314 164 kahdella tai useammalla otto-anto-laitteella on pääsy tietokoneväylään. Päällekkäisyydet vältetään ohjaamalla kunkin laitteen sallittua aikaa. Mikään laite ei kuitenkaan voi estää toista, joten tämä tekniikka .. ei ratkaise etuoikeusongelmaa.
Esillä olevan keksinnön mukainen piiri ei ainoastaan salli -··; päätietojenkäsittelylaitteen ja näppäimistön kytkeä toimin tapiirejä päälle ja sulkea niitä, vaan se sallii myös näp-: päimistön estää päätietojenkäsittelyjärjestelmän toimenpi- teet, jos näppäimistön käyttäjä on sitä mieltä, että päätteellä valitun toiminnan täytyy jatkua.
Keksinnön tunnusmerkit selviävät patenttivaatimuksesta 1.
’ ; Keksinnön mukaisessa piirijärjestelyssä mikroprosessori on kytketty sekä päätietojenkäsittelylaitteeseen että näppäi-:/··* mistöön. Mikroprosessori muodostaa kahdenlaisia tietosignaa- 2 86230 leja. Nämä signaalit ovat binäärisiä signaaleja, ja jokaiseen tietosignaaliin on liitetty eri käsky. Eräs tällainen tietosignaali osoittaa, että toimintapiiri tulisi kytkeä päälle, "päälle", ja toinen tietosignaali osoittaa, että toimintapiiri tulisi kytkeä pois päältä, "pois". Mikroprosessori muodostaa ensimmäiset ja toiset tietosignaalit vastauksena pyyntöön tai käskyyn näppäimistöltä tai vastauksena päätietojenkäsittelylaitteen pyyntöön tai käskyyn. Lisäksi mikroprosessori muodostaa lukuisia erilaisia ensin mainitun kaltaisia kellonohjaussignaaleja päätietokoneelta, jolloin jokainen tällainen kellonohjaussignaali on liitetty eri toimintapiiriin. Lisäksi mikroprosessori muodostaa lukuisia erilaisia toisia estonohjaussignaaleja vastauksena käskysignaaleihin näppäimistöltä. Jokaiseen toiseen kel-lonohjaussignaaliin on myös liitetty eri toimintapiiri. Logiikkapiiri on kytketty käsittelemään tai vastaanottamaan ensimmäiset ja toiset tietosignaalit sekä kellonohjaussig-naalit. Tietosignaalit valitsevat "päälle"- ja "pois"-tilan, kun taas kellon ohjaussignaalit valitsevat tietyn toimintapiirin, joka kytketään "päälle" tai "pois". Keksinnön mukaisessa laitteessa piiri sisältää myös kaksitilaisen laitteen, joka on kytketty vastaanottamaan tietosignaaleja ja kel-lonohjaussignaaleja, jotka ovat ainoastaan näppäimistön käs-*:* kyn seurauksia. Tämä viimeksi mainittu kaksitilainen laite ··· voi muodostaa estosignaalin, joka estosignaali kytketään estämään niitä kellosignaaleja, jotka on muodostettu vas-tauksena päätietokoneen käskyihin. Näin ollen, vaikka pää-tietokone voi valita jonkin tietyn toimintapiirin kytkettäväksi "päälle" tai "pois", voidaan tämä mahdollisuus estää . . näppäimistöltä tulevilla käskyillä.
·' ‘ Keksinnön piirteet ja kohteet ovat paremmin ymmärrettävissä !*·': seuraavista kuvauksista liitteenä olevan kuvan kanssa.
Kuvassa voidaan nähdä päätietokone 11, joka on kytketty kak- : ’ sisuuntaisella kanavalla 13 asynkroniseen linjasovittimeen * · *···" (UART) 15. UART 15 on kytketty kaksisuuntaisen kanavan 17 kautta mikroprosessoriin 19. Mikroprosessori 19 on kytketty kanavan 21 kautta näppäimistöön 23. Osa näppäimistöstä 23 on 3 «6230 esitetty näppäimistön logiikkapiirinä 25. Keksinnön toteutuksessa mikroprosessori 19 on Digital Equipment Corpora-, tion'in valmistama T-ll, kun taas näppäimistö on Digital
Equipment Corporationin valmistama LK201. Mikroprosessori 19 pystyy itsessään muodostamaan binäärisiä tietosignaaleja sekä lukuisia erilaisia kellonohjaussignaaleja. Mikroprosessorin 19 muodostamat binääriset signaalit edustavat "kytke päälle" -signaalia ollessaan binäärisesti ykkösiä ja "kytke pois päältä" -signaalia ollessaan binäärisesti nollia. Binääriset tietosignaalit viedään kanavaa 27 myöten jokaisen kiikun 29, 31, 33, 35, 37 ja 39 "D"-sisääntuloon. Kiikut 29, 31, 33, 35, 37 ja 39 ovat "D"-tyyppisiä kiikkuja, ja keksinnön toteutuksessa ne ovat Signetics Corporationin valmistamaa tyyppiä 74LS74. On yleisesti tunnettua, että "D"-kiikku vaihtaa tilansa samaksi, joka on sen ^"-sisääntulossa, kun saadaan kellosignaali ("C"-sisääntuloon) yhtä aikaa "D"-sisääntulosignaalin kanssa. On ymmärrettävä, että kanavalla 27 voisi olla limitin siten, että päätietokoneen muodostamat "D"-signaalit erotettaisiin näppäimistön 23 muodostamista "D"-signaaleista. Itse asiassa limitintoiminto tapahtuu mikroprosessorin 19 sisällä.
Kuten kuvasta voidaan nähdä, on mikroprosessoriin 19 kytket-ty lukuisia linjoja 41. Jokainen linjoista 41 on liitetty ja ·*· kytketty eri JA-porttiin 43, 45, 47, 49 ja 51. Kunkin JA- -;· portin 43, 45, 47, 49 ja 51 toinen sisääntulo tulee kiikulta 29. Jos kiikku 29 on "kiinni"-tilassa, on linjalla 53 korkea jännite ja millä tahansa kanavista 41 oleva korkea jännite saa siihen liittyvän JA-portin muodostamaan korkean signaa-. . Iin ulostuloonsa. On ymmärrettävä, että eri jännitteitä voi- I..* daan käyttää, ja että JA-porttien sijasta voitaisiin käyttää ’ NAND-portteja tai muun kaltaista logiikkaa. Tällaiset muun- nelmat ovat kaikki tämän keksinnön piirissä.
• ·
Edelleen voidaan kuvassa nähdä joukko TAl-portteja 55, 57, 59 ja 61. Jokainen TAI-portti on kytketty siihen liittyvän *·*’ JA-portin 43, 45, 47 ja 49 ulostuloon. Siten jos jollakin JA-portilla, esimerkiksi JA-portilla 43, on kaksi korkeaa signaalia sisääntuloissaan, tulee sen ulostuloon korkea sig- 4 86230 naali, joka viedään TAI-portille 55 ja sen läpi kiikun 31 "C"-sisääntuloon. Jokaisella TAI-portilla 55, 57, 59 ja 61 on, kuten kuvasta nähdään, toinen sisääntulo mikroprosessorilta 19, ja jokainen näistä linjoista on kytketty vastaanottamaan eri kellonohjaussignaali mikroprosessorilta 19. Jos esimerkiksi haluttaisiin valita kiikku 31 aktivoitavaksi siten, että automaattinen toistologiikka 63 voidaan kytkeä joko "päälle" tai "pois", niin valittaisiin signaali kiikun 31 "D"-sisääntuloon oikein (joko "päälle"- tai "pois"-tilaa varten), kun linja 65 aktivoitaisiin korkealla signaalilla, jolloin muodostuisi korkea signaali linjalle 67 kiikun 31 "C"-sisääntuloon. Sama toiminta tapahtuisi ja oikea kellonohjaussignaali muodostettaisiin vastauksena näppäimistöltä tuleviin käskysignaaleihin, ja tällaiset signaalit olisivat linjoilla 69, 71 ja 73. Tällä tavalla näppäimistö voi valita minkä tahansa toimintapiireistä 63, 75, 77 ja 79. Vastaavasti voi päätietokone 11 valita minkä tahansa toimintopiirin 63, 75, 77, 79 ja 81 hakemalla oikean linjoista 41, edellyttäen tietysti, että vastaavaa JA-porttia 43, 45, 47, 49 ja 51 ei ole estetty kiikun 29 ulostulolla. Kiikku 29 on esto-signaalin muodostaja. Kuten edellä on esitetty, kiikun 29 "C"-sisääntulo on kytketty mikroprosessoriin 19 vastaanottava maan kellonohjaussignaaleja, jotka näppäimistö muodostaa tai V:’ jotka tulevat näppäimistökäskyistä, kun taas kiikun 29 "D"- ·:· sisääntulo vastaanottaa vain signaaleja näppäimistökäskyil- V tä. Näin ollen, jos näppäimistön 23 käyttäjä on esimerkiksi valinnut tasaisen vyörytyksen loogisen piirin 75 ja haluaa olla varma, että päätietokone ei mistään syystä kytke tasaisen vyörytyksen loogista piiriä pois päältä, niin käyttäjä . . näppäilee käskyn mikroprosessorille 19, joka muodostaa kel- losignaalin linjalle 83 ja "päälle"-binäärisignaalin "D"-sisääntuloihin. Näin ollen kiikku 29 siirretään "päälle"-puolelleen ja siten linjalla 53 on matala signaali, joka estää tai sulkee jokaisen JA-porteista 43, 45, 47, 49 ja 51. Kun kiikku 29 on siirretty "päälle"-puolelleen, päätietokone • · 11 ei voi lähettää mitään signaalia JA-porttien 43, 45, 47, • * -··' 49 ja 51 kautta, ja siten mitään toimintapiiriä 63, 75, 77, 79 ja 81 ei voida muuttaa.
5 86230
On syytä huomata, että kiikulla 39 ei ole yhtään sisääntuloa TAI-portilta. Näin ollen näppäimistö 23 ei voi siirtää kiikkua 39 "päälle"-puolelleen eikä siten kääntää näppäimistön lukituslogiikkaa "päälle"-tilaan. Yllä olevasta esityksestä ja JA-portin 51 olemassaolosta on selvää, että päätietokone 11 voi kääntää kiikun 39 "päälle"-tilaan ja siten aktivoida näppäimistön lukituslogiikkapiirin 81. On ymmärrettävä, että näppäimistön lukituslogiikkapiiri 81 voi tehollisesti kytkeä päätteen pois päältä siinä mielessä, että jos näppäimistö 23 on lukittu, ei pääte voi lähettää mitään tietoa järjestelmään. Päätietokone tai päätietokoneen käyttäjä voi useista eri syistä haluta, että sille ei lähetetä tietoa. Näin ollen keksinnön piiri sallii päätietokoneen 11 lukita näppäimistön 23. Toisaalta jos näppäimistön käyttäjä haluaa olla varma siitä, että hänen näppäimistölogiikkansa jatkaa toimintaansa, hän voi lähettää käskyjä mikroprosessorille 19, jotka kääntävät estokiikun 29 "päälle"-asentoonsa. Kuten muiden JA-porttien yhteydessä kuvattiin, JA-portti 51 suljettaisiin, jolloin päätietokoneen ei sallittaisi lukita näppäimistöä 23. Näin ollen järjestelmä ei halua sallia sitä, että näppäimistö lukitsee itse itsensä, ja piiri on järjestetty siten (koska siinä ei ole TAI-porttia), että näin ei voi tapahtua.
··· Kuten piirissä edelleen on esitetty, näppäimistön logiikka- ·· piiri 25 muodostaa nollaussignaalin linjalle 87, jolloin järjestelmää alustettaessa jokainen kiikuista 29, 31, 33, 35, 37 ja 39 siirretään alkutilaansa.
. . On ymmärrettävä, että vaikka keksintö on esitetty toteutet- ; tuna sellaisilla loogisilla piireillä kuten JA-portit, TAI- ‘ portit ja kiikut, on mahdollista käyttää myös muunlaisia loogisia järjestelyjä tai valmisohjelmistoa, tai ainakin osa .*'*· kuvassa olevan piirin avulla suoritetuista loogisista ope- raatioista voitaisiin toteuttaa mikroprosessorin ohjelmoin- • · · •_ nin avulla. Kaikki edellä esitetty on tarkoitettu olemaan -- * tämän keksinnön hengen ja laajuuden piirissä, kuten liittee nä olevissa patenttivaatimuksissa on esitetty.
Claims (9)
1. Päätelaitteessa oleva piirijärjestely toimintapiirin (63, 75, 77, 79, 81) ohjaamiseksi vastaten ohjaussignaaleja, jotka tulevat päätelaitteen näppäimistöstä (23, 25) tai päätelaitteeseen liitetystä päätietokoneesta (11), tunnettu siitä, että se käsittää prosessorielimet (19), jotka on kytketty muodostamaan ensimmäiset ohjaussignaalit (27, 65, 69, 71, 73) vastaten näppäimistöstä (23, 25) tulevia ohjaussignaaleja (21), sekä toiset ohjaussignaalit (27, 41) vastaten päätietokoneesta (11) tulevia ohjaussignaaleja (13); loogisen piirin (29; 31...39; 43...51; 55...61), joka on kytketty ohjaamaan toimintapiiriä ensimmäisten ja toisten ohjaussignaalien mukaan logiikkapiirin estoelimien (29) ensimmäisessä tilassa, sekä vain ensimmäisten ohjaussignaalien mukaan estoelimien (29) toisessa tilassa; jolloin estoelimien (29) tilaa ohjataan (83) ainoastaan näppäimistön (23, 25) kautta.
2. Patenttivaatimuksen 1 mukainen piirijärjestely, tunnet tu siitä, että logiikkapiiri (29; 31...39; 43...51; 55...61) käsittää joukon ensimmäisiä portteja (43, 45, 47, 49), joista jokaisella on ensimmäinen tulo yhdistettynä (41) proses-sorielimiin (19) sekä toinen tulo yhdistettynä (53) mainit-tuihin estoelimiin (29), joukon toisia portteja (55, 57, 59, 61), joista jokaisella on ensimmäinen tulo yhdistettynä (65, 69, 71, 73) prosessorielimiin (19) sekä toinen tulo yhdisti tettynä vastaavaan ensimmäiseen porttiin, sekä joukon kak- siasentoisia elimiä (31, 33, 35, 37), joilla on ensimmäinen tulo (D) yhdistettynä (27) prosessorielimiin (19), toinen tulo (C) yhdistettynä vastaavaan toiseen porttiin sekä lähtö yhdistettynä kukin toimintapiirin eri piiriosaan (63, 75, 77, 79), jolloin ensimmäisten porttien (43, 45, 47, 49) toi-: set tulot ovat yhdistetyt yhdessä (53) estoelimien (29) läh- .·. ; töön, ja kaksiasentoisten elimien (31, 33, 35, 37) ensimmäi- * set tulot (D) ovat yhdistetyt yhdessä (27) prosessorielimien (19) ensimmäiseen lähtöön. 7 86230
3. Patenttivaatimuksen 2 mukainen piirijärjestely, tunnettu siitä, että jokainen ensimmäisistä porteista (43, 45, 47, 49) on JA-portti.
4. Patenttivaatimuksen 2 mukainen piirijärjestely, tunnettu siitä, että jokainen toisista porteista (55, 57, 59, 61) on TAI-portti.
5. Patenttivaatimuksen 2 mukainen piirijärjestely, tunnettu siitä, että estoelin (29) on "D"-tyyppinen bistabiili kiikku.
6. Patenttivaatimuksen 2 mukainen piirijärjestely, tunnettu siitä, että jokainen kaksiasentoisista laitteista (31, 33, 35, 37) on "D"-tyyppinen bistabiili kiikku.
6 86230
7. Patenttivaatimuksen 2 mukainen piirijärjestely, tunnettu siitä, että estoelimellä (29) on ensimmäinen tulo (D) liitettynä prosessorielimien (19) ensimmäiseen lähtöön (27) sekä toinen tulo (C) liitettynä prosessorielimien (19) toiseen lähtöön (83).
8. Patenttivaatimuksen 7 mukainen piirijärjestely, tunnettu siitä, että kukin ensimmäisistä ja toisista ohjaussignaa-leista sisältää datasignaalin (27), jonka vastaanottavat kaksiasentoisten laitteiden (31, 33, 35, 37) ensimmäiset tulot (D) sekä estoelimen (29) ensimmäinen tulo (D), jolloin ensimmäiset ohjaussignaalit edelleen sisältävät ensimmäisen kellosignaalin (65, 69, 71, 73), jonka vastaanottavat toisten porttielimien (55, 57, 59, 61) ensimmäiset tulot, ja toiset ohjaussignaalit sisältävät lisäksi toisen kellosignaalin (41), jonka vastaanottavat ensimmäisten porttielimien (43, 45, 47, 49) ensimmäiset tulot, jolloin toiset kellosig- : * : naalit ovat estetyt, kun estoelin (29) on toisessa tilas- ,·* : saan, sekä pääsevät läpi kun estoelin (29) on ensimmäisessä tilassaan. 8 86230
9. Patenttivaatimuksen 2 mukainen piirijärjestely, tunnettu siitä, että toimintapiiri (63, 75, 77, 79, 81) käsittää lukituspiirin (81), joka on liitetty toisen kaksiasentoisen laitteen (39) lähtöön näppäimistön (23, 25) poislukitsemi-seksi, jolloin toisessa kaksiasentoisessa laitteessa (39) on ensimmäinen tulo (D) liitettynä prosessorielimien (19) mainittuun ensimmäiseen lähtöön (27), sekä toinen tulo (C) liitettynä JA-portin (51) lähtöön, jolloin mainitun JA-portin ensimmäinen tulo on liitetty mikroprosessoriin (19) ainoastaan toisten ohjaussignaalien (41) vastaanottamiseksi, ja toinen tulo liitetty estoelimeen (29), jolloin näppäimistö (23, 25) voi estää lukituspiirin (81) aktivoitumisen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US55100983 | 1983-11-14 | ||
US06/551,009 US4667307A (en) | 1983-11-14 | 1983-11-14 | Circuit for selecting and locking in operation function circuitry |
Publications (4)
Publication Number | Publication Date |
---|---|
FI844448A0 FI844448A0 (fi) | 1984-11-13 |
FI844448L FI844448L (fi) | 1985-05-15 |
FI86230B true FI86230B (fi) | 1992-04-15 |
FI86230C FI86230C (fi) | 1992-07-27 |
Family
ID=24199451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FI844448A FI86230C (fi) | 1983-11-14 | 1984-11-13 | Kretsarrangemang i en terminalanordning. |
Country Status (14)
Country | Link |
---|---|
US (1) | US4667307A (fi) |
EP (1) | EP0143045B1 (fi) |
JP (1) | JPS60117319A (fi) |
KR (1) | KR900004004B1 (fi) |
AU (1) | AU579330B2 (fi) |
BR (1) | BR8405798A (fi) |
CA (1) | CA1221769A (fi) |
DE (1) | DE3483416D1 (fi) |
DK (1) | DK165029C (fi) |
FI (1) | FI86230C (fi) |
GR (1) | GR80896B (fi) |
IE (1) | IE56793B1 (fi) |
MX (1) | MX157104A (fi) |
ZA (1) | ZA848813B (fi) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2188457B (en) * | 1986-03-25 | 1989-11-15 | C & P Technology Limited | Control keyboard for a multiple system accessing unit |
US4951249A (en) * | 1986-10-24 | 1990-08-21 | Harcom Security Systems Corp. | Method and apparatus for controlled access to a computer system |
AU8232187A (en) * | 1986-10-24 | 1988-05-25 | Harcom Security Systems Corp. | Computer security system |
US4993931A (en) * | 1988-07-21 | 1991-02-19 | Sabel Plastechs, Inc. | Apparatus for making a hollow polyethylene terephthalate blow molded article with an integral external projection such as a handle |
US5642805A (en) * | 1995-10-12 | 1997-07-01 | Tefft; Brian | Input device lock |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3293612A (en) * | 1963-03-28 | 1966-12-20 | Rca Corp | Data processing |
US3353160A (en) * | 1965-06-09 | 1967-11-14 | Ibm | Tree priority circuit |
US3530440A (en) * | 1968-08-26 | 1970-09-22 | Hewlett Packard Co | Data processing system including controllable means for directly interconnecting the input and output units |
US3742466A (en) * | 1971-11-24 | 1973-06-26 | Honeywell Inf Systems | Memory system for receiving and transmitting information over a plurality of communication lines |
US3725877A (en) * | 1972-04-27 | 1973-04-03 | Gen Motors Corp | Self contained memory keyboard |
GB1427806A (en) * | 1972-05-09 | 1976-03-10 | Sony Corp | Electronic computer apparatus |
US3973244A (en) * | 1975-02-27 | 1976-08-03 | Zentec Corporation | Microcomputer terminal system |
US4137564A (en) * | 1977-08-22 | 1979-01-30 | Burroughs Corporation | Intelligent computer display terminal having EAROM memory |
US4255786A (en) * | 1979-01-02 | 1981-03-10 | Honeywell Information Systems Inc. | Multi-way vectored interrupt capability |
JPS55166731A (en) * | 1979-06-13 | 1980-12-26 | Canon Inc | Data protection system |
US4314164A (en) * | 1979-11-05 | 1982-02-02 | Gte Automatic Electric Labs Inc. | Computer channel access circuit for multiple input-output devices |
US4403303A (en) * | 1981-05-15 | 1983-09-06 | Beehive International | Terminal configuration manager |
-
1983
- 1983-11-14 US US06/551,009 patent/US4667307A/en not_active Expired - Lifetime
-
1984
- 1984-11-09 GR GR80896A patent/GR80896B/el unknown
- 1984-11-09 MX MX203342A patent/MX157104A/es unknown
- 1984-11-12 DE DE8484402281T patent/DE3483416D1/de not_active Expired - Fee Related
- 1984-11-12 EP EP84402281A patent/EP0143045B1/en not_active Expired - Lifetime
- 1984-11-12 ZA ZA848813A patent/ZA848813B/xx unknown
- 1984-11-13 BR BR8405798A patent/BR8405798A/pt not_active IP Right Cessation
- 1984-11-13 IE IE2915/84A patent/IE56793B1/en not_active IP Right Cessation
- 1984-11-13 FI FI844448A patent/FI86230C/fi not_active IP Right Cessation
- 1984-11-13 AU AU35391/84A patent/AU579330B2/en not_active Ceased
- 1984-11-13 KR KR1019840007092A patent/KR900004004B1/ko not_active IP Right Cessation
- 1984-11-14 CA CA000467835A patent/CA1221769A/en not_active Expired
- 1984-11-14 DK DK541084A patent/DK165029C/da not_active IP Right Cessation
- 1984-11-14 JP JP59240394A patent/JPS60117319A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
EP0143045B1 (en) | 1990-10-17 |
FI86230C (fi) | 1992-07-27 |
GR80896B (en) | 1985-01-25 |
DK541084A (da) | 1985-05-15 |
EP0143045A3 (en) | 1987-08-12 |
DK165029C (da) | 1993-02-08 |
IE56793B1 (en) | 1991-12-18 |
KR900004004B1 (ko) | 1990-06-07 |
AU3539184A (en) | 1985-06-20 |
JPS60117319A (ja) | 1985-06-24 |
AU579330B2 (en) | 1988-11-24 |
DK165029B (da) | 1992-09-28 |
DK541084D0 (da) | 1984-11-14 |
DE3483416D1 (de) | 1990-11-22 |
BR8405798A (pt) | 1985-09-17 |
FI844448L (fi) | 1985-05-15 |
US4667307A (en) | 1987-05-19 |
IE842915L (en) | 1985-05-14 |
JPH0434787B2 (fi) | 1992-06-09 |
EP0143045A2 (en) | 1985-05-29 |
ZA848813B (en) | 1985-07-31 |
KR850004669A (ko) | 1985-07-25 |
MX157104A (es) | 1988-10-27 |
FI844448A0 (fi) | 1984-11-13 |
CA1221769A (en) | 1987-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4237534A (en) | Bus arbiter | |
US5220672A (en) | Low power consuming digital circuit device | |
US4354228A (en) | Flexible processor on a single semiconductor substrate using a plurality of arrays | |
US4451881A (en) | Data processing system bus for multiple independent users | |
EP0072471B1 (en) | Keyboard unit control system | |
FI86230B (fi) | Kretsarrangemang i en terminalanordning. | |
EP1548607B1 (en) | Method of providing a microcontroller having an N-bit data bus width and a number of pins being equal or less than N | |
US4396980A (en) | Combined integrated injection logic and transistor-transistor logic microprocessor integrated circuit design | |
EP0291615B1 (en) | A programmable sequencing device for controlling fast complex processes | |
GB1593988A (en) | Computer system and store therefor | |
EP0044397A1 (en) | Electronic switching circuit | |
US4999808A (en) | Dual byte order data processor | |
EP0706269B1 (en) | Hardware keyscan apparatus and method | |
EP0444656A2 (en) | Multiplex communication system | |
US20040165619A1 (en) | Apparatus for multiplexing signals through I/O pins | |
US4660217A (en) | Shift register | |
US4064399A (en) | Electronic calculator having keyboard for entering data | |
US6192437B1 (en) | Transmission apparatus with control circuit/relay within each card providing connection to related card output depending on related slot ID/ redundancy/non-redundancy, working/protection signals | |
PL109527B1 (en) | Storage system | |
US4755968A (en) | Buffer memory device controlled by a least recently used method | |
KR950007107B1 (ko) | 별도의 마이크로프로세서를 포함하는 컴퓨터장치 | |
KR100238465B1 (ko) | 컴퓨터를 이용한 다중접속방식의 롬에뮬레이터 | |
JP2814621B2 (ja) | コンピュータ | |
Hermen et al. | Application of general purpose computer techniques to the design of a programmable PCM telemetry decommutator | |
KR19990023894A (ko) | 다기능을 갖는 순차제어 시스템에 적합한 클록회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM | Patent lapsed | ||
MM | Patent lapsed |
Owner name: DIGITAL EQUIPMENT CORPORATION |