JPH0434466Y2 - - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 この考案は、ICなどの半導体装置の特性測定
用結合装置に係り、特に、測定の簡略化およびそ
の安定化に関する。

〔従来の技術〕

一般に、ICなどの半導体装置の製造プロセス
上において、その特性の判定には、特性測定手段
として設置されるテスト装置と、ICとを連結す
るために量産機構治具（ハンドラ）が用いられて
いる。この場合、第２図に示すように、テスト装
置にハンドラ用アダプタ２を接続し、その各端子
４と測定すべきICに適合するIC用ソケツト６の
各端子８とを半田付け９によつて接続し、その
IC用ソケツト６に測定すべき半導体装置として
のIC１０のピン１２を差し込むことによつて接
点１３に接触させ、IC１０とテスト装置の連結
を行つており、IC１０とテスト装置との間には、
アダプタ２およびIC用ソケツト６などの結合装
置が介在している。

そして、このような結合装置を用いて高周波用
ICのテストを行つた場合、第３図に示すように、
結合装置の配線長Ｌによつて生起される浮遊容量
や浮遊インダクタンスによる寄生発振が問題とな
る。この場合、配線長Ｌは、IC用ソケツト６と
テスト装置１４との沿面間距離を示す。

ところで、一般に、高周波回路では、僅かな配
線長の違いなどによつて浮遊容量や浮遊インダク
タンスが異なり、その値が高周波域においてルー
プ利得を高め、目的の周波数以外の周波数で寄生
発振を生起させる。具体的には、使用するICの
出力インピーダンスが高い場合、IC用ソケツト
６が持つ数pFの浮遊容量のため、IC１０の出力
端子に寄生発振を生じさせることがある。

このような寄生発振の防止は、IC１０の内部
回路でその出力インピーダンスを低下できない場
合、 (a) IC１０の内部に寄生発振防止用キヤパシタ
の設置、 (b) IC１０の外部に寄生発振防止用のインダク
タ、キヤパシタまたは抵抗などの外付け部品の
設置、 (c) ハンドラにおける結合配線を直付け（ダイレ
クト結合）方式とし、配線長の短縮化、 (d) IC１０の応用回路や周辺回路内にバツフア
回路の設置 などの対策が取られている。

〔考案が解決しようとする問題点〕

しかしながら、(a)ではICにその目的の回路以
外の寄生発振防止用キヤパシタを設置しなければ
ならず、素子数が多いものでは不向きであり、(b)
では付属素子数の増加を来す。また、(c)の配線長
の短縮化には限度があり、(d)の付属回路の設置
は、(b)と同様に素子数の増加を来し、複雑であ
る。

そこで、この考案は、簡単な構成によつて、高
周波用ICなどの半導体装置の安定した測定を実
現した半導体装置の特性測定用結合装置の提供を
目的とする。

〔問題点を解決するための手段〕

この考案の半導体装置の特性測定用結合装置
は、特性を測定すべき半導体装置IC１０を取り
付けるソケツト６と、このソケツトが着脱されて
前記半導体装置の測定手段に取り付けられるアダ
プタ２とを備えた半導体装置の特性測定用結合装
置であつて、 前記ソケツトと前記アダプタとの間に浮遊容量
及び浮遊インダクタンスの影響を抑制するバツフ
ア回路２８を設置したことを特徴とする。

〔作用〕

この考案の半導体装置の特性測定用結合装置
は、半導体装置を取り付けるソケツトと、測定手
段に取り付けられたアダプタとの間に介在させた
バツフア回路によつて、半導体装置とその測定手
段との間の浮遊容量および浮遊インダクタンスの
影響を抑えて寄生発振の発生を抑制し、測定の安
定化を実現している。

〔実施例〕

以下、この考案の実施例を図面を参照して説明
する。

第１図は、この考案の半導体装置の特性測定用
結合装置の実施例を示す。

第１図において、図示していないテスト装置に
接続されるアダプタ２と、図示していない半導体
装置を取り付けるソケツト６とは、同一のピン配
置からなり、この実施例では、ピン番号８がそれ
ぞれ接地（GND）端子１６，１８、ピン番号９
が出力端子２０，２２、ピン番号１６が電源端子
２４，２６に設定されている。

このようなピン配置において、アダプタ２と、
ソケツト６との間に浮遊容量および浮遊インダク
タンスの影響を抑えるためのインピーダンス変換
手段としてのバツフア回路２８を設置したもので
ある。この実施例の場合、バツフア回路２８はト
ランジスタ３０および抵抗３２，３４からなるエ
ミツタフオロワ回路で構成されている。すなわ
ち、トランジスタ３０のベースは、抵抗３２を介
してソケツト６の出力端子２２に接続され、その
コレクタはアダプタ２の電源端子２４に接続さ
れ、また、そのエミツタはアダプタ２の出力端子
２０に接続されるとともに、抵抗３４を介してア
ダプタ２の接地端子１６およびソケツト６の接地
端子１８に接続されている。

そして、アダプタ２の電源端子２４と、その接
地端子１６およびソケツト６の接地端子１８との
間には電源３６がその負極側を接地端子１６，１
８側にして接続されている。また、この実施例で
は、電源端子２４，２６の間には、フイルタ３８
が挿入されている。

したがつて、このようにテスト装置に接続され
るアダプタ２と、半導体装置を取り付けるソケツ
ト６との間にバツフア回路２８を設置することに
より、半導体装置の出力インピーダンスが十分に
低下していない場合などにおいて、浮遊容量およ
び浮遊インダクタンスの影響を抑えることがで
き、寄生発振を抑制することができる。特に、測
定対象が高周波用ICの場合、アダプタ２と、ソ
ケツト６との間の配線長が数cmによる浮遊容量や
浮遊インダクタンスでも寄生発振の原因となるの
で、このようなバツフア回路２８の設置によつて
その影響を回避でき、特殊な高周波用ハンドラに
代えて用いることができる。

また、バツフア回路２８は、エミツタフオロワ
回路によつて極めて簡単に構成でき、しかも、ア
ダプタ２とソケツト６との間の空間部に設置して
用いることができ、応用回路や周辺回路の必要が
なく、そのような回路の設置スペースを節約でき
る。

〔考案の効果〕

以上説明したように、この考案によれば、半導
体装置を取り付けるソケツトと、測定手段に取り
付けられたアダプタとの間に介在させたバツフア
回路によつて、半導体装置とその測定手段との間
の浮遊容量および浮遊インダクタンスの影響を抑
えて寄生発振の発生を抑制し、簡単な構成によつ
て測定の安定化を実現でき、高周波ICなどの寄
生発振を起こし易い半導体装置の特性を容易に測
定することができる。

【図面の簡単な説明】

第１図はこの考案の半導体装置の特性測定用結
合装置の実施例を示す回路図、第２図は一般的な
特性測定用結合装置を示す斜視図、第３図は第２
図に示した特性測定用結合装置の配線長を示す図
である。 ２……アダプタ、６……ソケツト、１０……半
導体装置としてのIC、２８……バツフア回路。

Claims (1)

1. 【実用新案登録請求の範囲】 特性を測定すべき半導体装置を取り付けるソケ
   ツトと、このソケツトが着脱されて前記半導体装
   置の測定手段に取り付けられるアダプタとを備え
   た半導体装置の特性測定用結合装置であつて、 前記ソケツトと前記アダプタとの間に浮遊容量
   及び浮遊インダクタンスの影響を抑制するバツフ
   ア回路を設置したことを特徴とする半導体装置の
   特性測定用結合装置。