JPH04336469A - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置

Info

Publication number
JPH04336469A
JPH04336469A JP10761891A JP10761891A JPH04336469A JP H04336469 A JPH04336469 A JP H04336469A JP 10761891 A JP10761891 A JP 10761891A JP 10761891 A JP10761891 A JP 10761891A JP H04336469 A JPH04336469 A JP H04336469A
Authority
JP
Japan
Prior art keywords
floating gate
insulating film
channel region
data
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10761891A
Other languages
English (en)
Inventor
Takaaki Shimazaki
嶋崎 隆章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP10761891A priority Critical patent/JPH04336469A/ja
Publication of JPH04336469A publication Critical patent/JPH04336469A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はフローティングゲート
構造を有する不揮発性半導体記憶装置に関するものであ
る。
【0002】
【従来の技術】近年、電気的に書き込み・消去可能な不
揮発性半導体記憶装置の1つとして、部分フローティン
グゲート形の不揮発性半導体記憶装置がよく知られてい
る。特公平2−28905に述べられている従来の部分
フローティングゲート形の不揮発性半導体記憶装置を図
3を参照しながら説明する。
【0003】図3に示すように、従来の不揮発性半導体
記憶装置は、半導体基板1の表面に形成されたソース2
およびドレイン3の間において、ゲート絶縁膜40と、
このゲート絶縁膜40に連続形成された絶縁膜50に埋
め込まれたフローティングゲート60と、このフローテ
ィングゲート60上に絶縁膜50を介して形成されたコ
ントロールゲート70とから構成されている。フローテ
ィングゲート60は、ソース2またはドレイン3と半導
体基板1との接合部の一部分を覆っており、また、コン
トロールゲート70の一部分は、フローティングゲート
60を介さずに直接チャネル領域80と対向している。
【0004】このように構成された従来の不揮発性半導
体記憶装置は、書き込み時には、ソース2またはドレイ
ン3に高電圧を印加することにより、ソース2またはド
レイン3と半導体基板1との接合部のなだれ降伏により
発生した電子またはホールをフローティングゲート60
に注入する。また、消去時には、例えば、紫外線などを
照射するか、またはホットキャリアをフローティングゲ
ート60に注入する。また、コントロールゲート70の
一部は、フローティングゲート60を介さずに直接チャ
ネル領域80と対向していることにより、この領域で発
生する電界90により確実かつ融通性に富んでこの不揮
発性半導体記憶装置のオン・オフ動作を制御することを
可能としている。
【0005】
【発明が解決しようとする課題】しかしながら、このよ
うに構成された従来の不揮発性半導体記憶装置では、電
気的にブロックやセクタごとに一括消去した場合に、書
き換え不要なデータも消去されてしまい、再び消去前と
同様のデータを書き込むことが必要となった。このよう
に、データの書き込み・消去を繰り返すと、薄いゲート
絶縁膜40が次第に劣化し、これにより、フローティン
グゲート60のデータ保持能力が低下するという問題が
あった。
【0006】この発明の目的は、上記問題点に鑑み、繰
り返しデータの書き込み・消去を行ってもデータ保持能
力の低下を低減することのできる不揮発性半導体記憶装
置を提供することである。
【0007】
【課題を解決するための手段】請求項1記載の不揮発性
半導体記憶装置は、第1および第2の拡散層と第1のチ
ャネル領域と第2のチャネル領域と第1のフローティン
グゲートと第2のフローティングゲートとコントロール
ゲートとを備えたものである。第1および第2の拡散層
は、一導電型の半導体基板の表面領域に相互に間隔をあ
けて形成した半導体基板と反対導電型のものである。第
1のチャネル領域および第2のチャネル領域は、第1お
よび第2の拡散層間に存在し、第1のチャネル領域は第
1の拡散層に接したものであり、第2のチャネル領域は
第2の拡散層に接したものである。第1のフローティン
グゲートは、少なくとも第1の拡散層と第1のチャネル
領域との接合部の上部から第1のチャネル領域の上部ま
で跨がり、第1の絶縁膜を介して形成したものである。 第2のフローティングゲートは、少なくとも第2のチャ
ネル領域の上部から第2の拡散層の上部の一部分まで跨
がり、第1の絶縁膜より薄くトンネル媒体となりうる膜
厚の第2の絶縁膜を介して形成したものである。そして
、コントロールゲートは、第1および第2のフローティ
ングゲートの上部に少なくとも第3の絶縁膜を介して形
成したものである。
【0008】請求項2記載の不揮発性半導体記憶装置は
、第1および第2の拡散層と第1のチャネル領域と第2
のチャネル領域と第1のフローティングゲートと第3の
フローティングゲートとコントロールゲートとを備えた
ものである。第1および第2の拡散層は、一導電型の半
導体基板の表面領域に相互に間隔をあけて形成した半導
体基板と反対導電型のものである。第1のチャネル領域
および第2のチャネル領域は、第1および第2の拡散層
間に存在し、第1のチャネル領域は第1の拡散層に接し
たものであり、第2のチャネル領域は第2の拡散層に接
したものである。第1のフローティングゲートは、少な
くとも第1の拡散層と第1のチャネル領域との接合部の
上部から第1のチャネル領域の上部まで跨がり、第1の
絶縁膜を介して形成したものである。第3のフローティ
ングゲートは、少なくとも第1のフローティングゲート
の上部から第2の拡散層の上部の一部分まで跨がり、ト
ンネル媒体となりうる膜厚の第4の絶縁膜を介して形成
したものである。そして、コントロールゲートは、第3
のフローティングゲートの上部に少なくとも第5の絶縁
膜を介して形成したものである。
【0009】
【作用】この発明の構成によれば、第1のフローティン
グゲートは、第1の絶縁膜を介して、少なくとも第1の
拡散層と第1のチャネル領域との接合部の上部から第1
のチャネル領域の上部まで跨がって形成したものである
。そして、第2のフローティングゲートは、第1のフロ
ーティングゲートの下部の第1の絶縁膜より薄くトンネ
ル媒体となりうる膜厚の第2の絶縁膜を介して、少なく
とも第2のチャネル領域の上部から第2の拡散層の上部
の一部分まで跨がって形成したものである。また、第3
のフローティングゲートは、トンネル媒体となりうる膜
厚の第4の絶縁膜を介して、少なくとも第1のフローテ
ィングゲートの上部から第2の拡散層の上部の一部分ま
で跨がって形成したものであり、半導体基板上にトンネ
ル媒体となりうる膜厚の第4の絶縁膜を介して形成した
部分と半導体基板上に第1の絶縁膜,第1のフローティ
ングゲートおよび第4の絶縁膜を介して形成した部分と
からなる。
【0010】これにより、第1のフローティングゲート
は電気的な書き込みのみ可能となり、また、第2および
第3のフローティングゲートは電気的な書き込み・消去
可能となる。したがって、書き込み・消去を繰り返すデ
ータを記憶するときは電気的な書き込み・消去可能な第
2または第3のフローティングゲートを用い、固定化し
消去しないデータを記憶するときは電気的な書き込みの
み可能な第1のフローティングゲートを用いることによ
り、電気的に繰り返し書き込み・消去を行っても第1の
フローティングゲートに保持したデータは消去されない
ため、再び第1のフローティングゲートにデータを書き
込むことが不要となる。これにより、第1のフローティ
ングゲートの下部の第1の絶縁膜の劣化を低減すること
ができ、固定化し消去しないデータを長時間にわたって
保持することができる。
【0011】
【実施例】図1はこの発明の第1の実施例の不揮発性半
導体記憶装置の構成を示す断面図である。図1において
、1はp型シリコンからなる半導体基板、2は第1の拡
散層となるn型のソース、3は第2の拡散層となるn型
のドレイン、10は第1の絶縁膜、11はポリシリコン
からなる第1のフローティングゲート、12は第2の絶
縁膜、13はポリシリコンからなる第2のフローティン
グゲート、14は第3の絶縁膜、15はコントロールゲ
ート、16は第1のチャネル領域、17は第2のチャネ
ル領域である。
【0012】図1に示すように、半導体基板1の表面領
域に形成したソース2およびドレイン3の間には、ソー
ス2に接した第1のチャネル領域16およびドレイン3
に接した第2のチャネル領域が存在する。第1のフロー
ティングゲート11は、第1の絶縁膜10を介してソー
ス2と第1のチャネル領域16との接合部の上部から第
1のチャネル領域16の上部に跨がり、第1の絶縁膜1
0を介して形成したものである。第2のフローティング
ゲート13は、ドレイン3の一部分の上部から第2のチ
ャネル領域17の上部まで跨がり、トンネル媒体となり
うる膜厚の第2の絶縁膜12を介して形成したものであ
る。また、コントロールゲート15は、第1および第2
のフローティングゲートの上部に第3の絶縁膜14を介
して形成したものである。
【0013】また、第1の絶縁膜10の膜厚は厚く30
〔nm〕であり、これに対し第2の絶縁膜12の膜厚は
トンネル媒体となりうるように薄いものであり、膜厚1
0〔nm〕のものである。以上のように構成した不揮発
性半導体記憶装置の動作を以下説明する。書き換えをし
ないデータ、すなわち1回だけ書き込み、その後は消去
しないデータを書き込む時には、ドレイン3と半導体基
板1を接地し、コントロールゲート15およびソース2
に12〔V〕〜15〔V〕程度の高電圧を印加すること
により、チャネル電流を流してアバランシェホットエレ
クトロンを第1の絶縁膜10を通して第1のフローティ
ングゲート11に注入する。これにより、第1のフロー
ティングゲート11に固定化し消去しないデータを書き
込む。なお、このとき第2のフローティングゲート13
が書き込まれていないことが必要である。
【0014】また、書き換えをするデータ、すなわち書
き込みと消去を繰り返すデータを書き込む時には、ソー
ス2および半導体基板1を接地し、コントロールゲート
15およびドレイン3に12〔V〕〜15〔V〕程度の
高電圧を印加することにより、チャネル電流を流してア
バランシェホットエレクトロンを第2の絶縁膜12を介
して第2のフローティングゲート13に注入する。これ
により、第2のフローティングゲート13に書き込み・
消去を繰り返すデータを書き込む。このように、第1の
フローティングゲート11には1回だけしか書き込みを
行わないため、第1の絶縁膜10の膜質劣化は少なく、
第1のフローティングゲート11に書き込んだデータを
長時間保持することができる。なお、このとき第1のフ
ローティングゲート11は書き込まれていないことが必
要である。
【0015】また、消去時には、コントロールゲート1
5を接地しドレイン3に15〔V〕程度の電圧を印加す
るか、または、ドレイン3を接地しコントロールゲート
15に−20〔V〕程度の電圧を印加することにより、
第2の絶縁膜12中に高電界を発生させ、ファウラーノ
ルドハイム・トンネル電流により第2のフローティング
ゲート13から電子を引き抜く。この際、第2の絶縁膜
12中に高電界を得るためコントロールゲート15に高
電圧を印加しても、第1の絶縁膜10の膜厚は厚いため
、第1の絶縁膜10中には十分な電界がかかることがな
く、ファウラーノルドハイム・トンネル電流は流れない
。したがって、第1のフローティングゲート11を電気
的に消去することはできない。その結果、第1のフロー
ティングゲート11に、固定化し消去しないデータを書
き込んでおくことにより、第2のフローティングゲート
13をブロックごとやセクターごとに電気的に一括消去
しても、第1のフローティングゲート11に書き込んだ
固定化し消去しないデータは消えずに残ることになる。
【0016】また、読み出し時には、コントロールゲー
ト15およびドレイン3に電圧を印加すると、第1のフ
ローティングゲート11および第2のフローティングゲ
ート13に電荷が注入されていないときは、チャネル領
域16およびチャネル領域17はともにオン状態となる
。これに対し、第1,第2のフローティングゲート11
,13の少なくとも一方に電子が注入されているときは
、電子が注入されているフローティングゲートの下のチ
ャネル領域がオフ状態になる。なお、消去時に第2のフ
ローティングゲート13が過消去になり、下部のチャネ
ル領域17がデプレッション形になっても、第1のフロ
ーティングゲート11の下部のチャネル16はエンハン
スメント形なので、過消去のため読み出し動作が不能に
なることはない。
【0017】次に、この発明の第2の実施例について図
面を参照しながら説明する。図2はこの発明の第2の実
施例の不揮発性半導体記憶装置の構成を示す断面図であ
る。図2において、18は第1の絶縁膜、19は第4の
絶縁膜、20は第3のフローティングゲート、21は第
5の絶縁膜、22はコントロールゲートであり、図1と
同符号の部分は同様の部分を示す。
【0018】図2に示すように、第3のフローティング
ゲート20は、第1のフローティングゲート11の上部
からドレイン3の一部分の上部まで跨がり、トンネル媒
体となりうる膜厚の第4の絶縁膜19を介して形成した
ものである。また、コントロールゲート22は、第3の
フローティングゲート20の上部に第5の絶縁膜21を
介して形成したものである。
【0019】すなわち、第1の実施例と異なるのは、第
2のフローティングゲート13と同様の働きをする第3
のフローティングゲート20の形成領域およびコントロ
ールゲート22の形成領域である。また、第1の実施例
では第2の絶縁膜12の膜厚は第1の絶縁膜10の膜厚
よりも薄いものであったが、第2の実施例では特に第1
の絶縁膜18が第4の絶縁膜19よりも厚いものではな
い。
【0020】このように構成した第2の実施例の不揮発
性半導体記憶装置は、書き込みと読み出し動作は第1の
実施例と同様であり、固定化し消去しないデータは第1
のフローティングゲート11に書き込み、また、書き込
み・消去を繰り返すデータは第3のフローティングゲー
ト20に書き込む。また、第3のフローティングゲート
20の消去時は、たとえコントロールゲート22に高電
圧を印加しても、第1のフローティングゲート11上の
第4の絶縁膜11および第3のフローティングゲート2
0上の第5の絶縁膜21により、第1の絶縁膜18中に
は十分な電界がかかることがなく、第1のフローティン
グゲート11の保持するデータを電気的に消去すること
はない。したがって、第1の絶縁膜18を第4の絶縁膜
19より厚くする必要はない。
【0021】以上、第1および第2の実施例によれば、
書き込み・消去を繰り返すデータの書き込みは、電気的
な書き込み消去可能な第2または第3のフローティング
ゲート13,20を用い、固定化し消去しないデータの
書き込みは、電気的な書き込みのみ可能な第1のフロー
ティングゲート11を用いることにより、電気的に繰り
返し書き込み・消去を行っても第1のフローティングゲ
ート11に保持したデータは消去されないため、再び第
1のフローティングゲート11にデータを書き込むこと
が不要となる。これにより、第1の絶縁膜10,18の
膜質劣化を低減することができる。したがって、第1の
フローティングゲート11に書き込まれたデータを長時
間保持することができる。また、高集積化には第2の実
施例の方が第1の実施例より適している。
【0022】なお、第1および第2の実施例において、
第1のフローティングゲート11,第2のフローティン
グゲート13および第3のフローティングゲート20に
対するデータの書き込み方法は、上述した方法に限らず
、例えば、半導体基板1と、ソース2またはドレイン3
とのpn接合に逆バイアスを与え、なだれ降伏により発
生した電子またはホールを第1のフローティングゲート
11,第2のフローティングゲート13または第3のフ
ローティングゲート20に注入してもよい。
【0023】
【発明の効果】この発明の不揮発性半導体記憶装置によ
れば、第1のフローティングゲートは、第1の絶縁膜を
介して、少なくとも第1の拡散層と第1のチャネル領域
との接合部の上部から第1のチャネル領域の上部まで跨
がって形成したものであり、第2のフローティングゲー
トは、第1のフローティングゲートの下部の第1の絶縁
膜より薄くトンネル媒体となりうる第2の絶縁膜を介し
て、少なくとも第2のチャネル領域の上部から第2の拡
散層の上部の一部分まで跨がって形成したものであり、
また、第3のフローティングゲートは、トンネル媒体と
なりうる膜厚の第4の絶縁膜を介して、少なくとも第1
のフローティングゲートの上部から第2の拡散層の上部
の一部分まで跨がって形成したものである。これにより
、第1のフローティングゲートは電気的な書き込みのみ
可能となり、第2および第3のフローティングゲートは
電気的な書き込み・消去可能となる。すなわち、電気的
な書き込みのみ可能な第1のフローティングゲートと電
気的な書き込み・消去可能な第2または第3のフローテ
ィングゲートとを共存させたものである。したがって、
プログラミングをするときや書き換えを繰り返すデータ
を記憶するときは第2または第3のフローティングゲー
トを用い、固定化し消去しないデータを記憶するときは
第1のフローティングゲートを用いることにより、繰り
返しデータの書き込み・消去を行っても固定化し消去し
ないデータは長時間にわたって保持することができる。
【0024】その結果、繰り返しデータの書き込み・消
去を行ってもデータ保持能力の低下を低減することので
きる優れた不揮発性半導体記憶装置を実現できる。
【図面の簡単な説明】
【図1】図1はこの発明の第1の実施例の不揮発性半導
体記憶装置の構成を示す断面図である。
【図2】図2はこの発明の第2の実施例の不揮発性半導
体記憶装置の構成を示す断面図である。
【図3】図3は従来の不揮発性半導体記憶装置の構成を
示す断面図である。
【符号の説明】
1    半導体基板 2    ソース(第1の拡散層) 3    ドレイン(第2の拡散層) 10,18  第1の絶縁膜 11      第1のフローティングゲート12  
    第2の絶縁膜 13      第2のフローティングゲート14  
    第3の絶縁膜 15,22  コントロールゲート 16      第1のチャネル領域 17      第2のチャネル領域 19      第4の絶縁膜 20      第3のフローティングゲート21  
    第5の絶縁膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  一導電型の半導体基板の表面領域に相
    互に間隔をあけて形成した前記半導体基板と反対導電型
    の第1および第2の拡散層と、この第1および第2の拡
    散層間に存在し、前記第1の拡散層に接した第1のチャ
    ネル領域および前記第2の拡散層に接した第2のチャネ
    ル領域と、少なくとも前記第1の拡散層と前記第1のチ
    ャネル領域との接合部の上部から前記第1のチャネル領
    域の上部まで跨がり、第1の絶縁膜を介して形成した第
    1のフローティングゲートと、少なくとも前記第2のチ
    ャネル領域の上部から前記第2の拡散層の上部の一部分
    まで跨がり、前記第1の絶縁膜より薄くトンネル媒体と
    なりうる膜厚の第2の絶縁膜を介して形成した第2のフ
    ローティングゲートと、前記第1および第2のフローテ
    ィングゲートの上部に少なくとも第3の絶縁膜を介して
    形成したコントロールゲートとを備えた不揮発性半導体
    記憶装置。
  2. 【請求項2】  一導電型の半導体基板の表面領域に相
    互に間隔をあけて形成した前記半導体基板と反対導電型
    の第1および第2の拡散層と、この第1および第2の拡
    散層間に存在し、前記第1の拡散層に接した第1のチャ
    ネル領域および前記第2の拡散層に接した第2のチャネ
    ル領域と、少なくとも前記第1の拡散層と前記第1のチ
    ャネル領域との接合部の上部から前記第1のチャネル領
    域の上部まで跨がり、第1の絶縁膜を介して形成した第
    1のフローティングゲートと、少なくとも前記第1のフ
    ローティングゲートの上部から前記第2の拡散層の上部
    の一部分まで跨がり、トンネル媒体となりうる膜厚の第
    4の絶縁膜を介して形成した第3のフローティングゲー
    トと、この第3のフローティングゲートの上部に少なく
    とも第5の絶縁膜を介して形成したコントロールゲート
    とを備えた不揮発性半導体記憶装置。
JP10761891A 1991-05-13 1991-05-13 不揮発性半導体記憶装置 Pending JPH04336469A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10761891A JPH04336469A (ja) 1991-05-13 1991-05-13 不揮発性半導体記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10761891A JPH04336469A (ja) 1991-05-13 1991-05-13 不揮発性半導体記憶装置

Publications (1)

Publication Number Publication Date
JPH04336469A true JPH04336469A (ja) 1992-11-24

Family

ID=14463744

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10761891A Pending JPH04336469A (ja) 1991-05-13 1991-05-13 不揮発性半導体記憶装置

Country Status (1)

Country Link
JP (1) JPH04336469A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09116033A (ja) * 1995-10-16 1997-05-02 Nec Corp 不揮発性半導体記憶装置
US6111287A (en) * 1994-08-30 2000-08-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device allowing electrical writing and erasing of information and method of manufacturing the same
KR100641897B1 (ko) * 2004-11-24 2006-11-02 한양대학교 산학협력단 커플링 비율이 다른 플로팅 게이트를 가진 플래시 메모리소자 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111287A (en) * 1994-08-30 2000-08-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device allowing electrical writing and erasing of information and method of manufacturing the same
US6362046B1 (en) 1994-08-30 2002-03-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device allowing electrical writing and erasing of information and method of manufacturing the same
JPH09116033A (ja) * 1995-10-16 1997-05-02 Nec Corp 不揮発性半導体記憶装置
US6188102B1 (en) 1995-10-16 2001-02-13 Nec Corporation Non-volatile semiconductor memory device having multiple different sized floating gates
KR100641897B1 (ko) * 2004-11-24 2006-11-02 한양대학교 산학협력단 커플링 비율이 다른 플로팅 게이트를 가진 플래시 메모리소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP4422936B2 (ja) ツインmonosメモリアレイの消去方法
US5480821A (en) Method of fabricating source-coupling, split-gate, virtual ground flash EEPROM array
JP3238461B2 (ja) Epromセルアレイ
JP2009501449A (ja) 高密度nand不揮発性メモリデバイス
JPH11224908A (ja) 不揮発性半導体記憶装置及びその書き込み方法
US5559735A (en) Flash memory having select transistors
JP2830447B2 (ja) 半導体不揮発性記憶装置
US5991205A (en) Method of erasing data in nonvolatile semiconductor memory devices
JPH0480544B2 (ja)
KR0135247B1 (ko) 플래쉬 메모리 셀 및 그 제조 방법
JPH02308571A (ja) 半導体記憶装置
JPH11195718A (ja) 不揮発性半導体記憶装置と、その製造方法及びその駆動方法
JPH04336469A (ja) 不揮発性半導体記憶装置
JPH05304301A (ja) 不揮発性半導体メモリセルの書き換え方式
JP3946876B2 (ja) 半導体装置
US5612561A (en) Involatile semiconductor memory
JP4227681B2 (ja) 非揮発性半導体素子の製造方法
JPS634953B2 (ja)
JPS6318864B2 (ja)
JP3891874B2 (ja) 不揮発性メモリ素子
JP2667099B2 (ja) 不揮発性半導体記憶装置
JP3324691B2 (ja) 不揮発性半導体記憶装置および不揮発性半導体記憶装置のデータ書き換え方法
JPH07112018B2 (ja) 半導体記憶装置
JP3104978B2 (ja) 不揮発性半導体記憶装置の制御方法
KR100475719B1 (ko) 반도체장치의게이트전극