JPH04335172A - 集積回路のための直列型の動作分析装置に走査クロックを発生させるための回路 - Google Patents

集積回路のための直列型の動作分析装置に走査クロックを発生させるための回路

Info

Publication number
JPH04335172A
JPH04335172A JP3336993A JP33699391A JPH04335172A JP H04335172 A JPH04335172 A JP H04335172A JP 3336993 A JP3336993 A JP 3336993A JP 33699391 A JP33699391 A JP 33699391A JP H04335172 A JPH04335172 A JP H04335172A
Authority
JP
Japan
Prior art keywords
clock
stage
switching
circuit
xtalin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3336993A
Other languages
English (en)
Other versions
JP3188297B2 (ja
Inventor
Flavio Scarra
フラビオ　スカッラ
Maurizio Gaibotti
モーリジオ　ガイボッティ
Giampiero Trupia
ジャンピエロ　トルーピア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Publication of JPH04335172A publication Critical patent/JPH04335172A/ja
Application granted granted Critical
Publication of JP3188297B2 publication Critical patent/JP3188297B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31727—Clock circuits aspects, e.g. test clock circuit details, timing aspects for signal generation, circuits for testing clocks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に走査路として知ら
れている集積回路に対する直列型の動作分析装置での走
査クロックを発生させるための回路に関する。
【０００２】
【従来の技術】本願出願人の名義で１９９０年１０月２
２日に出願されたイタリア共和国特許出願第２１８２０
　Ａ／９０号で記述されたように、ここでの走査路は、
例えば、マイクロプロセッサのような集積回路の１つ又
はそれ以上の機能ブロックが正しく動作するかどうかを
チェックするのに広く使用されている分析の一型式であ
る。
【０００３】それは、それ自体の動作状態を刺激して評
価する機能を持つ個々の機能ブロックの入力及び出力に
ある一連の走査セル　（ラッチ）　上に作用する直列型
式の走査信号の使用に基づいている。ここでは、検査中
にある機能ブロックの動作状態を累進的に更新し、そし
てそれに対応して、入力における直列信号の各要請でそ
の同じ機能ブロックにより取られる異なる状態を示して
いる信号を出力において得ることが可能である。
【０００４】こうした走査信号を得る最も自然な方法は
それら信号を、外部から、分析される予定の集積回路の
付加的なピン上に供給することである。この集積回路で
は、多くのピン数を必要とし、結果的に構造を複雑にし
て、価格を上昇させ、しかも製品標準化の概念に適合し
なくする。
【０００５】
【発明が解決しようとする課題】本発明の目的は、かか
る走査信号が集積回路の動作用として既に与えられてい
る以外のピンを追加することなく得られることを可能に
する回路を達成することにある。
【０００６】
【課題を解決するための手段】本発明によると、かかる
目的は、集積回路の動作のために与えられるシステム・
クロックを入力において受信し、そのシステム・クロッ
クと実質的に一致してマシン・クロックを出力に発生す
る第１のスイッチング手段と、直列分析の点弧信号後に
マシン・クロックの状態のクランピングを決定するその
第１のスイッチング手段をクランプするための手段と、
前記システム・クロックを入力において受信しそして、
マシン・クロックがクランプされた状態に従う反転又は
非反転態様においてそのシステム・クロックを繰り返す
走査クロックを発生するために前記点弧信号により点弧
される第２のスイッチング手段とからなる回路によって
達成される。
【０００７】この発明では、付加的なピンを必要とせず
、走査クロックは集積回路に既にあるシステムから簡単
に得られる。本発明の可能な実施例によると、前記第１
のスイッチング手段は、各々にそれぞれのインバータ段
が続いている、入力におけるシステム・クロックの第１
及び第２の増幅器段を含み、そして前記クランプ手段は
、マシン・クロックの発生のためにシステム・クロック
を通過させるのに適した閉成位置と、マシン・クロック
の状態のクランピングが行われる開成位置とから発展す
る直列分析の点弧信号の後縁により動作されるスイッチ
ング段によって構成されている。
【０００８】更に、本発明では、前記スイッチング段の
出力と前記第２の増幅器段の入力との間にフィードバッ
ク段を設けて、開成位置への前記スイッチング段の切り
換え動作中における偽の信号の発生を防止している。最
後に、本発明では、ラッチ回路を前記第２の増幅器段の
出力と前記スイッチング段の入力との間に設けて、開成
位置への前記スイッチング段の切り換え動作中に、第２
の増幅器段がエネルギ損を生じさせる振動状態へ入るの
を防止している。
【０００９】
【実施例】本発明の特長は添付図面に非限定的例として
例示されている実施例から一層明らかになろう。図１を
参照するに、そこでの回路は直列のｐチャネル・トラン
ジスタＭ１及びｎチャネル・トランジスタＭ２によって
構成される第１の増幅器段Ａ１を持つ第１のスイッチン
グ段１１を含んでいる。トランジスタＭ１及びＭ２のゲ
ートは一緒に接続されて、そこには、集積回路の動作の
ために普通に付与されるシステム・クロックと一致して
入力信号ＸＴＡＬＩＮが供給される。トランジスタＭ１
のドレインは電圧Ｖｃｃにあり、そのソースはトランジ
スタＭ２のドレインに接続されている。トランジスタＭ
２のソースは接地されている。
【００１０】インバータＩ１の入力はトランジスタＭ１
のソースとトランジスタＭ２のドレインとの間に接続さ
れている。インバータＩ１の出力は、第２の増幅器段Ａ
２の一部を形成している２つのｐチャネル及びｎチャネ
ル・トランジスタＭ３及びＭ４のゲートにそれぞれ接続
され、それらトランジスタＭ３及びＭ４間には、ｐチャ
ネル・トランジスタＭ５とｎチャネル・トランジスタＭ
６とが直列に設けられている。トランジスタＭ３のドレ
インは電圧Ｖｃｃにあり、そのソースはトランジスタＭ
５のドレインに接続されている。トランジスタＭ５のソ
ースはトランジスタＭ６のドレインに接続され、トラン
ジスタＭ６のソースはトランジスタＭ４のドレインに接
続され、そしてトランジスタＭ４のソースは接地されて
いる。トランジスタ５及びＭ６のゲートはフィードバッ
ク段１２の出力に接続され、フィードバック段１２の目
的は後で説明されよう。
【００１１】トランジスタＭ５のドレインとトランジス
タＭ６のソースとの間には第２のインバータＩ２の入力
が接続され、インバータＩ２の出力は第３のインバータ
Ｉ３の入力となっている。インバータＩ３の出力はスイ
ッチング段１３の入力となっている。スイッチング段１
３は第１のスイッチング手段１１に対するクランプ手段
として動作し、互いに並列に配列されたｎチャネル・ト
ランジスタＭ７とｐチャネル・トランジスタＭ８とから
なっている。トランジスタＭ７のゲートは直列分析、つ
まり、走査路分析の点弧信号ＥＮＳＨにより制御される
が、トランジスタＭ８のゲートは信号ＥＮＳＨに対し相
補状にある信号ＥＮＳＨ’　により制御される。
【００１２】スイッチング段Ｍ７，　Ｍ８の出力は第３
の増幅器段Ａ３の入力となり、その出力では、マシン・
クロックＣＫが得られる。前記第３の増幅器段Ａ３は、
直列の２つのｎチャネル及びｐチャネル抵抗性トランジ
スタＭ９，　Ｍ１０と、インバータＩ４と、トランジス
タＭ９及びＭ１０に並列にそれぞれ接続されている別な
直列の２つのｎチャネル及びｐチャネル抵抗性トランジ
スタＭ１１，　Ｍ１２とから成っている。トランジスタ
Ｍ１０のドレインは電圧Ｖｃｃにあり、そのソースはト
ランジスタＭ９のドレインに連続され、トランジスタＭ
９のソースは接地されている。インバータＩ４の入力は
トランジスタＭ１０のソースとトランジスタＭ９のドレ
インとの間に接続されている。インバータＩ４の出力は
トランジスタＭ１０，　Ｍ９，　Ｍ１２及びＭ１１の相
互接続されたゲートに接続されている。トランジスタＭ
１２のドレインは電圧Ｖｃｃにあり、そのソースはトラ
ンジスタＭ１１のドレインに接続され、トランジスタＭ
１１のソースは接地されている。マシン・クロックＣＫ
として利用される第１のスイッチング手段１１の出力Ｕ
’　はトランジスタＭ１２のソースとトランジスタＭ１
１のドレインとの間から得られる。
【００１３】インバータＩ３の出力及び端子ＥＮＳＨ’
　は、フィードバック段１２に含まれている論理ＮＡＮ
ＤゲートＮ４の入力として使用される。また、フィード
バック段１２はインバータＩ５を含んでいる。インバー
タＩ５の入力は増幅器段Ａ３の出力に接続され、その出
力は論理ＮＡＮＤゲートＮ１の入力に接続され、ゲート
Ｎ１の出力は論理ＮＡＮＤゲートＮ２の一方の入力に接
続され、そしてゲートＮ２の他方の入力には直列にある
インバータＩ６，　Ｉ７の出力が接続され、インバータ
Ｉ６の入力には、マシン・クロックＣＫが供給されてい
る。 論理ゲートＮ１の他の入力は論理ゲートＮ２の出力に接
続されている。論理ＮＡＮＤゲートＮ２の出力は論理Ｎ
ＡＮＤゲートＮ３の２つの入力の１つを表わし、他方の
入力には信号ＥＮＳＨが供給されている。論理ゲートＮ
３の出力及び論理ゲートＮ４の出力は論理ゲートＮ５の
入力となっている。フィードバック段１２の出力を表わ
している論理ゲートＮ５の出力は第２の増幅器段Ａ２に
あるトランジスタＭ５及びＭ６のゲートに接続されてい
る。
【００１４】電圧Ｖｃｃでもってバイアスされているラ
ッチ回路Ｌ１はインバータＩ２の入力に接続されている
。 インバータＩ１の出力は２つのインバータＩ８，　Ｉ９
を通して論理ＮＡＮＤゲートＮ６の一方の入力に接続さ
れている。論理ゲートＮ６の他の入力には直列の試験設
定信号ＴＥＳＴ１が供給される。
【００１５】論理ゲートＮ６の出力は、トランジスタＭ
１３及びＭ１４を含んでいる第２のスイッチング手段１
４の入力を表わしている。論理ゲートＮ６の出力は、一
方ではトランジスタＭ１３のドレインにじかに接続され
、他方ではトランジスタＭ１４のドレインにインバータ
Ｉ１０を通して接続され、トランジスタＭ１３及びＭ１
４のソースは共通の結節Ｆを通してインバータＩ１１の
入力に接続され、その出力Ｕ”　では、走査信号ＳＣＫ
が得られる。
【００１６】トランジスタＭ１３及びＭ１４のゲートは
論理ＮＯＲゲートＮｏ１及びＮｏ２の出力により駆動さ
れる。論理ゲートＮｏ１の入力にはマシン・クロックＣ
Ｋ及び点弧信号ＥＮＳＨが供給され、そして論理ゲート
Ｎｏ２の入力には信号ＥＮＳＨ及びインバータＩ１２の
出力が供給され、インバータＩ１２の入力にはマシン・
クロックＣＫが与えられている。
【００１７】プルアップ・トランジスタＭ１５のソース
はトランジスタＭ１４のソースに接続されている。トラ
ンジスタＭ１５のゲートは信号ＥＮＳＨにより駆動され
、そのドレインは電圧Ｖｃｃに接続されている。抵抗性
トランジスタＭ１６のソースはインバータＩ１１の入力
に接続されている。トランジスタＭ１６のドレインは電
圧Ｖｃｃに接続され、そのゲートは出力Ｕ”　に接続さ
れている。
【００１８】前に詳細に記述した回路配列における動作
波形を例示している図２及び図３から見られるように、
直列分析の点弧信号が論理レベル１にある限り、スイッ
チング段Ｍ７，　Ｍ８は閉成された位置に置かれる。第
１の増幅器段Ａ１、引き続くインバータＩ１、第２の増
幅器段Ａ２及び引き続くインバータＩ２，　Ｉ３を通過
した後の入力信号ＸＴＡＬＩＮはスイッチング段Ｍ７，
　Ｍ８を通過し、それから、増幅器段Ａ３を通して、第
１のスイッチング手段１１の出力Ｕ’　に送られて、シ
ステム・クロックＸＴＡＬＩＮの振動を繰り返すマシン
・クロックＣＫとして取り出される。
【００１９】走査路動作に対してその回路を準備させる
のに適している直列の試験設定信号ＴＥＳＴ１が論理ゲ
ートＮ６の対応する入力を横切って作り出されると仮定
すると、それからの出力では、論理レベル１においてク
ランプされるまで、反転された信号ＸＴＡＬＩＮが得ら
れる。また、この状態の下で、通常では論理レベル１に
ある直列分析の点弧信号ＥＮＳＨが論理レベル０になる
と仮定すると、ＥＮＳＨ’　も論理レベル０になる。こ
れはスイッチング段１３を開成させて、マシン・クロッ
クＣＫの信号の振動クランプすることになる。
【００２０】この時点でのクランピング動作は、そのマ
シン・クロックが図２に例示されているような高い状態
にあるのか又は図３に例示されているような低い状態に
あるかに従って実施される。この状態の下で、ラッチ回
路Ｌ１はエネルギ損を生じてさせる増幅器２の振動の発
生を防止する。これと同時に、トランジスタＭ５及びＭ
６は、フィードバック段１２を通してエネルギを節約す
ると共に、偽の信号を回避することを目的として、遮断
つまりオフされる。
【００２１】直列分析の点弧信号ＥＮＳＨが低レベルに
あってそしてマシン・クロックＣＫが高レベル　（図２
）　においてか又は低レベル　（図３）　においてクラ
ンプされる場合、第２のスイッチング手段１４のＮＯＲ
ゲートＮｏ１及びＮｏ２はトランジスタＭ１３及びＭ１
４に作用して、ＮＡＮＤゲートＮ６の出力における信号
ＸＴＡＬＩＮを、じかに又は反転して、出力Ｕ”　へ転
送される。
【００２２】この様に、走査クロックＳＣＫはその回路
の出力Ｕ”　において得られ、図２及び図３での対応す
る波形図からも見られるように、所定の遅延をもって、
システム・クロックＸＴＡＬＩＮを非反転態様でか又は
反転態様においてそれぞれ繰り返す。図２及び図３から
見られるように、走査クロックＳＣＫはシステム・クロ
ックＸＴＡＬＩＮの初めの縁部へとロックするのに適し
ているので、すべての状態の下で、その初めの縁部は前
縁である。これは、前述のイタリア特許出願第２１８２
０　Ａ／９０に開示されているように、そのシステムの
通常の動作中、その走査セルのマスター部からスレーブ
部へのデータの通過をじかに制御するために使用される
ようになっているＳＣＫが常に論理レベル０にあると云
う事実に依存している。
【図面の簡単な説明】
【図１】本発明による回路の実施例を示す回路である。
【図２】回路を通した信号の波形図である。
【図３】回路を通した信号の別の波形図である。
【符号の説明】
ＸＴＡＬＩＮ　　システム・クロック　　　　　　ＣＫ
　　マシン・クロック ＥＮＳＨ　　点弧信号　　　　　　　　　　　　　　　
　　　　　ＳＣＫ　　走査クロック １１　　第１のスイッチング手段　　　　　　　　　　
１２　　フィードバック手段 １３　　スイッチング手段１１のクランプ手段１４　　
第２のスイッチング手段　　　　　　　　　　Ａ１，Ａ
２　　増幅器 Ｉ１，Ｉ２，Ｉ３　　インバータ　　　　　　　　　　
Ｌ１　　ラッチ回路 Ｍ７，Ｍ８　　スイッチング段

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】　　集積回路のための直列型の動作分析装
    置に走査クロックを発生させるための回路であって、集
    積回路の動作のために与えられるシステム・クロック　
    （ＸＴＡＬＩＮ）　を入力において受信し、前記システ
    ム・クロック　（ＸＴＡＬＩＮ）　と実質的に一致して
    マシン・クロック　（ＣＫ）　を出力に発生する第１の
    スイッチング手段　（１１）　と、直列分析の点弧信号
    　（ＥＮＳＨ）　後に前記マシン・クロック　（ＣＫ）
    　の状態のクランピングを決定する前記第１のスイッチ
    ング手段　（１１）　をクランプするための手段　（１
    ３）　と、前記システム・クロック　（ＸＴＡＬＩＮ）
    　を入力において受信し、マシン・クロック　（ＣＫ）
    　がクランプされた状態に従う反転又は非反転態様にお
    いてシステム・クロック　（ＸＴＡＬＩＮ）　を繰り返
    す走査クロック　（ＳＣＫ）を発生させるために前記点
    弧信号　（ＥＮＳＨ）　により点弧される第２のスイッ
    チング手段　（１４）　とを備えていることを特徴とす
    る回路。
  2. 【請求項２】　　前記第１のスイッチング手段　（１１
    ）　が、各々にそれぞれのインバータ段　（Ｉ１；　Ｉ
    ２−Ｉ３）　が続いている前記システム・クロック　（
    ＸＴＡＬＩＮ）　の第１及び第２の増幅器段　（Ａ１，
    　Ａ２）　を含み、前記クランプ手段（１３）　は、マ
    シン・クロック　（ＣＫ）　の発生のためにシステム・
    クロック　（ＸＴＡＬＩＮ）　を通過させるのに適した
    閉成位置と、マシン・クロック　（ＣＫ）　の状態のク
    ランピングが行われる開成位置とから発展する直列分析
    の点弧信号　（ＥＮＳＨ）　の後縁により動作されるス
    イッチング段　（Ｍ７，　Ｍ８）　によって構成されて
    いることを特徴とする請求項１の回路。
  3. 【請求項３】　　前記スイッチング段　（Ｍ７，　Ｍ８
    ）　の出力と前記第２の増幅器段　（Ａ２）　の入力と
    の間には、開成位置への前記スイッチング段　（Ｍ７−
    Ｍ８）　の切り換え動作中に偽の信号の発生を防止する
    のに適しているフィードバック段　（１２）　が設けら
    れていることを特徴とする請求項２の回路。
  4. 【請求項４】　　前記第２の増幅器段　（Ａ２）　の出
    力と、前記スイッチング段（Ｍ７，　Ｍ８）　の入力と
    の間には、開成位置への前記スイッチング段　（Ｍ７，
    　Ｍ８）　の切り換え動作中に、前記第２の増幅器段　
    （Ａ２）　がエネルギ損を生じさせる振動状態へと入る
    のを防止するラッチ回路　（Ｌ１）　が設けられている
    ことを特徴とする請求項２の回路。
JP33699391A 1990-12-19 1991-12-19 集積回路のための直列型の動作分析装置に走査クロックを発生させるための回路 Expired - Fee Related JP3188297B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT02243790A IT1244205B (it) 1990-12-19 1990-12-19 Circuito di generazione di un clock di scansione in un dispositivo di analisi operativa di tipo seriale per circuito integrato
IT22437A90 1990-12-19

Publications (2)

Publication Number Publication Date
JPH04335172A true JPH04335172A (ja) 1992-11-24
JP3188297B2 JP3188297B2 (ja) 2001-07-16

Family

ID=11196301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33699391A Expired - Fee Related JP3188297B2 (ja) 1990-12-19 1991-12-19 集積回路のための直列型の動作分析装置に走査クロックを発生させるための回路

Country Status (6)

Country Link
US (2) US5220217A (ja)
EP (1) EP0491425B1 (ja)
JP (1) JP3188297B2 (ja)
KR (1) KR920013908A (ja)
DE (1) DE69125256T2 (ja)
IT (1) IT1244205B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE36292E (en) * 1990-10-22 1999-09-07 Stmicroelectronics, Inc. Operational analysis device of the scan path type having a single scanning clock and a single output phase for an integrated circuit
US5336939A (en) * 1992-05-08 1994-08-09 Cyrix Corporation Stable internal clock generation for an integrated circuit
US5341048A (en) * 1992-11-25 1994-08-23 Altera Corporation Clock invert and select circuit
JPH06242188A (ja) * 1993-02-16 1994-09-02 Mitsubishi Electric Corp 半導体集積回路及びそのテスト方法
DE4321315C1 (de) * 1993-06-26 1995-01-05 Itt Ind Gmbh Deutsche Takterzeugungsschaltung für taktgesteuerte Logikschaltungen
US5491441A (en) * 1994-06-30 1996-02-13 International Business Machines Corporation Method and apparatus for generating a clock signal from a continuous oscillator signal including a translator circuit
TW418329B (en) * 1994-08-24 2001-01-11 Ibm Integrated circuit clocking technique and circuit therefor
US5850150A (en) * 1996-05-01 1998-12-15 Sun Microsystems, Inc. Final stage clock buffer in a clock distribution network
JPH1091270A (ja) * 1996-09-13 1998-04-10 Sanyo Electric Co Ltd クロック制御方法およびその方法を用いた集積回路素子
KR100272672B1 (ko) * 1997-12-31 2000-11-15 윤종용 다이나믹 씨모오스 회로
US7992062B2 (en) * 2006-06-22 2011-08-02 Qualcomm Incorporated Logic device and method supporting scan test

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4245349A (en) * 1977-12-29 1981-01-13 Nippon Gakki Seizo Kabushiki Kaisha Automatic frequency scanning radio receiver
US4308472A (en) * 1979-12-03 1981-12-29 Gte Automatic Electric Labs Inc. Clock check circuit
DE3106183A1 (de) * 1981-02-19 1982-09-02 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zur fehlerfreien synchronisation asynchroner impulse
US4441182A (en) * 1981-05-15 1984-04-03 Rockwell International Corporation Repetitious logic state signal generation apparatus
US4413077A (en) * 1981-06-22 1983-11-01 Borg-Warner Chemicals, Inc. Oligomeric aromatic polyphosphites
US4493077A (en) * 1982-09-09 1985-01-08 At&T Laboratories Scan testable integrated circuit
JPS59151537A (ja) * 1983-01-29 1984-08-30 Toshiba Corp 相補ｍｏｓ形回路
US4627085A (en) * 1984-06-29 1986-12-02 Applied Micro Circuits Corporation Flip-flop control circuit
US4710933A (en) * 1985-10-23 1987-12-01 Texas Instruments Incorporated Parallel/serial scan system for testing logic circuits
US4649539A (en) * 1985-11-04 1987-03-10 Honeywell Information Systems Inc. Apparatus providing improved diagnosability
US4701920A (en) * 1985-11-08 1987-10-20 Eta Systems, Inc. Built-in self-test system for VLSI circuit chips
GB2188504B (en) * 1986-03-27 1989-11-22 Intel Corp Cmos single clock logic arrangement
JPS62272722A (ja) * 1986-05-21 1987-11-26 Clarion Co Ltd Ｔｔｌ論理レベルｃｍｏｓ入力バツフア
US4922138A (en) * 1987-05-25 1990-05-01 Canon Kabushiki Kaisha Scan circuit using a plural bootstrap effect for forming scan pulses
GB8728359D0 (en) * 1987-12-04 1988-01-13 Brown Boveri Plc Improvements in metering apparatus
IT1246301B (it) * 1990-10-22 1994-11-17 St Microelectronics Srl Dispositivo di analisi operativa di tipo scan path a singolo clock di scansione e singola fase di uscita per circuito integrato.

Also Published As

Publication number Publication date
EP0491425A2 (en) 1992-06-24
USRE36123E (en) 1999-03-02
IT9022437A0 (it) 1990-12-19
EP0491425A3 (en) 1993-11-10
EP0491425B1 (en) 1997-03-19
DE69125256T2 (de) 1997-07-17
DE69125256D1 (de) 1997-04-24
US5220217A (en) 1993-06-15
IT9022437A1 (it) 1992-06-19
JP3188297B2 (ja) 2001-07-16
IT1244205B (it) 1994-07-08
KR920013908A (ko) 1992-07-30

Similar Documents

Publication Publication Date Title
KR100257415B1 (ko) 스캐너블 플립플롭 회로 및 이 스캐너블 플립플롭 회로에서 이용되는 방법
JPH04335172A (ja) 集積回路のための直列型の動作分析装置に走査クロックを発生させるための回路
JPS60147660A (ja) 線形帰環シフトレジスタ
JPH01259274A (ja) 集積回路の試験方式
JP3151391B2 (ja) 集積回路テスト用ローカル・クロック発生／分配回路
WO2005008677A1 (ja) 内蔵されるメモリマクロのac特性を測定するテスト回路を有する集積回路装置
US5184067A (en) Signature compression circuit
US20180102766A1 (en) Hold violation free scan chain and scanning mechanism for testing of synchronous digital vlsi circuits
JPH11127058A (ja) Ｃｒ発振回路
US7831405B2 (en) Semiconductor package capable of performing various tests and method of testing the same
US5978944A (en) Method and apparatus for scan testing dynamic circuits
KR20050109514A (ko) 래칭 동적 논리 구조물 및 집적 회로
US5225724A (en) Operational analysis device of the scan path type having a single scanning clock and a single output phase for an integrated circuit
US6822914B2 (en) Circuits and methods for generating high frequency extended test pattern data from low frequency test pattern data input to an integrated circuit memory device
JPH06215599A (ja) 半導体記憶回路
JPH0776782B2 (ja) シグネチャ圧縮回路
US5818767A (en) Wire control circuit and method
JP3225528B2 (ja) レジスタ回路
KR970007263B1 (ko) 마이크로 콘트롤러의 진단 롬 테스트 모드 인에이블 회로
JPH0582905B2 (ja)
USRE36292E (en) Operational analysis device of the scan path type having a single scanning clock and a single output phase for an integrated circuit
US6949960B2 (en) Semiconductor integrated circuit comprising functional modes
JPS6043840A (ja) 半導体集積回路装置
JPH09178815A (ja) テスト回路
JPH02174417A (ja) Ｄ形フリップフロップ回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees