JPH04333208A - コンデンサネットワーク - Google Patents
コンデンサネットワークInfo
- Publication number
- JPH04333208A JPH04333208A JP3102405A JP10240591A JPH04333208A JP H04333208 A JPH04333208 A JP H04333208A JP 3102405 A JP3102405 A JP 3102405A JP 10240591 A JP10240591 A JP 10240591A JP H04333208 A JPH04333208 A JP H04333208A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- ceramic substrate
- electrode
- electrodes
- capacitor network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000919 ceramic Substances 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 63
- 238000010276 construction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 17
- 239000004020 conductor Substances 0.000 description 7
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 6
- 239000003985 ceramic capacitor Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000010521 absorption reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003780 insertion Methods 0.000 description 4
- 230000037431 insertion Effects 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 235000019219 chocolate Nutrition 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000011253 protective coating Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、主として高周波回路の
ノイズフィルタとして用いる厚膜貫通コンデンサネット
ワークおよびその製造方法に関する。
ノイズフィルタとして用いる厚膜貫通コンデンサネット
ワークおよびその製造方法に関する。
【０００２】
【従来の技術】近年、厚膜貫通コンデンサネットワーク
は高速デジタル回路の高周波ノイズ吸収素子として多用
されている。
は高速デジタル回路の高周波ノイズ吸収素子として多用
されている。
【０００３】以下に従来の厚膜貫通コンデンサネットワ
ークについて説明する。図１３および図１４に示すよう
に、チタン酸バリウム系のセラミックコンデンサ粉を短
冊形に加圧成形して１３００℃前後の高温で焼成した磁
器コンデンサ基板１２に、容量形成用の電極１３と共通
電極１４とが磁器コンデンサ基板１２を挟んで対向する
ように銀系の厚膜ペーストを印刷，焼成して形成する。 さらにリード端子１５をはんだ付け後、絶縁塗料１６を
被覆して厚膜貫通コンデンサネットワークを完成する。
ークについて説明する。図１３および図１４に示すよう
に、チタン酸バリウム系のセラミックコンデンサ粉を短
冊形に加圧成形して１３００℃前後の高温で焼成した磁
器コンデンサ基板１２に、容量形成用の電極１３と共通
電極１４とが磁器コンデンサ基板１２を挟んで対向する
ように銀系の厚膜ペーストを印刷，焼成して形成する。 さらにリード端子１５をはんだ付け後、絶縁塗料１６を
被覆して厚膜貫通コンデンサネットワークを完成する。
【０００４】この従来の厚膜貫通コンデンサネットワー
クは、３０ｐＦ〜１０ｎＦの容量値のコンデンサ３〜１
２素子を一つの部品に複合したもので、特にマイコンの
入出力部の高周波ノイズ吸収素子として広く用いられて
いる。
クは、３０ｐＦ〜１０ｎＦの容量値のコンデンサ３〜１
２素子を一つの部品に複合したもので、特にマイコンの
入出力部の高周波ノイズ吸収素子として広く用いられて
いる。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、リードタイプでしかも背丈が高いため、
薄型で小型化を求められる機器には使えないという問題
点、また、電極１３同志の間に発生する浮遊容量のため
隣接端子間の信号のクロストークや、リード端子１５に
よって発生する残留インダクタンスによる共振周波数の
低下により高速デジタル回路には使えないという問題点
、さらに、磁器コンデンサ基板１２自体の機械的強度が
弱いため、磁器コンデンサ基板１２の厚みを薄くできな
いばかりか、シート状の焼結体をチョコレート・ブレー
クして個片化する製造方法を採用できず量産性が悪いと
いう問題点を有していた。
来の構成では、リードタイプでしかも背丈が高いため、
薄型で小型化を求められる機器には使えないという問題
点、また、電極１３同志の間に発生する浮遊容量のため
隣接端子間の信号のクロストークや、リード端子１５に
よって発生する残留インダクタンスによる共振周波数の
低下により高速デジタル回路には使えないという問題点
、さらに、磁器コンデンサ基板１２自体の機械的強度が
弱いため、磁器コンデンサ基板１２の厚みを薄くできな
いばかりか、シート状の焼結体をチョコレート・ブレー
クして個片化する製造方法を採用できず量産性が悪いと
いう問題点を有していた。
【０００６】本発明は上記従来の問題点を解決するもの
で、優れた実装性とノイズ吸収特性を有しかつ量産体の
良い厚膜貫通コンデンサネットワークおよびその製造方
法を提供することを目的とする。
で、優れた実装性とノイズ吸収特性を有しかつ量産体の
良い厚膜貫通コンデンサネットワークおよびその製造方
法を提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の厚膜貫通コンデンサネットワークおよびその
製造方法は、短冊形のセラミック基板と、セラミック基
板の上に形成した複数の独立した貫通電極と、厚膜誘電
体層を介して貫通電極と対向する共通電極と、セラミッ
ク基板の端面に複数の端面電極対を備えた構成および複
数の分割溝を有するシート状セラミック基板を用いて、
貫通電極、厚膜誘電体層および共通電極を配設した後、
一次分割溝で分割したセラミック基板の端面に端面電極
対を配設し、最後に二次分割溝で個片に分割する製造方
法を有している。
に本発明の厚膜貫通コンデンサネットワークおよびその
製造方法は、短冊形のセラミック基板と、セラミック基
板の上に形成した複数の独立した貫通電極と、厚膜誘電
体層を介して貫通電極と対向する共通電極と、セラミッ
ク基板の端面に複数の端面電極対を備えた構成および複
数の分割溝を有するシート状セラミック基板を用いて、
貫通電極、厚膜誘電体層および共通電極を配設した後、
一次分割溝で分割したセラミック基板の端面に端面電極
対を配設し、最後に二次分割溝で個片に分割する製造方
法を有している。
【０００８】
【作用】この構成によって、セラミック基板の側面に設
けた端子電極を回路基板に直接はんだ付けできるので、
低背でしかも高密度に実装できると共に、リードレスの
ため不要なインダクタが発生しないこととなり、また、
量産性を高くすることとなる。
けた端子電極を回路基板に直接はんだ付けできるので、
低背でしかも高密度に実装できると共に、リードレスの
ため不要なインダクタが発生しないこととなり、また、
量産性を高くすることとなる。
【０００９】
（実施例１）以下本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１０】図１ないし図４に示すように、独立した複
数の貫通電極３ａを形成した電気絶縁性のアルミナ系の
セラミック基板１ａに厚膜誘電体層４を介して貫通電極
３ａと対向する共通電極５ａおよび複数の端面電極対８
ａ，９ａを配設した構成の厚膜貫通コンデンサネットワ
ークについて、図５を用いてその製造方法を説明する。
数の貫通電極３ａを形成した電気絶縁性のアルミナ系の
セラミック基板１ａに厚膜誘電体層４を介して貫通電極
３ａと対向する共通電極５ａおよび複数の端面電極対８
ａ，９ａを配設した構成の厚膜貫通コンデンサネットワ
ークについて、図５を用いてその製造方法を説明する。
【００１１】図５（ａ）に示すように、分割後の１個片
が２．５ｍｍ×７ｍｍの短冊形のセラミック基板１ａに
なるように縦横に一次分割溝６と二次分割溝７を加工し
たシート状のセラミック基板２ａの片面に銀パラジュウ
ム系の厚膜導体ペーストをスクリーン印刷し８５０℃で
１時間焼成することにより、複数の独立した貫通電極３
ａを形成する。つぎに、図５（ｂ）に示すように貫通電
極３ａの両端の一部を残して覆うように、マグネ・ニオ
ブ酸鉛系の厚膜コンデンサペーストをスクリーン印刷し
８５０℃で１時間焼成し厚膜誘電体層４を形成する。つ
いで図５（ｃ）に示すように、各貫通電極３ａとの対向
面積が一定となるような共通電極５ａを、銀パラジュウ
ム系の厚膜導体ペーストをスクリーン印刷し８５０℃１
時間焼成することにより形成する。ついで図５（ｄ）に
示すように、シート状のセラミック基板２ａの一次分割
溝６に沿って分割した後、図５（ｅ）に示すように分割
された両端面に貫通電極３ａに接続する信号用の端面電
極対９ａと共通電極５ａとに接続するアース端子用の端
面電極対８ａを銀パラジュウム系の厚膜導体ペーストを
塗布し６００℃で１時間焼成することによって形成し、
最後に、図５（ｆ）に示すように、二次分割溝７に沿っ
て分割することによって個片にして厚膜貫通コンデンサ
ネットワークを完成させる。
が２．５ｍｍ×７ｍｍの短冊形のセラミック基板１ａに
なるように縦横に一次分割溝６と二次分割溝７を加工し
たシート状のセラミック基板２ａの片面に銀パラジュウ
ム系の厚膜導体ペーストをスクリーン印刷し８５０℃で
１時間焼成することにより、複数の独立した貫通電極３
ａを形成する。つぎに、図５（ｂ）に示すように貫通電
極３ａの両端の一部を残して覆うように、マグネ・ニオ
ブ酸鉛系の厚膜コンデンサペーストをスクリーン印刷し
８５０℃で１時間焼成し厚膜誘電体層４を形成する。つ
いで図５（ｃ）に示すように、各貫通電極３ａとの対向
面積が一定となるような共通電極５ａを、銀パラジュウ
ム系の厚膜導体ペーストをスクリーン印刷し８５０℃１
時間焼成することにより形成する。ついで図５（ｄ）に
示すように、シート状のセラミック基板２ａの一次分割
溝６に沿って分割した後、図５（ｅ）に示すように分割
された両端面に貫通電極３ａに接続する信号用の端面電
極対９ａと共通電極５ａとに接続するアース端子用の端
面電極対８ａを銀パラジュウム系の厚膜導体ペーストを
塗布し６００℃で１時間焼成することによって形成し、
最後に、図５（ｆ）に示すように、二次分割溝７に沿っ
て分割することによって個片にして厚膜貫通コンデンサ
ネットワークを完成させる。
【００１２】本実施例による厚膜貫通コンデンサネット
ワークと従来のコンデンサネットワークのそれぞれの１
コンデンサ素子の挿入損失特性を図６に比較して示して
いる。尚、両者共に静電容量値が２２００ｐＦのもので
、回路インピーダンスが５０Ωで測定した。
ワークと従来のコンデンサネットワークのそれぞれの１
コンデンサ素子の挿入損失特性を図６に比較して示して
いる。尚、両者共に静電容量値が２２００ｐＦのもので
、回路インピーダンスが５０Ωで測定した。
【００１３】図６から明らかなように、本発明による厚
膜貫通コンデンサネットワークは、高周波ノイズ吸収性
の点で優れた効果が得られる。
膜貫通コンデンサネットワークは、高周波ノイズ吸収性
の点で優れた効果が得られる。
【００１４】以上のように本実施例によれば、短冊形の
セラミック基板１ａと、セラミック基板１ａ上に形成さ
れた複数の独立した貫通電極３ａと、厚膜誘電体層４を
介して貫通電極３ａと対向する共通電極５ａと、セラミ
ック基板１ａの端面に形成された貫通電極３ａと共通電
極５ａとに接続する複数の端面電極対８ａ，９ａを設け
ることにより、ノイズ除去性および実装性を優れたもの
にすることができる。
セラミック基板１ａと、セラミック基板１ａ上に形成さ
れた複数の独立した貫通電極３ａと、厚膜誘電体層４を
介して貫通電極３ａと対向する共通電極５ａと、セラミ
ック基板１ａの端面に形成された貫通電極３ａと共通電
極５ａとに接続する複数の端面電極対８ａ，９ａを設け
ることにより、ノイズ除去性および実装性を優れたもの
にすることができる。
【００１５】（実施例２）以下本発明の第２の実施例に
ついて図面を参照しながら説明する。
ついて図面を参照しながら説明する。
【００１６】図８ないし図１１において、２ｂはアルミ
ナ系のシート状セラミック基板、１ｂはセラミック基板
、８ｂおよび９ｂは端面電極対、３ｂは貫通電極、４は
厚膜誘電体層、５ｂは共通電極、６は一次分割溝、７は
二次分割溝で、以上は実施例１の構成と同様なものであ
る。実施例１の構成と異なるのは、貫通電極３ｂが厚膜
誘電体層４の厚み方向の中央部を貫通し、かつ、厚膜誘
電体層４の下面に下面共通電極１１を設けた点と、端面
電極対９ｂがセラミック基板１ｂの端面の凹部に形成し
た点と、共通電極５ｂや下面共通電極１１と接続する端
面電極対８ｂをセラミック基板１ｂの短辺側の端面に形
成した点である。
ナ系のシート状セラミック基板、１ｂはセラミック基板
、８ｂおよび９ｂは端面電極対、３ｂは貫通電極、４は
厚膜誘電体層、５ｂは共通電極、６は一次分割溝、７は
二次分割溝で、以上は実施例１の構成と同様なものであ
る。実施例１の構成と異なるのは、貫通電極３ｂが厚膜
誘電体層４の厚み方向の中央部を貫通し、かつ、厚膜誘
電体層４の下面に下面共通電極１１を設けた点と、端面
電極対９ｂがセラミック基板１ｂの端面の凹部に形成し
た点と、共通電極５ｂや下面共通電極１１と接続する端
面電極対８ｂをセラミック基板１ｂの短辺側の端面に形
成した点である。
【００１７】上記のように構成された厚膜貫通コンデン
サネットワークについて、図１０を用いてその製造方法
を説明する。まず、図１０（ａ）に示すように、二次分
割溝７に沿って直径４ｍｍの丸孔１０を等ピッチに設け
たシート状のセラミック基板２ｂの丸孔１０の部分に銀
パラジュウム系の厚膜導体ペーストをスクリーン印刷機
でスルーホール印刷し、８５０℃で１時間焼成すること
により、複数の端面電極対９ｂと下面共通電極１１を形
成する。つぎに、図１０（ｂ）に示すように、下面共通
電極１１を覆うように、マグネ・ニオブ酸鉛系の厚膜コ
ンデンサペーストをスクリーン印刷した上に、図１０（
ｃ）に示すように、複数の貫通電極３ｂを印刷してから
、図１０（ｄ）に示すように、さらに厚膜コンデンサペ
ーストを印刷して８５０℃で１時間焼成し厚膜誘電体層
４を形成する。その後に、図１０（ｅ）に示すように、
共通電極５ａを、銀パラジュウム系の厚膜導体ペースト
をスクリーン印刷し８５０℃で１時間焼成することによ
り形成する。さらに、図１０（ｆ）に示すように、シー
ト状のセラミック基板２ｂの一次分割溝６を分割した後
、セラミック基板１ｂの短辺側の端面にあたるこの分割
面に共通電極５０ａとに接続しかつ相対向するような端
面電極対８ｂを銀パラジュウム系の厚膜導体ペーストを
塗布し焼成することによって形成する。最後に、二次分
割溝７に沿って分割することによってセラミック基板１
ｂの個片にして厚膜貫通コンデンサネットワークを完成
させる。
サネットワークについて、図１０を用いてその製造方法
を説明する。まず、図１０（ａ）に示すように、二次分
割溝７に沿って直径４ｍｍの丸孔１０を等ピッチに設け
たシート状のセラミック基板２ｂの丸孔１０の部分に銀
パラジュウム系の厚膜導体ペーストをスクリーン印刷機
でスルーホール印刷し、８５０℃で１時間焼成すること
により、複数の端面電極対９ｂと下面共通電極１１を形
成する。つぎに、図１０（ｂ）に示すように、下面共通
電極１１を覆うように、マグネ・ニオブ酸鉛系の厚膜コ
ンデンサペーストをスクリーン印刷した上に、図１０（
ｃ）に示すように、複数の貫通電極３ｂを印刷してから
、図１０（ｄ）に示すように、さらに厚膜コンデンサペ
ーストを印刷して８５０℃で１時間焼成し厚膜誘電体層
４を形成する。その後に、図１０（ｅ）に示すように、
共通電極５ａを、銀パラジュウム系の厚膜導体ペースト
をスクリーン印刷し８５０℃で１時間焼成することによ
り形成する。さらに、図１０（ｆ）に示すように、シー
ト状のセラミック基板２ｂの一次分割溝６を分割した後
、セラミック基板１ｂの短辺側の端面にあたるこの分割
面に共通電極５０ａとに接続しかつ相対向するような端
面電極対８ｂを銀パラジュウム系の厚膜導体ペーストを
塗布し焼成することによって形成する。最後に、二次分
割溝７に沿って分割することによってセラミック基板１
ｂの個片にして厚膜貫通コンデンサネットワークを完成
させる。
【００１８】このようにして得られた厚膜貫通コンデン
サネットワークの挿入損失特性を実施例１と同様にして
測定した結果、１００ＭＨｚでの挿入損失が２ｄＢほど
大きく、高周波ノイズ吸収性の点で優れた効果が得られ
る。
サネットワークの挿入損失特性を実施例１と同様にして
測定した結果、１００ＭＨｚでの挿入損失が２ｄＢほど
大きく、高周波ノイズ吸収性の点で優れた効果が得られ
る。
【００１９】以上のように、本実施例によれば２層の共
通電極５ｂ，１１にはさまれた誘電体層４の中に貫通電
極３ｂを配設することにより、コンデンサのシールド効
果を強め、高周波特性のより優れたものにできる。
通電極５ｂ，１１にはさまれた誘電体層４の中に貫通電
極３ｂを配設することにより、コンデンサのシールド効
果を強め、高周波特性のより優れたものにできる。
【００２０】（実施例３）以下本発明の第３の実施例に
ついて図面を参照しながら説明する。図１１に示すよう
に実施例１の構成と異なるのは、端面電極対９ｃをセラ
ミック基板１ｃの端面の凸部に形成した点と、共通電極
５ｃと接続する端面電極８ｃがセラミック基板１ｃの短
辺側の端面に形成した点である。
ついて図面を参照しながら説明する。図１１に示すよう
に実施例１の構成と異なるのは、端面電極対９ｃをセラ
ミック基板１ｃの端面の凸部に形成した点と、共通電極
５ｃと接続する端面電極８ｃがセラミック基板１ｃの短
辺側の端面に形成した点である。
【００２１】本実施例の厚膜貫通コンデンサネットワー
クの製造方法は、実施例１と基本的には同様であるが、
二次分割溝７に沿って一辺が４ｍｍの角孔をまた一次分
割溝６に沿って長方形の角穴を等ピッチに設けたシート
状のセラミック基板１ｃを用いた点と、一次分割後にア
ース端子用の端面電極対８ｃを設けた点である。本実施
例の厚膜貫通コンデンサネットワークは優れたノイズ吸
収特性を有していた。
クの製造方法は、実施例１と基本的には同様であるが、
二次分割溝７に沿って一辺が４ｍｍの角孔をまた一次分
割溝６に沿って長方形の角穴を等ピッチに設けたシート
状のセラミック基板１ｃを用いた点と、一次分割後にア
ース端子用の端面電極対８ｃを設けた点である。本実施
例の厚膜貫通コンデンサネットワークは優れたノイズ吸
収特性を有していた。
【００２２】なお、第１ないし第３の実施例において、
厚膜導体ペーストは銀パラジュウムを用いて全て空気中
で焼成したが、銅系のペーストを用いて非酸化性の雰囲
気で焼成してもよい。また、上記実施例では、厚膜誘電
体層４はセラミック基板の片面のみに形成したが、セラ
ミック基板の両面でも良い。また、図１２に示すように
セラミック基板１ｄに端面電極８ｄ，９ｄを備えたコン
デンサ素子の保護を目的とした例えばガラス層の保護コ
ート層１７を覆設しても良いことは言うまでもない。さ
らには、上記の実施例の厚膜誘電体層４はすべてそれら
の厚膜ペーストをスクリーン印刷により設けたが、グリ
ーンシートを接着するなど他の方法によって形成しても
よいことは言うまでもない。
厚膜導体ペーストは銀パラジュウムを用いて全て空気中
で焼成したが、銅系のペーストを用いて非酸化性の雰囲
気で焼成してもよい。また、上記実施例では、厚膜誘電
体層４はセラミック基板の片面のみに形成したが、セラ
ミック基板の両面でも良い。また、図１２に示すように
セラミック基板１ｄに端面電極８ｄ，９ｄを備えたコン
デンサ素子の保護を目的とした例えばガラス層の保護コ
ート層１７を覆設しても良いことは言うまでもない。さ
らには、上記の実施例の厚膜誘電体層４はすべてそれら
の厚膜ペーストをスクリーン印刷により設けたが、グリ
ーンシートを接着するなど他の方法によって形成しても
よいことは言うまでもない。
【００２３】
【発明の効果】以上のように本発明は、短冊形のセラミ
ック基板と、セラミック基板上に形成した複数の貫通電
極と、厚膜誘電体層を介して貫通電極と対向する共通電
極と、セラミック基板の端面に複数の端面電極対を備え
た構成、および複数の分割溝を形成したシート状のセラ
ミック基板を用いて、貫通電極、厚膜誘電体層および共
通電極を配設した後、一次分割溝で分割したセラミック
基板の端面に、端面電極対を配設し、最後に二次分割溝
で個片に分割する製造方法により、優れた実装性とノイ
ズ吸収特性を有し、量産性の良い優れた厚膜貫通コンデ
ンサネットワークおよびその製造方法を実現できるもの
である。
ック基板と、セラミック基板上に形成した複数の貫通電
極と、厚膜誘電体層を介して貫通電極と対向する共通電
極と、セラミック基板の端面に複数の端面電極対を備え
た構成、および複数の分割溝を形成したシート状のセラ
ミック基板を用いて、貫通電極、厚膜誘電体層および共
通電極を配設した後、一次分割溝で分割したセラミック
基板の端面に、端面電極対を配設し、最後に二次分割溝
で個片に分割する製造方法により、優れた実装性とノイ
ズ吸収特性を有し、量産性の良い優れた厚膜貫通コンデ
ンサネットワークおよびその製造方法を実現できるもの
である。
【図１】本発明の第１の実施例の厚膜貫通コンデンサネ
ットワークの外観斜視図
ットワークの外観斜視図
【図２】図１のＡ−Ａ′断面図
【図３】図１のＢ−Ｂ′断面図
【図４】同厚膜貫通コンデンサネットワークの回路図
【
図５】同厚膜貫通コンデンサネットワークの主な製造工
程におけるセラミック基板の平面略図
図５】同厚膜貫通コンデンサネットワークの主な製造工
程におけるセラミック基板の平面略図
【図６】同厚膜貫
通コンデンサネットワークと従来のコンデンサネットワ
ークの挿入損失特性の比較図
通コンデンサネットワークと従来のコンデンサネットワ
ークの挿入損失特性の比較図
【図７】本発明の第２の実
施例の厚膜貫通コンデンサネットワークの正面断面図
施例の厚膜貫通コンデンサネットワークの正面断面図
【図８】同厚膜貫通コンデンサネットワークの側面断面
図
図
【図９】同厚膜貫通コンデンサネットワークの回路図
【
図１０】同厚膜貫通コンデンサネットワークの主な製造
工程におけるセラミック基板の平面略図
図１０】同厚膜貫通コンデンサネットワークの主な製造
工程におけるセラミック基板の平面略図
【図１１】本発
明の第３の実施例の厚膜貫通コンデンサネットワークの
外観斜視図
明の第３の実施例の厚膜貫通コンデンサネットワークの
外観斜視図
【図１２】本発明の他の実施例の厚膜貫通コンデンサネ
ットワークの外観斜視図
ットワークの外観斜視図
【図１３】従来のコンデンサネットワークの一部切欠き
した外観斜視図
した外観斜視図
【図１４】従来のコンデンサネットワークの回路図
１ａ セラミック基板
３ａ 貫通電極
４ａ 厚膜誘電体層
５ａ 共通電極
６ 一次分割溝
７ 二次分割溝
８ａ 端面電極
９ａ 端面電極
Claims (8)
- 【請求項１】短冊形のセラミック基板と、前記セラミッ
ク基板の上に形成した複数の独立した貫通電極と、厚膜
誘電体層を介して前記貫通電極と対向する共通電極と、
前記セラミック基板の端面に形成した前記貫通電極と前
記共通電極とにそれぞれ接続する複数の端面電極対を備
えた厚膜貫通コンデンサネットワーク。 - 【請求項２】貫通電極が厚膜誘電体層の厚み方向の中央
部を貫通し、前記厚膜誘電体層の上下面に前記貫通電極
と対向する２層の共通電極を備えた請求項１記載の厚膜
貫通コンデンサネットワーク。 - 【請求項３】端面に規則的な凹凸を有するセラミック基
板と、前記セラミック基板の端面の凹部か凸部のどちら
かに端面電極対を備えた請求項１記載の厚膜貫通コンデ
ンサネットワーク。 - 【請求項４】セラミック基板の長辺側の端面に貫通電極
と接続する信号用の端面電極対と、前記セラミック基板
の短辺側の端面には共通電極と接続するアース端子用の
端面電極を備えた請求項１記載の厚膜貫通コンデンサネ
ットワーク。 - 【請求項５】所定位置に一次分割溝と二次分割溝を有す
るシート状のセラミック基板上に、複数の独立した貫通
電極を形成し、ついで前記貫通電極の両端部を残して厚
膜誘電体層を形成し、ついで前記貫通電極と対向する共
通電極を前記厚膜誘電体層上に形成した後、一次分割し
て短冊形のセラミック基板とし、前記セラミック基板の
端面に端面電極を形成した後、二次分割する請求項１記
載の厚膜貫通コンデンサネットワークの製造方法。 - 【請求項６】所定位置に一次分割溝と二次分割溝を有す
るシート状のセラミック基板上に、下面の共通電極を形
成し、ついで厚膜誘電体層を形成後に、複数の独立した
貫通電極を形成し、ついで前記貫通電極の両端部を残し
て厚膜誘電体層を形成し、ついで前記貫通電極と対向す
る共通電極を前記厚膜誘電体層上に形成した後、一次分
割して短冊形のセラミック基板とし、前記セラミック基
板の端面に端面電極を形成した後、二次分割する請求項
２記載の厚膜貫通コンデンサネットワークの製造方法。 - 【請求項７】所定位置に一次分割溝と二次分割溝を有す
るシート状のセラミック基板に規則的に設けた孔の内壁
に端面電極を形成し、ついで前記端面電極と接続するよ
うに複数の独立した貫通電極を形成し、ついで前記貫通
電極の両端部を残して厚膜誘電体層を形成し、前記貫通
電極と対向する共通電極を前記厚膜誘電体層上に形成し
、一次分割と二次分割する請求項３記載の厚膜貫通コン
デンサネットワークの製造方法。 - 【請求項８】所定位置に一次分割溝と二次分割溝を有す
るシート状のセラミック基板に複数の孔を規則的に設け
、前記セラミック基板上に複数の独立した貫通電極を形
成し、前記貫通電極の両端部を残して厚膜誘電体層を形
成し、前記貫通電極と対向する共通電極を前記厚膜誘電
体層上に形成し、一次分割して短冊形のセラミック基板
とした後、前記セラミック基板の端面の凸部に端面電極
を形成した後、二次分割する請求項３記載の厚膜貫通コ
ンデンサネットワークの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10240591A JP3231350B2 (ja) | 1991-05-08 | 1991-05-08 | コンデンサネットワーク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10240591A JP3231350B2 (ja) | 1991-05-08 | 1991-05-08 | コンデンサネットワーク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04333208A true JPH04333208A (ja) | 1992-11-20 |
| JP3231350B2 JP3231350B2 (ja) | 2001-11-19 |
Family
ID=14326534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10240591A Expired - Lifetime JP3231350B2 (ja) | 1991-05-08 | 1991-05-08 | コンデンサネットワーク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3231350B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104429A (en) * | 1980-01-24 | 1981-08-20 | Teiideiikei Eishiiai Kk | Condenser array and method of manufacturing same |
| JPS57206016A (en) * | 1981-06-12 | 1982-12-17 | Tdk Electronics Co Ltd | Chip type composite through condenser |
| JPH0233908A (ja) * | 1988-07-23 | 1990-02-05 | Tdk Corp | 複数端子電極付き部品の製造方法 |
| JPH0245623U (ja) * | 1988-09-26 | 1990-03-29 |
-
1991
- 1991-05-08 JP JP10240591A patent/JP3231350B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56104429A (en) * | 1980-01-24 | 1981-08-20 | Teiideiikei Eishiiai Kk | Condenser array and method of manufacturing same |
| JPS57206016A (en) * | 1981-06-12 | 1982-12-17 | Tdk Electronics Co Ltd | Chip type composite through condenser |
| JPH0233908A (ja) * | 1988-07-23 | 1990-02-05 | Tdk Corp | 複数端子電極付き部品の製造方法 |
| JPH0245623U (ja) * | 1988-09-26 | 1990-03-29 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3231350B2 (ja) | 2001-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0951752A1 (en) | Multilayer lowpass filter with improved groud plane configuration | |
| JPH0356003B2 (ja) | ||
| JPH06267790A (ja) | 積層貫通型コンデンサアレイ | |
| JPH0653048A (ja) | チップ型ｌｃフィルタ | |
| JPH05283284A (ja) | チップ型ノイズ対策用フィルタおよびその製造方法 | |
| JPH08265083A (ja) | チップ型低域フィルタ | |
| JPH04333208A (ja) | コンデンサネットワーク | |
| JPH09129477A (ja) | 積層コンデンサ | |
| JPH0636936A (ja) | 複合インダクタおよびその製造方法 | |
| JPH05152130A (ja) | 複合インダクタおよびその製造方法 | |
| JPH0660134U (ja) | 積層チップｅｍｉ除去フィルタ | |
| JPH07263911A (ja) | 積層部品及びその中心周波数調整方法 | |
| JPH07202615A (ja) | 分布定数型ノイズフィルタ | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JPH0555045A (ja) | チツプインダクタおよびその製造方法 | |
| JP3940561B2 (ja) | 積層型誘電体フィルタ | |
| JPH0817637A (ja) | チップ型ｌｒフィルタおよびその製造方法 | |
| JPH08265084A (ja) | チップ型フィルタ | |
| JP2002111422A (ja) | ノイズフィルタ | |
| JPH10256082A (ja) | 複合部品およびその製造方法 | |
| JPH11251152A (ja) | 複合部品およびその製造方法 | |
| JP2719458B2 (ja) | 積層セラミックコンデンサネットワーク | |
| JPH0636906A (ja) | チップ型ｌｒフィルタおよびその製造方法 | |
| JPH07131179A (ja) | コネクタ用フィルタ基板及びその製造方法 | |
| JPH08265082A (ja) | チップ型高域フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080914 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090914 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 10 |