JPH04331984A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH04331984A JPH04331984A JP3102305A JP10230591A JPH04331984A JP H04331984 A JPH04331984 A JP H04331984A JP 3102305 A JP3102305 A JP 3102305A JP 10230591 A JP10230591 A JP 10230591A JP H04331984 A JPH04331984 A JP H04331984A
- Authority
- JP
- Japan
- Prior art keywords
- data
- processing systems
- different
- display device
- color
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 7
- 239000003086 colorant Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Hardware Redundancy (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は表示装置に関し、特に監
視制御を行なうデータを表示する場合の障害対策を施し
た表示装置に関する。
視制御を行なうデータを表示する場合の障害対策を施し
た表示装置に関する。
【０００２】
【従来の技術】従来の表示装置は、ＣＲＴ等の表示機器
に表示するデータとして外部からの表示データを入力し
、マイクロプロセッサ等を利用して編集処理して描画デ
ータを作成してフレームメモリに書き込み、ＴＶ走査方
式で順次読み出してルックアップテーブルと呼ばれるラ
ンダムアクセスメモリにより輝度及び色を決定して表示
していた。
に表示するデータとして外部からの表示データを入力し
、マイクロプロセッサ等を利用して編集処理して描画デ
ータを作成してフレームメモリに書き込み、ＴＶ走査方
式で順次読み出してルックアップテーブルと呼ばれるラ
ンダムアクセスメモリにより輝度及び色を決定して表示
していた。
【０００３】
【発明が解決しようとする課題】上述した従来の表示装
置は、マイクロプロセッサ等を利用するファームウェア
制御のもとで、複雑なディジタル処理によって表示デー
タを編集処理して表示していたため、ファームウェアの
バグ、又はハードウェアの故障等により誤ったデータを
フレームメモリに描画し表示してしまい、表示データの
信頼性を確認するには少なくとも２台の表示装置で表示
画面を比較するしか無く、その実施が困難であるという
問題があった。
置は、マイクロプロセッサ等を利用するファームウェア
制御のもとで、複雑なディジタル処理によって表示デー
タを編集処理して表示していたため、ファームウェアの
バグ、又はハードウェアの故障等により誤ったデータを
フレームメモリに描画し表示してしまい、表示データの
信頼性を確認するには少なくとも２台の表示装置で表示
画面を比較するしか無く、その実施が困難であるという
問題があった。
【０００４】本発明の目的は上述した問題点に鑑み、容
易に表示データの信頼性を確認しうる表示装置を提供す
ることにある。
易に表示データの信頼性を確認しうる表示装置を提供す
ることにある。
【０００５】
【課題を解決するための手段】本発明の表示装置は、表
示画面に１対１に対応するフレームメモリを有し、描画
データを前記フレームメモリに書き込んでＴＶ走査方式
で順次読み出し、ルックアップテーブルによって輝度及
び色を決定し画像を映出する表示装置において、外部か
ら入力データを受信し相異るハードウェア及びファーム
ウェアで処理する複数の処理系と、前記複数の処理系が
発生する同一の描画データを書き込む互いに独立した複
数のフレームメモリと、前記複数のフレームメモリから
読み出したデータを集合して入力し、これら入力データ
が互いに異る場合には入力データが同一の場合とは色ま
たは輝度又は色を代えて出力するルックアップテーブル
メモリとを備えて構成される。
示画面に１対１に対応するフレームメモリを有し、描画
データを前記フレームメモリに書き込んでＴＶ走査方式
で順次読み出し、ルックアップテーブルによって輝度及
び色を決定し画像を映出する表示装置において、外部か
ら入力データを受信し相異るハードウェア及びファーム
ウェアで処理する複数の処理系と、前記複数の処理系が
発生する同一の描画データを書き込む互いに独立した複
数のフレームメモリと、前記複数のフレームメモリから
読み出したデータを集合して入力し、これら入力データ
が互いに異る場合には入力データが同一の場合とは色ま
たは輝度又は色を代えて出力するルックアップテーブル
メモリとを備えて構成される。
【０００６】
【実施例】次に、図面を参照して本発明を説明する。
【０００７】図１は本発明の一実施例の構成図である。
【０００８】図１に示す実施例は、ハードウェア及びソ
フトウェアを備えて成る２つの処理系を構成するマイク
ロプロセッサ（１）１０，（２）２０，描画プロセッサ
（１）３０，（２）４０と、この２つの処理系に対応し
た独立のフレームメモリ（１）５０ａ，（２）５０ｂと
、ランダムアクセスメモリを利用したルックアップテー
ブルメモリ６０と、Ｄ／Ａコンバータ７０と、タイミン
グ発生回路８０およびＣＲＴ９０を備えて成る。
フトウェアを備えて成る２つの処理系を構成するマイク
ロプロセッサ（１）１０，（２）２０，描画プロセッサ
（１）３０，（２）４０と、この２つの処理系に対応し
た独立のフレームメモリ（１）５０ａ，（２）５０ｂと
、ランダムアクセスメモリを利用したルックアップテー
ブルメモリ６０と、Ｄ／Ａコンバータ７０と、タイミン
グ発生回路８０およびＣＲＴ９０を備えて成る。
【０００９】次に、本実施例の動作について説明する。
【００１０】表示装置に入力された外部データ信号１０
０は、マイクロプロセッサ（１）１０及びマイクロプロ
セッサ（２）２０に同時に入力される。
０は、マイクロプロセッサ（１）１０及びマイクロプロ
セッサ（２）２０に同時に入力される。
【００１１】マイクロプロセッサ（１）１０は、描画デ
ータ１０１を描画プロセッサ（１）３０に出力する。
ータ１０１を描画プロセッサ（１）３０に出力する。
【００１２】描画プロセッサ（１）３０は、書込み信号
１０２ａをフレームメモリ（１）５０ａに出力しフレー
ムメモリ５０（ａ）に描画を行なう。
１０２ａをフレームメモリ（１）５０ａに出力しフレー
ムメモリ５０（ａ）に描画を行なう。
【００１３】一方、マイクロプロセッサ（２）２０及び
描画プロセッサ（２）４０は、同様の処理を行いフレー
ムメモリ（２）５０ｂに描画を行なう。
描画プロセッサ（２）４０は、同様の処理を行いフレー
ムメモリ（２）５０ｂに描画を行なう。
【００１４】ルックアップテーブルメモリ６０は、フレ
ームメモリ（１）５０ａ及びフレームメモリ（２）５０
ｂの読出し信号１０３ａ及び１０３ｂをアドレスとして
あらかじめ書き込まれた色データを読み出し、ディジタ
ルビデオ信号１０４をＤ／Ａコンバータ７０に出力する
。
ームメモリ（１）５０ａ及びフレームメモリ（２）５０
ｂの読出し信号１０３ａ及び１０３ｂをアドレスとして
あらかじめ書き込まれた色データを読み出し、ディジタ
ルビデオ信号１０４をＤ／Ａコンバータ７０に出力する
。
【００１５】Ｄ／Ａコンバータ７０は、ＣＲＴ９０にビ
デオ信号１０５を出力し、ＣＲＴ９０は表示を行う。
デオ信号１０５を出力し、ＣＲＴ９０は表示を行う。
【００１６】フレームメモリ（１）５０ａ及び（２）５
０ｂ，ルックアップテーブルメモリ６０，Ｄ／Ａコンバ
ータ７０は、タイミング発生回路８０のタイミング信号
１０６によりタイミング制御が行われている。
０ｂ，ルックアップテーブルメモリ６０，Ｄ／Ａコンバ
ータ７０は、タイミング発生回路８０のタイミング信号
１０６によりタイミング制御が行われている。
【００１７】図１において、マイクロプロセッサ（１）
１０，描画プロセッサ（１）３０と、マイクロプロセッ
サ（２）２０，描画プロセッサ（２）４０のそれぞれの
処理系のハードウェア及びファームウェアのアーキテク
チャは互いに別手法によって構築する。両処理系が正し
く処理していれば、フレームメモリ５０（１）５０ａ及
び（２）５０ｂに描画されるデータは同一となり、ルッ
クアップテーブルメモリ６０に入力される読出し信号１
０３ａ，１０３ｂも同一となる。しかし、なんらかの障
害により処理内容に相違が生じた場合にはフレームメモ
リ（１）５０ａ及び（２）５０ｂに描画されるデータに
相違が現れ、読出し信号１０３ａ，１０３ｂにも相違が
現れる。
１０，描画プロセッサ（１）３０と、マイクロプロセッ
サ（２）２０，描画プロセッサ（２）４０のそれぞれの
処理系のハードウェア及びファームウェアのアーキテク
チャは互いに別手法によって構築する。両処理系が正し
く処理していれば、フレームメモリ５０（１）５０ａ及
び（２）５０ｂに描画されるデータは同一となり、ルッ
クアップテーブルメモリ６０に入力される読出し信号１
０３ａ，１０３ｂも同一となる。しかし、なんらかの障
害により処理内容に相違が生じた場合にはフレームメモ
リ（１）５０ａ及び（２）５０ｂに描画されるデータに
相違が現れ、読出し信号１０３ａ，１０３ｂにも相違が
現れる。
【００１８】従って、読出し信号１０３ａ，１０３ｂの
組合せアドレスによりルックアップテーブルメモリ６０
の読出し色データ値を変えて書き込んでおけば、ＣＲＴ
９０に表示された色の相違により障害を視認でき、表示
データの信頼性が向上する。
組合せアドレスによりルックアップテーブルメモリ６０
の読出し色データ値を変えて書き込んでおけば、ＣＲＴ
９０に表示された色の相違により障害を視認でき、表示
データの信頼性が向上する。
【００１９】実現においては、マイクロプロセッサ等の
処理速度の違いを吸収するために、フレームメモリをダ
ブルバッファ化する等の処置が必要となるが、本発明の
本質ではないので、詳細な説明は省略する。
処理速度の違いを吸収するために、フレームメモリをダ
ブルバッファ化する等の処置が必要となるが、本発明の
本質ではないので、詳細な説明は省略する。
【００２０】
【発明の効果】以上説明したように本発明は、相異る少
なくとも２つの処理系により描画データの処理を行い、
その相違を色または輝度の相違として一画面に表示する
ことにより、処理系の障害で発生した誤ったデータが視
認でき、表示データの信頼性が著しく向上する効果を有
する。
なくとも２つの処理系により描画データの処理を行い、
その相違を色または輝度の相違として一画面に表示する
ことにより、処理系の障害で発生した誤ったデータが視
認でき、表示データの信頼性が著しく向上する効果を有
する。
【図１】本発明の一実施例のブロック図である。
１０ マイクロプロセッサ（１）２０ マ
イクロプロセッサ（２）３０ 描画プロセッサ（
１） ４０ 描画プロセッサ（２） ５０ａ フレームメモリ（１） ５０ｂ フレームメモリ（２） ６０ ルックアップテーブルメモリ７０
Ｄ／Ａコンバータ ８０ タイミング発生回路 ９０ ＣＲＴ １００ 外部データ信号 １０１ａ，ｂ 描画データ １０２ａ，ｂ 書込み信号 １０３ａ，１０３ｂ 読出し信号１０４
ディジタルビデオ信号 １０５ ビデオ信号 １０６ タイミング信号
イクロプロセッサ（２）３０ 描画プロセッサ（
１） ４０ 描画プロセッサ（２） ５０ａ フレームメモリ（１） ５０ｂ フレームメモリ（２） ６０ ルックアップテーブルメモリ７０
Ｄ／Ａコンバータ ８０ タイミング発生回路 ９０ ＣＲＴ １００ 外部データ信号 １０１ａ，ｂ 描画データ １０２ａ，ｂ 書込み信号 １０３ａ，１０３ｂ 読出し信号１０４
ディジタルビデオ信号 １０５ ビデオ信号 １０６ タイミング信号
Claims (1)
- 【請求項１】 表示画面に１対１に対応するフレーム
メモリを有し、描画データを前記フレームメモリに書き
込んでＴＶ走査方式で順次読み出し、ルックアップテー
ブルによって輝度及び色を決定し画像を映出する表示装
置において、外部から入力データを受信し相異るハード
ウェア及びファームウェアで処理する複数の処理系と、
前記複数の処理系が発生する同一の描画データを書き込
む互いに独立した複数のフレームメモリと、前記複数の
フレームメモリから読み出したデータを集合して入力し
、これら入力データが互いに異る場合には入力データが
同一の場合とは色または輝度又は色を代えて出力するル
ックアップテーブルメモリとを備えて成ることを特徴と
する表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102305A JPH04331984A (ja) | 1991-05-08 | 1991-05-08 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3102305A JPH04331984A (ja) | 1991-05-08 | 1991-05-08 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04331984A true JPH04331984A (ja) | 1992-11-19 |
Family
ID=14323898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3102305A Pending JPH04331984A (ja) | 1991-05-08 | 1991-05-08 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04331984A (ja) |
-
1991
- 1991-05-08 JP JP3102305A patent/JPH04331984A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3268779B2 (ja) | ビデオウィンドウのための可変ピクセルデプスおよびフォーマット | |
| US5432905A (en) | Advanced asyncronous video architecture | |
| KR100363061B1 (ko) | 텔레비전수상기용비트맵형온스크린디스플레이장치 | |
| US20050248585A1 (en) | Image signal processing circuit and image display apparatus | |
| JP2004280125A (ja) | ビデオ／グラフィックメモリシステム | |
| JPS60113395A (ja) | メモリ制御回路 | |
| KR100196686B1 (ko) | 이중버퍼출력 디스플레이 시스템에서 프레임 버퍼간에 카피를 고속으로 하기 위한 장치 | |
| JPH04331984A (ja) | 表示装置 | |
| JP2001103392A (ja) | 画像枠生成回路及びそれを用いたデジタルテレビシステム | |
| JP2530880B2 (ja) | グラフィックディスプレイ装置 | |
| JP2853601B2 (ja) | 画像処理装置 | |
| JPH06343142A (ja) | 画像表示装置 | |
| JPS61190624A (ja) | グラフイツク表示画面のハ−ドコピ−方式 | |
| JP3265791B2 (ja) | Ｏｈｐ用表示装置 | |
| JP3019543B2 (ja) | 画像表示システム | |
| JPS6362750B2 (ja) | ||
| JPH0736424A (ja) | 画像表示用メモリの制御回路 | |
| KR100266625B1 (ko) | 그래픽 데이터 및 비디오 데이터 표시장치 | |
| JPH05197359A (ja) | 表示用ルックアップテーブル回路 | |
| JPH05165452A (ja) | フォントデータのテスト方式 | |
| JPH06161409A (ja) | ルックアップテーブルメモリ書換え方法およびルックアップテーブルメモリを持つディスプレイ装置 | |
| JPS63141462A (ja) | スキヤンコンバ−タ | |
| JPH05119747A (ja) | 液晶表示装置 | |
| JPH1011029A (ja) | 階調制御用ｌｃｄコントローラのフレームメモリ制御方 法及びその装置 | |
| JPH06350918A (ja) | 静止画処理方法 |