JPH04329158A - ライン印字ヘッド用ドライバ回路 - Google Patents
ライン印字ヘッド用ドライバ回路Info
- Publication number
- JPH04329158A JPH04329158A JP3097781A JP9778191A JPH04329158A JP H04329158 A JPH04329158 A JP H04329158A JP 3097781 A JP3097781 A JP 3097781A JP 9778191 A JP9778191 A JP 9778191A JP H04329158 A JPH04329158 A JP H04329158A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- driver
- bit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 abstract description 5
- 230000001360 synchronised effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 108091008695 photoreceptors Proteins 0.000 description 8
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
Landscapes
- Dot-Matrix Printers And Others (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、ノンインパクトプリン
タのライン印字ヘッド用ドライバ回路に関するものであ
る。
タのライン印字ヘッド用ドライバ回路に関するものであ
る。
【０００２】
【従来の技術】従来、電子写真プリンタなどのノンイン
パクトプリンタにおいては、帯電させた感光体ドラムを
光源によって照射し、その表面に静電潜像にトナーを付
着させて現像を行った後、トナー像を記録媒体に転写さ
せるようにしている。図２は従来の電子写真プリンタの
概略構成図である。
パクトプリンタにおいては、帯電させた感光体ドラムを
光源によって照射し、その表面に静電潜像にトナーを付
着させて現像を行った後、トナー像を記録媒体に転写さ
せるようにしている。図２は従来の電子写真プリンタの
概略構成図である。
【０００３】図において、電子写真プリンタ１は、端末
機２から印刷データを受け入れる制御部３と印刷を行う
印刷部４で構成されている。制御部３には、セントロニ
クスインタフェースなどの外部接続インタフェース部５
、受信バッファ６、マイクロプロセッサ７、フォントメ
モリ８、イメージメモリ９及びプリンタインタフェース
部１０が設けられている。上記端末機２から送られる印
刷データは、外部接続インタフェース部５を介して受信
バッファ６に供給される。
機２から印刷データを受け入れる制御部３と印刷を行う
印刷部４で構成されている。制御部３には、セントロニ
クスインタフェースなどの外部接続インタフェース部５
、受信バッファ６、マイクロプロセッサ７、フォントメ
モリ８、イメージメモリ９及びプリンタインタフェース
部１０が設けられている。上記端末機２から送られる印
刷データは、外部接続インタフェース部５を介して受信
バッファ６に供給される。
【０００４】また、印刷部４には定型の印刷用紙を自動
的に供給するための印刷用紙供給部１１が右側面側に設
けられている。また、印刷部４の内側には、上記印刷用
紙供給部１１からの印刷用紙の走行駆動を開始するレジ
ストローラ１２、該レジストローラ１２まで印刷用紙を
送るクラッチ駆動式のホッピングローラ１３、外周に感
光体面を形成した感光体ドラム１４、上記感光体の表面
を一様に帯電する帯電器１５、上記感光体の表面に印刷
用のイメージデータに対応する静電潜像を形成するＬＥ
Ｄヘッド１６、現像器１７、転写器１８、定着器１９及
びクリーナ２４が設けられている。そして、上記印刷部
４の左側面側には、印刷の終了した印刷用紙が排出され
る排出部２０が設けられている。
的に供給するための印刷用紙供給部１１が右側面側に設
けられている。また、印刷部４の内側には、上記印刷用
紙供給部１１からの印刷用紙の走行駆動を開始するレジ
ストローラ１２、該レジストローラ１２まで印刷用紙を
送るクラッチ駆動式のホッピングローラ１３、外周に感
光体面を形成した感光体ドラム１４、上記感光体の表面
を一様に帯電する帯電器１５、上記感光体の表面に印刷
用のイメージデータに対応する静電潜像を形成するＬＥ
Ｄヘッド１６、現像器１７、転写器１８、定着器１９及
びクリーナ２４が設けられている。そして、上記印刷部
４の左側面側には、印刷の終了した印刷用紙が排出され
る排出部２０が設けられている。
【０００５】また、印刷部４には、制御部３との通信及
び印刷部４全体の制御を行うマイクロプロセッサ２１が
設けられている。また、上記制御部３と印刷部４との間
は、両者の通信を行うための双方向のシリアルインタフ
ェース２２と、ドットイメージデータで形成された印刷
データを転送したり、制御したりするための信号線を持
ったビデオインタフェース２３によって接続されている
。
び印刷部４全体の制御を行うマイクロプロセッサ２１が
設けられている。また、上記制御部３と印刷部４との間
は、両者の通信を行うための双方向のシリアルインタフ
ェース２２と、ドットイメージデータで形成された印刷
データを転送したり、制御したりするための信号線を持
ったビデオインタフェース２３によって接続されている
。
【０００６】ここで、上記シリアルインタフェース２２
は、制御部３のプリンタインタフェース部１０を介して
マイクロプロセッサ７と印刷部４のマイクロプロセッサ
２１とを結び、ビデオインタフェース２３も同様に制御
部３のプリンタインタフェース部１０を介してマイクロ
プロセッサ７と印刷部４のＬＥＤヘッド１６とを結んで
いる。
は、制御部３のプリンタインタフェース部１０を介して
マイクロプロセッサ７と印刷部４のマイクロプロセッサ
２１とを結び、ビデオインタフェース２３も同様に制御
部３のプリンタインタフェース部１０を介してマイクロ
プロセッサ７と印刷部４のＬＥＤヘッド１６とを結んで
いる。
【０００７】上記構成の電子写真プリンタ１は、図示し
ないホストコンピュータからの印刷データが端末機２と
外部接続インタフェース部５を介して入力されると、こ
れを受信バッファ６に取り込む。該受信バッファ６に１
ページ分の印刷データが取り込まれると、感光体ドラム
１４が回転し、帯電器１５によって感光体の表面が一様
に帯電させられ、また現像器１７内の現像剤が攪拌させ
られるなどの予備動作が行われる。
ないホストコンピュータからの印刷データが端末機２と
外部接続インタフェース部５を介して入力されると、こ
れを受信バッファ６に取り込む。該受信バッファ６に１
ページ分の印刷データが取り込まれると、感光体ドラム
１４が回転し、帯電器１５によって感光体の表面が一様
に帯電させられ、また現像器１７内の現像剤が攪拌させ
られるなどの予備動作が行われる。
【０００８】該予備動作が終了すると、ホッピングロー
ラ１３のクラッチがオンされ、印刷用紙供給部１１から
印刷用紙が取り出され、レジストローラ１２まで搬送さ
れる。一方、上記マイクロプロセッサ７が、上記受信バ
ッファ６に取り込まれた印刷データに含まれる文字コー
ドを読み取り、フォントメモリ８を参照して印刷用のイ
メージデータを作成し、イメージメモリ９に書き込む。 該イメージメモリ９には、例えば印刷用紙１ページ分の
印刷用のイメージデータが編集され格納される。
ラ１３のクラッチがオンされ、印刷用紙供給部１１から
印刷用紙が取り出され、レジストローラ１２まで搬送さ
れる。一方、上記マイクロプロセッサ７が、上記受信バ
ッファ６に取り込まれた印刷データに含まれる文字コー
ドを読み取り、フォントメモリ８を参照して印刷用のイ
メージデータを作成し、イメージメモリ９に書き込む。 該イメージメモリ９には、例えば印刷用紙１ページ分の
印刷用のイメージデータが編集され格納される。
【０００９】また、図示しないホストコンピュータから
印刷データとして直接イメージデータが送られ、端末機
２と外部接続インタフェース部５を介して受信バッファ
６に伝送された場合、マイクロプロセッサ７はこれをそ
のままイメージメモリ９の所定のアドレスに書き込む。 また、ビジネスグラフィック印刷の場合などは、印刷デ
ータがホストコンピュータから図形コマンドの形で送ら
れてくるため、マイクロプロセッサ７で印刷データが編
集演算され、イメージデータとして直接イメージメモリ
９に書き込まれる。
印刷データとして直接イメージデータが送られ、端末機
２と外部接続インタフェース部５を介して受信バッファ
６に伝送された場合、マイクロプロセッサ７はこれをそ
のままイメージメモリ９の所定のアドレスに書き込む。 また、ビジネスグラフィック印刷の場合などは、印刷デ
ータがホストコンピュータから図形コマンドの形で送ら
れてくるため、マイクロプロセッサ７で印刷データが編
集演算され、イメージデータとして直接イメージメモリ
９に書き込まれる。
【００１０】このようにして、印刷用のイメージデータ
の解析と編集が完成すると、レジストローラ１２に到達
している印刷用紙は、転写器１８に向かって搬送される
。これと並行して、マイクロプロセッサ７によって印刷
用のイメージデータがビデオインタフェース２３を介し
てＬＥＤヘッド１６に供給され、ＬＥＤヘッド１６が駆
動され、感光体ドラム１４の外周に静電潜像が形成され
る。該感光体ドラム１４が図示矢印ａの方向に回転する
と、静電潜像は現像器１７によって現像され、転写器１
８において印刷用紙に転写される。その後、印刷用紙は
定着器１９において定着されて排出部２０に排出される
。また、転写の後感光体ドラム１４上に残ったトナーは
、クリーナ２４によって除去される。
の解析と編集が完成すると、レジストローラ１２に到達
している印刷用紙は、転写器１８に向かって搬送される
。これと並行して、マイクロプロセッサ７によって印刷
用のイメージデータがビデオインタフェース２３を介し
てＬＥＤヘッド１６に供給され、ＬＥＤヘッド１６が駆
動され、感光体ドラム１４の外周に静電潜像が形成され
る。該感光体ドラム１４が図示矢印ａの方向に回転する
と、静電潜像は現像器１７によって現像され、転写器１
８において印刷用紙に転写される。その後、印刷用紙は
定着器１９において定着されて排出部２０に排出される
。また、転写の後感光体ドラム１４上に残ったトナーは
、クリーナ２４によって除去される。
【００１１】このようにして、ホストコンピュータから
受信した印刷データに基づく情報が印刷用紙上に印刷さ
れる。次に、電子写真プリンタのＬＥＤヘッド１６を構
成するドライバＩＣについて説明する。図３はドライバ
ＩＣの回路図である。
受信した印刷データに基づく情報が印刷用紙上に印刷さ
れる。次に、電子写真プリンタのＬＥＤヘッド１６を構
成するドライバＩＣについて説明する。図３はドライバ
ＩＣの回路図である。
【００１２】図において、３０はドライバＩＣ、３１は
ｎビットシフトレジスタ、３２はｎビットラッチ回路、
３３はＡＮＤゲート回路、３４はドライバ回路である。 ＤＡＴＡ入力端子から入ったＤＡＴＡ信号は、ＣＬＯＣ
Ｋ信号に同期してｎビットシフトレジスタ３１の中を移
動し、ｎビットだけ移動するとＤＡＴＡ出力端子から出
力される。ｎビットシフトレジスタ３１に入力されたＤ
ＡＴＡ信号は、ＬＯＡＤ信号をｎビットラッチ回路３２
に入力することによってｎビットラッチ回路３２にラッ
チされる。そして、ラッチされたＤＡＴＡ信号は、ＡＮ
Ｄゲート回路３３とＳＴＲＯＢＥ信号で論理積がとられ
、ＳＴＲＯＢＥ信号がオンのときだけラッチされたデー
タに従ってドライバ回路３４の端子ＯＵＴ１ 〜ＯＵＴ
ｎ から出力信号ＯＵＴ１〜ＯＵＴｎが出力される。
ｎビットシフトレジスタ、３２はｎビットラッチ回路、
３３はＡＮＤゲート回路、３４はドライバ回路である。 ＤＡＴＡ入力端子から入ったＤＡＴＡ信号は、ＣＬＯＣ
Ｋ信号に同期してｎビットシフトレジスタ３１の中を移
動し、ｎビットだけ移動するとＤＡＴＡ出力端子から出
力される。ｎビットシフトレジスタ３１に入力されたＤ
ＡＴＡ信号は、ＬＯＡＤ信号をｎビットラッチ回路３２
に入力することによってｎビットラッチ回路３２にラッ
チされる。そして、ラッチされたＤＡＴＡ信号は、ＡＮ
Ｄゲート回路３３とＳＴＲＯＢＥ信号で論理積がとられ
、ＳＴＲＯＢＥ信号がオンのときだけラッチされたデー
タに従ってドライバ回路３４の端子ＯＵＴ１ 〜ＯＵＴ
ｎ から出力信号ＯＵＴ１〜ＯＵＴｎが出力される。
【００１３】このような構成のドライバＩＣ３０をＮ個
使用して、Ｎ×ｎビットのＬＥＤヘッド１６が構成され
る。図４は従来のＬＥＤヘッドのドライバ回路図である
。図において、１６はＬＥＤヘッド、３０は印字するラ
インに沿って１列に配列されたＮ個のドライバＩＣであ
る。３６は各ドライバＩＣ３０に対応して配設されたＮ
個のｎビット書込素子である。該ｎビット書込素子３６
はｎ個の書込素子から成っており、各書込素子は上記Ｏ
ＵＴ１ 〜ＯＵＴｎ 端子にそれぞれ接続されている。
使用して、Ｎ×ｎビットのＬＥＤヘッド１６が構成され
る。図４は従来のＬＥＤヘッドのドライバ回路図である
。図において、１６はＬＥＤヘッド、３０は印字するラ
インに沿って１列に配列されたＮ個のドライバＩＣであ
る。３６は各ドライバＩＣ３０に対応して配設されたＮ
個のｎビット書込素子である。該ｎビット書込素子３６
はｎ個の書込素子から成っており、各書込素子は上記Ｏ
ＵＴ１ 〜ＯＵＴｎ 端子にそれぞれ接続されている。
【００１４】また、上記ＬＥＤヘッド１６は、ＤＡＴＡ
入力、ＣＬＯＣＫ入力、ＬＯＡＤ入力、ＳＴＲＯＢＥ１
〜ＳＴＲＯＢＥｍ入力の各端子を有しており、各ドライ
バＩＣ３０は、ＤＡＴＡ入力、ＣＬＯＣＫ入力、ＬＯＡ
Ｄ入力、ＳＴＲＯＢＥ入力、ＤＡＴＡ出力、ＣＬＯＣＫ
出力、ＬＯＡＤ出力の各端子を有している。上記構成の
ＬＥＤヘッド１６において、ＤＡＴＡ入力端子から入っ
たＤＡＴＡ信号は、Ｎｏ．１のドライバＩＣ３０のｎビ
ットシフトレジスタ３１（図３参照）に入力されＣＬＯ
ＣＫ信号に同期して、ｎビットシフトレジスタ３１の中
を移動していく。ｎビット分移動するとｎビットシフト
レジスタ３１の端に至り、ｎ＋１クロック目でＮｏ．１
のドライバＩＣ３０のＤＡＴＡ出力端子から出力され、
Ｎｏ．２のドライバＩＣ３０のｎビットシフトレジスタ
３１に入力される。このようにしてＮ×ｎクロック分の
移動で、１ライン分のＤＡＴＡ信号がｎビットシフトレ
ジスタ３１に入力される。次にＬＯＡＤ信号が入力され
、１ライン分のＤＡＴＡ信号がｎビットラッチ回路３２
にラッチされる。次にＳＴＲＯＢＥ信号が入力されると
、ＡＮＤゲート回路３３でＤＡＴＡ信号との論理積がと
られ、ＳＲＯＢＥ信号がオンの時だけ、ラッチされたＤ
ＡＴＡ信号に従ってドライバ回路３４から電源が出力さ
れ、ｎビット書込素子３６に入力される。
入力、ＣＬＯＣＫ入力、ＬＯＡＤ入力、ＳＴＲＯＢＥ１
〜ＳＴＲＯＢＥｍ入力の各端子を有しており、各ドライ
バＩＣ３０は、ＤＡＴＡ入力、ＣＬＯＣＫ入力、ＬＯＡ
Ｄ入力、ＳＴＲＯＢＥ入力、ＤＡＴＡ出力、ＣＬＯＣＫ
出力、ＬＯＡＤ出力の各端子を有している。上記構成の
ＬＥＤヘッド１６において、ＤＡＴＡ入力端子から入っ
たＤＡＴＡ信号は、Ｎｏ．１のドライバＩＣ３０のｎビ
ットシフトレジスタ３１（図３参照）に入力されＣＬＯ
ＣＫ信号に同期して、ｎビットシフトレジスタ３１の中
を移動していく。ｎビット分移動するとｎビットシフト
レジスタ３１の端に至り、ｎ＋１クロック目でＮｏ．１
のドライバＩＣ３０のＤＡＴＡ出力端子から出力され、
Ｎｏ．２のドライバＩＣ３０のｎビットシフトレジスタ
３１に入力される。このようにしてＮ×ｎクロック分の
移動で、１ライン分のＤＡＴＡ信号がｎビットシフトレ
ジスタ３１に入力される。次にＬＯＡＤ信号が入力され
、１ライン分のＤＡＴＡ信号がｎビットラッチ回路３２
にラッチされる。次にＳＴＲＯＢＥ信号が入力されると
、ＡＮＤゲート回路３３でＤＡＴＡ信号との論理積がと
られ、ＳＲＯＢＥ信号がオンの時だけ、ラッチされたＤ
ＡＴＡ信号に従ってドライバ回路３４から電源が出力さ
れ、ｎビット書込素子３６に入力される。
【００１５】ここで、上記ＳＴＲＯＢＥ信号は、最大電
流値を低く抑制するため、通常は図に示すようにｍ（ｍ
＞１）ブロックに分けて入力される。この場合、最大電
流値は１／ｍに低減され、電源の設計を容易にしたり大
電流が流れた時の電源パターンにおける電位降下の影響
を小さくしたり、大電流のオン・オフによるサージノイ
ズを低減することができる。
流値を低く抑制するため、通常は図に示すようにｍ（ｍ
＞１）ブロックに分けて入力される。この場合、最大電
流値は１／ｍに低減され、電源の設計を容易にしたり大
電流が流れた時の電源パターンにおける電位降下の影響
を小さくしたり、大電流のオン・オフによるサージノイ
ズを低減することができる。
【００１６】図５はＬＥＤヘッドのドライバ回路におけ
る入力信号と出力信号のタイムチャートである。
る入力信号と出力信号のタイムチャートである。
【００１７】
【発明が解決しようとする課題】しかしながら、上記従
来のライン印字ヘッド用ドライバ回路においては、ＬＥ
Ｄヘッド１６として構成した場合の最大電流を１／ｍに
するために、独立したｍ個のＳＴＲＯＢＥ信号入力端子
が必要となり、ＬＥＤヘッド１６の基板上にｍ本のＳＴ
ＲＯＢＥ信号線を配設しなければならず、ＬＥＤヘッド
１６の基板の面積が大きくなったり、ＳＴＲＯＢＥ信号
線の配線が困難になったりする。
来のライン印字ヘッド用ドライバ回路においては、ＬＥ
Ｄヘッド１６として構成した場合の最大電流を１／ｍに
するために、独立したｍ個のＳＴＲＯＢＥ信号入力端子
が必要となり、ＬＥＤヘッド１６の基板上にｍ本のＳＴ
ＲＯＢＥ信号線を配設しなければならず、ＬＥＤヘッド
１６の基板の面積が大きくなったり、ＳＴＲＯＢＥ信号
線の配線が困難になったりする。
【００１８】また、ＬＥＤヘッド１６にＳＴＲＯＢＥ信
号を供給するためのコネクタやコネクタ端子の数が増加
したり、制御基板の面積が増大して装置が大型化するだ
けでなくコストが上昇してしまう。本発明は、従来のラ
イン印字ヘッド用ドライバ回路の問題点を解決して、１
本のＳＴＲＯＢＥ信号線だけで最大電流値を低減するこ
とが可能で、またコネクタやコネクタ端子の数を少なく
し、基板の面積を小さくして低コストで小型のライン印
字ヘッド用ドライバ回路を提供することを目的とする。
号を供給するためのコネクタやコネクタ端子の数が増加
したり、制御基板の面積が増大して装置が大型化するだ
けでなくコストが上昇してしまう。本発明は、従来のラ
イン印字ヘッド用ドライバ回路の問題点を解決して、１
本のＳＴＲＯＢＥ信号線だけで最大電流値を低減するこ
とが可能で、またコネクタやコネクタ端子の数を少なく
し、基板の面積を小さくして低コストで小型のライン印
字ヘッド用ドライバ回路を提供することを目的とする。
【００１９】
【課題を解決するための手段】そのために、本発明のラ
イン印字ヘッド用ドライバ回路においては、ｎビットの
書込素子を有するドライバＩＣをＮ個配列して１ライン
を構成していて、１ラインがｎ×Ｎビットから成ってい
る。各ドライバＩＣは、ＣＬＯＣＫ信号に同期してＤＡ
ＴＡ信号を受けるｎビットシフトレジスタと、ＬＯＡＤ
信号を受けてｎビットシフトレジスタからのＤＡＴＡ信
号をラッチするｎビットラッチ回路を有している。そし
て、該ｎビットラッチ回路からは、ＤＡＴＡ信号がＡＮ
Ｄゲート回路に送られるようになっている。
イン印字ヘッド用ドライバ回路においては、ｎビットの
書込素子を有するドライバＩＣをＮ個配列して１ライン
を構成していて、１ラインがｎ×Ｎビットから成ってい
る。各ドライバＩＣは、ＣＬＯＣＫ信号に同期してＤＡ
ＴＡ信号を受けるｎビットシフトレジスタと、ＬＯＡＤ
信号を受けてｎビットシフトレジスタからのＤＡＴＡ信
号をラッチするｎビットラッチ回路を有している。そし
て、該ｎビットラッチ回路からは、ＤＡＴＡ信号がＡＮ
Ｄゲート回路に送られるようになっている。
【００２０】一方、スイッチング回路が設けられていて
、複数のパルスから成るＳＴＲＯＢＥ信号を受け、各パ
ルスに対応して、上記ＡＮＤゲート回路の各ブロックに
順次スイッチ信号を送る。上記ＡＮＤゲート回路は、ｍ
個のブロックに分けられていて、上記ｎビットラッチ回
路からのＤＡＴＡ信号及び上記スイッチング回路からの
各ブロックごとのスイッチ信号を受けて、論理和をとり
ドライバ回路に送る。
、複数のパルスから成るＳＴＲＯＢＥ信号を受け、各パ
ルスに対応して、上記ＡＮＤゲート回路の各ブロックに
順次スイッチ信号を送る。上記ＡＮＤゲート回路は、ｍ
個のブロックに分けられていて、上記ｎビットラッチ回
路からのＤＡＴＡ信号及び上記スイッチング回路からの
各ブロックごとのスイッチ信号を受けて、論理和をとり
ドライバ回路に送る。
【００２１】そして、ドライバ回路はｎビットの書込素
子に対応して配列されていて、ＡＮＤゲート回路からの
信号を受けて各書込素子に信号を送る。
子に対応して配列されていて、ＡＮＤゲート回路からの
信号を受けて各書込素子に信号を送る。
【００２２】
【作用】本発明によれば、上記のようにライン印字ヘッ
ド用ドライバ回路は、ｎビットの書込素子を有するドラ
イバＩＣをＮ個配列して１ラインを構成していて、１ラ
インがｎ×Ｎビットから成っている。各ドライバＩＣは
ｎビットシフトレジスタを有していて、ＣＬＯＣＫ信号
に同期してＤＡＴＡ信号を順次受けてシフトさせる。そ
して、ｎビットシフトレジスタ内にｎビット分のＤＡＴ
Ａ信号が配列されると、ｎビットラッチ回路にＬＯＡＤ
信号が入力され、ｎビットシフトレジスタからのＤＡＴ
Ａ信号をラッチする。
ド用ドライバ回路は、ｎビットの書込素子を有するドラ
イバＩＣをＮ個配列して１ラインを構成していて、１ラ
インがｎ×Ｎビットから成っている。各ドライバＩＣは
ｎビットシフトレジスタを有していて、ＣＬＯＣＫ信号
に同期してＤＡＴＡ信号を順次受けてシフトさせる。そ
して、ｎビットシフトレジスタ内にｎビット分のＤＡＴ
Ａ信号が配列されると、ｎビットラッチ回路にＬＯＡＤ
信号が入力され、ｎビットシフトレジスタからのＤＡＴ
Ａ信号をラッチする。
【００２３】上記ｎビットラッチ回路からは、ＤＡＴＡ
信号がＡＮＤゲート回路に送られる。一方、スイッチン
グ回路は、複数のパルスから成るＳＴＲＯＢＥ信号を受
けると、各パルスに対応して、上記ＡＮＤゲート回路の
各ブロックに順次スイッチ信号を送る。
信号がＡＮＤゲート回路に送られる。一方、スイッチン
グ回路は、複数のパルスから成るＳＴＲＯＢＥ信号を受
けると、各パルスに対応して、上記ＡＮＤゲート回路の
各ブロックに順次スイッチ信号を送る。
【００２４】上記ＡＮＤゲート回路は、ｍ個のブロック
に分けられていて、上記ｎビットラッチ回路からのＤＡ
ＴＡ信号及び上記スイッチング回路からの各ブロックご
とのスイッチ信号を受けて論理和をとり、ドライバ回路
に送る。この時、各ブロックごとに同じスイッチ信号が
送られるようになっている。そして、ドライバ回路はｎ
ビットの書込素子に対応して配列されていて、ＡＮＤゲ
ート回路からの信号を受けて各書込素子に信号を送り、
印字を行う。
に分けられていて、上記ｎビットラッチ回路からのＤＡ
ＴＡ信号及び上記スイッチング回路からの各ブロックご
とのスイッチ信号を受けて論理和をとり、ドライバ回路
に送る。この時、各ブロックごとに同じスイッチ信号が
送られるようになっている。そして、ドライバ回路はｎ
ビットの書込素子に対応して配列されていて、ＡＮＤゲ
ート回路からの信号を受けて各書込素子に信号を送り、
印字を行う。
【００２５】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の実施例を示すラ
イン印字ヘッド用ドライバ回路におけるドライバＩＣの
回路図である。図において、５０はドライバＩＣ、５１
はｎビットシフトレジスタ、５２はｎビットラッチ回路
、５３はｍ個のブロックに分けられたＡＮＤゲート回路
、５４はドライバ回路である。５５は上記ＡＮＤゲート
回路５３の各ブロックに入力するスイッチ信号Ｓ１，Ｓ
２，…ＳｍをＳＴＲＯＢＥ信号によって切り換えるスイ
ッチング回路である。該スイッチング回路５５は、ＳＴ
ＲＯＢＥ信号が入力されると端子Ｓ１ ，Ｓ２ ，…Ｓ
ｍ からスイッチ信号Ｓ１，Ｓ２，…Ｓｍが順次出力さ
れるようになっている。
ながら詳細に説明する。図１は本発明の実施例を示すラ
イン印字ヘッド用ドライバ回路におけるドライバＩＣの
回路図である。図において、５０はドライバＩＣ、５１
はｎビットシフトレジスタ、５２はｎビットラッチ回路
、５３はｍ個のブロックに分けられたＡＮＤゲート回路
、５４はドライバ回路である。５５は上記ＡＮＤゲート
回路５３の各ブロックに入力するスイッチ信号Ｓ１，Ｓ
２，…ＳｍをＳＴＲＯＢＥ信号によって切り換えるスイ
ッチング回路である。該スイッチング回路５５は、ＳＴ
ＲＯＢＥ信号が入力されると端子Ｓ１ ，Ｓ２ ，…Ｓ
ｍ からスイッチ信号Ｓ１，Ｓ２，…Ｓｍが順次出力さ
れるようになっている。
【００２６】図６はスイッチング回路の概略図である。
図において、スイッチング回路５５は、複数のＬＳＩ６
２ａ，６２ｂ，…を有している。各ＬＳＩ６２ａ，６２
ｂ，…において、ＣＬＥＡＲ端子にＬＯＡＤ信号が、Ｃ
ＬＯＣＫ端子にＳＴＲＯＢＥ信号が入力されるようにな
っていて、該ＬＯＡＤ信号の入力によってクリアされた
後、ＳＴＲＯＢＥ信号が入力されるごとに、スイッチ信
号Ｓ１，Ｓ２，…Ｓｍが順次出力される。
２ａ，６２ｂ，…を有している。各ＬＳＩ６２ａ，６２
ｂ，…において、ＣＬＥＡＲ端子にＬＯＡＤ信号が、Ｃ
ＬＯＣＫ端子にＳＴＲＯＢＥ信号が入力されるようにな
っていて、該ＬＯＡＤ信号の入力によってクリアされた
後、ＳＴＲＯＢＥ信号が入力されるごとに、スイッチ信
号Ｓ１，Ｓ２，…Ｓｍが順次出力される。
【００２７】上記構成のライン印字ヘッド用ドライバ回
路において、ＤＡＴＡ入力端子から入ったＤＡＴＡ信号
は、ＣＬＯＣＫ信号に同期してｎビットシフトレジスタ
５１の中を移動し、ｎビットだけ移動するとＤＡＴＡ出
力端子から出力される。ｎビットシフトレジスタ５１に
入力されたＤＡＴＡ信号は、ＬＯＡＤ信号をｎビットラ
ッチ回路５２に入力することによってｎビットラッチ回
路５２にラッチされる。
路において、ＤＡＴＡ入力端子から入ったＤＡＴＡ信号
は、ＣＬＯＣＫ信号に同期してｎビットシフトレジスタ
５１の中を移動し、ｎビットだけ移動するとＤＡＴＡ出
力端子から出力される。ｎビットシフトレジスタ５１に
入力されたＤＡＴＡ信号は、ＬＯＡＤ信号をｎビットラ
ッチ回路５２に入力することによってｎビットラッチ回
路５２にラッチされる。
【００２８】一方、スイッチング回路５５は、最初はス
イッチ信号Ｓ１，Ｓ２，…Ｓｍすべてがオフの状態にな
っている。１回目にＳＴＲＯＢＥ信号が入力されると、
スイッチ信号Ｓ１がオンとなる。次に２回目にＳＴＲＯ
ＢＥ信号が入力されると、スイッチ信号Ｓ１はオフとな
り、スイッチ信号Ｓ２がオンとなる。このようにＳＴＲ
ＯＢＥ信号が順次入力されるとオンとなるスイッチ信号
がＳ１，Ｓ２，…Ｓｍ−１と変化し、ｍ回目のＳＴＲＯ
ＢＥ信号が入力されるとスイッチ信号Ｓｍがオンとなり
、ｍ＋１回目のＳＴＲＯＢＥ信号が入力されると、スイ
ッチ信号Ｓ１，Ｓ２，…Ｓｍはすべてオフとなる。
イッチ信号Ｓ１，Ｓ２，…Ｓｍすべてがオフの状態にな
っている。１回目にＳＴＲＯＢＥ信号が入力されると、
スイッチ信号Ｓ１がオンとなる。次に２回目にＳＴＲＯ
ＢＥ信号が入力されると、スイッチ信号Ｓ１はオフとな
り、スイッチ信号Ｓ２がオンとなる。このようにＳＴＲ
ＯＢＥ信号が順次入力されるとオンとなるスイッチ信号
がＳ１，Ｓ２，…Ｓｍ−１と変化し、ｍ回目のＳＴＲＯ
ＢＥ信号が入力されるとスイッチ信号Ｓｍがオンとなり
、ｍ＋１回目のＳＴＲＯＢＥ信号が入力されると、スイ
ッチ信号Ｓ１，Ｓ２，…Ｓｍはすべてオフとなる。
【００２９】このようにスイッチング回路５５が動作す
ると、１回目のＳＴＲＯＢＥ信号でＡＮＤゲート回路５
３の第１のブロックの出力が、ｎビットラッチ回路５２
にラッチされたＤＡＴＡ信号に従ってオンとなり、図１
に示すようにドライバ回路５４から信号ＯＵＴ１〜ＯＵ
Ｔｎ／ｍが出力される。次に２回目のＳＴＲＯＢＥ信号
が入力されると、第２のブロックの出力がｎビットラッ
チ回路５２にラッチされたＤＡＴＡ信号に従ってオンと
なり、ドライバ回路５４から信号ＯＵＴｎ／ｍ＋１〜Ｏ
ＵＴ２ｎ／ｍが出力される。そして、ｍ回目のＳＴＲＯ
ＢＥ信号が入力されると、第ｍのブロックに対応してド
ライバ回路５４から信号ＯＵＴｎ−ｎ／ｍ＋１〜ＯＵＴ
ｎが出力され、ｍ＋１回目のＳＴＲＯＢＥ信号が入力さ
れると、ドライバ回路５４はオフとなる。
ると、１回目のＳＴＲＯＢＥ信号でＡＮＤゲート回路５
３の第１のブロックの出力が、ｎビットラッチ回路５２
にラッチされたＤＡＴＡ信号に従ってオンとなり、図１
に示すようにドライバ回路５４から信号ＯＵＴ１〜ＯＵ
Ｔｎ／ｍが出力される。次に２回目のＳＴＲＯＢＥ信号
が入力されると、第２のブロックの出力がｎビットラッ
チ回路５２にラッチされたＤＡＴＡ信号に従ってオンと
なり、ドライバ回路５４から信号ＯＵＴｎ／ｍ＋１〜Ｏ
ＵＴ２ｎ／ｍが出力される。そして、ｍ回目のＳＴＲＯ
ＢＥ信号が入力されると、第ｍのブロックに対応してド
ライバ回路５４から信号ＯＵＴｎ−ｎ／ｍ＋１〜ＯＵＴ
ｎが出力され、ｍ＋１回目のＳＴＲＯＢＥ信号が入力さ
れると、ドライバ回路５４はオフとなる。
【００３０】このような動作によって、従来のドライバ
ＩＣ３０では一度に最大ｎビット分の電流が流れるのに
対し、本発明のドライバＩＣ５０ではｎ／ｍビットずつ
オンするため、その最大電流値が１／ｍに低減されるこ
とになる。図７は本発明のライン印字ヘッド用ドライバ
回路のブロック図、図８は本発明のライン印字ヘッド用
ドライバ回路のタイムチャートである。
ＩＣ３０では一度に最大ｎビット分の電流が流れるのに
対し、本発明のドライバＩＣ５０ではｎ／ｍビットずつ
オンするため、その最大電流値が１／ｍに低減されるこ
とになる。図７は本発明のライン印字ヘッド用ドライバ
回路のブロック図、図８は本発明のライン印字ヘッド用
ドライバ回路のタイムチャートである。
【００３１】図７において、５７はＬＥＤヘッドであり
、該ＬＥＤヘッド５７は印字するラインに沿って１列に
配列されたＮ個のドライバＩＣ５０によって構成される
。３６は各ドライバＩＣ５０に対応して配設されたＮ個
のｎビット書込素子である。該ｎビット書込素子３６は
ｎ個の書込素子から成っており、各書込素子は上記ＯＵ
Ｔ１ 〜ＯＵＴｎ 端子にそれぞれ接続されている。
、該ＬＥＤヘッド５７は印字するラインに沿って１列に
配列されたＮ個のドライバＩＣ５０によって構成される
。３６は各ドライバＩＣ５０に対応して配設されたＮ個
のｎビット書込素子である。該ｎビット書込素子３６は
ｎ個の書込素子から成っており、各書込素子は上記ＯＵ
Ｔ１ 〜ＯＵＴｎ 端子にそれぞれ接続されている。
【００３２】また、上記ＬＥＤヘッド５７は、ＤＡＴＡ
入力、ＣＬＯＣＫ入力、ＬＯＡＤ入力、ＳＴＲＯＢＥ入
力の各端子を有しており、各ドライバＩＣ５０は、ＤＡ
ＴＡ入力、ＣＬＯＣＫ入力、ＬＯＡＤ入力、ＳＴＲＯＢ
Ｅ入力、ＤＡＴＡ出力、ＣＬＯＣＫ出力、ＬＯＡＤ出力
の各端子を有している。図８に示すように、上記ＳＴＲ
ＯＢＥ信号は、所定間隔で一定時間ごとに形成されるパ
ルス信号で構成される。
入力、ＣＬＯＣＫ入力、ＬＯＡＤ入力、ＳＴＲＯＢＥ入
力の各端子を有しており、各ドライバＩＣ５０は、ＤＡ
ＴＡ入力、ＣＬＯＣＫ入力、ＬＯＡＤ入力、ＳＴＲＯＢ
Ｅ入力、ＤＡＴＡ出力、ＣＬＯＣＫ出力、ＬＯＡＤ出力
の各端子を有している。図８に示すように、上記ＳＴＲ
ＯＢＥ信号は、所定間隔で一定時間ごとに形成されるパ
ルス信号で構成される。
【００３３】ドライバＩＣ５０が１個についてｎビット
の出力を行うとすると、１回目のＳＴＲＯＢＥ信号の入
力によって各ドライバＩＣ５０において最大ｎ／ｍビッ
トの書込素子がオンされ、Ｎ個のドライバＩＣ５０では
最大Ｎ・ｎ／ｍビットの書込素子がオンされることにな
る。２回目のＳＴＲＯＢＥ信号が入力された場合も同様
であり、ｍ＋１回目のＳＴＲＯＢＥ信号の入力によって
すべての書込素子はオフされる。
の出力を行うとすると、１回目のＳＴＲＯＢＥ信号の入
力によって各ドライバＩＣ５０において最大ｎ／ｍビッ
トの書込素子がオンされ、Ｎ個のドライバＩＣ５０では
最大Ｎ・ｎ／ｍビットの書込素子がオンされることにな
る。２回目のＳＴＲＯＢＥ信号が入力された場合も同様
であり、ｍ＋１回目のＳＴＲＯＢＥ信号の入力によって
すべての書込素子はオフされる。
【００３４】このように、１本のＳＴＲＯＢＥ信号線で
、最大電流値を１／ｍに低減することが可能となる。 なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々変形することが可能であり
、これらを本発明の範囲から排除するものではない。
、最大電流値を１／ｍに低減することが可能となる。 なお、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づいて種々変形することが可能であり
、これらを本発明の範囲から排除するものではない。
【００３５】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ｎビットの書込素子を有するドライバＩＣをＮ個
配列して１ラインを構成していて、各ドライバＩＣは、
ｎビットシフトレジスタ、ｎビットラッチ回路、ＡＮＤ
ゲート回路、ドライバ回路及びスイッチング回路とから
成る。そして、スイッチング回路は、複数のパルスから
成るＳＴＲＯＢＥ信号を受けると、各パルスに対応して
、上記ＡＮＤゲート回路の各ブロックに順次スイッチ信
号をＡＮＤゲート回路に送り、上記ＡＮＤゲート回路は
、上記ｎビットラッチ回路からのＤＡＴＡ信号と、上記
スイッチング回路からの各ブロックごとのスイッチ信号
を受けて論理和をとり、ドライバ回路に送る。
れば、ｎビットの書込素子を有するドライバＩＣをＮ個
配列して１ラインを構成していて、各ドライバＩＣは、
ｎビットシフトレジスタ、ｎビットラッチ回路、ＡＮＤ
ゲート回路、ドライバ回路及びスイッチング回路とから
成る。そして、スイッチング回路は、複数のパルスから
成るＳＴＲＯＢＥ信号を受けると、各パルスに対応して
、上記ＡＮＤゲート回路の各ブロックに順次スイッチ信
号をＡＮＤゲート回路に送り、上記ＡＮＤゲート回路は
、上記ｎビットラッチ回路からのＤＡＴＡ信号と、上記
スイッチング回路からの各ブロックごとのスイッチ信号
を受けて論理和をとり、ドライバ回路に送る。
【００３６】したがって、ＬＥＤヘッドの基板上に１本
のＳＴＲＯＢＥ信号線を配線するだけで、ＬＥＤヘッド
の最大電流値を低下させることができ、ＬＥＤヘッドの
基板の面積を小さくすることが可能となって、低コスト
で小型のＬＥＤヘッドを提供することができる。また、
ＳＴＲＯＢＥ信号線の数が減るので、制御基板の面積も
小さくすることができるとともにＬＥＤヘッドを接続す
るコネクタ、及びコネクタの端子数を減らすことができ
、コストを低減するとともに小型化することができる。
のＳＴＲＯＢＥ信号線を配線するだけで、ＬＥＤヘッド
の最大電流値を低下させることができ、ＬＥＤヘッドの
基板の面積を小さくすることが可能となって、低コスト
で小型のＬＥＤヘッドを提供することができる。また、
ＳＴＲＯＢＥ信号線の数が減るので、制御基板の面積も
小さくすることができるとともにＬＥＤヘッドを接続す
るコネクタ、及びコネクタの端子数を減らすことができ
、コストを低減するとともに小型化することができる。
【図１】本発明の実施例を示すライン印字ヘッド用ドラ
イバ回路におけるドライバＩＣの回路図である。
イバ回路におけるドライバＩＣの回路図である。
【図２】従来の電子写真プリンタの概略構成図である。
【図３】ドライバＩＣの回路図である。
【図４】従来のＬＥＤヘッドのドライバ回路図である。
【図５】ＬＥＤヘッドのドライバ回路における入力信号
と出力信号のタイムチャートである。
と出力信号のタイムチャートである。
【図６】スイッチング回路の概略図である。
【図７】本発明のライン印字ヘッド用ドライバ回路のブ
ロック図である。
ロック図である。
【図８】本発明のライン印字ヘッド用ドライバ回路のタ
イムチャートである。
イムチャートである。
３６ ｎビット書込素子
５０ ドライバＩＣ
５１ ｎビットシフトレジスタ５２
ｎビットラッチ回路 ５３ ＡＮＤゲート回路 ５４ ドライバ回路 ５５ スイッチング回路
ｎビットラッチ回路 ５３ ＡＮＤゲート回路 ５４ ドライバ回路 ５５ スイッチング回路
Claims (1)
- 【請求項１】 ｎビットの書込素子を有するドライバ
ＩＣをＮ個配列して１ラインを構成するライン印字ヘッ
ド用ドライバ回路において、（ａ）各ドライバＩＣは、
ｎビットシフトレジスタ、ｎビットラッチ回路、ＡＮＤ
ゲート回路、ドライバ回路及びスイッチング回路とから
成り、（ｂ）上記ｎビットシフトレジスタは、ＣＬＯＣ
Ｋ信号に同期してＤＡＴＡ信号を受け、（ｃ）上記ｎビ
ットラッチ回路は、ＬＯＡＤ信号を受けてｎビットシフ
トレジスタからのＤＡＴＡ信号をラッチし、（ｄ）上記
ＡＮＤゲート回路は、ｍ個のブロックに分けられていて
、上記ｎビットラッチ回路からのＤＡＴＡ信号と、上記
スイッチング回路からの各ブロックごとのスイッチ信号
を受けて論理和をとり、（ｅ）上記ドライバ回路は、上
記ＡＮＤゲート回路からの信号を受けて各書込素子に信
号を送り、（ｆ）上記スイッチング回路は、複数のパル
スから成るＳＴＲＯＢＥ信号を受け、各パルスに対応し
て、上記ＡＮＤゲート回路の各ブロックに順次スイッチ
信号を送ることを特徴とするライン印字ヘッド用ドライ
バ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3097781A JPH04329158A (ja) | 1991-04-30 | 1991-04-30 | ライン印字ヘッド用ドライバ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3097781A JPH04329158A (ja) | 1991-04-30 | 1991-04-30 | ライン印字ヘッド用ドライバ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04329158A true JPH04329158A (ja) | 1992-11-17 |
Family
ID=14201372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3097781A Withdrawn JPH04329158A (ja) | 1991-04-30 | 1991-04-30 | ライン印字ヘッド用ドライバ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04329158A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7648227B2 (en) | 2005-10-31 | 2010-01-19 | Hewlett-Packard Development Company, L.P. | Fluid ejection device with data signal latch circuitry |
-
1991
- 1991-04-30 JP JP3097781A patent/JPH04329158A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7648227B2 (en) | 2005-10-31 | 2010-01-19 | Hewlett-Packard Development Company, L.P. | Fluid ejection device with data signal latch circuitry |
| US8172368B2 (en) | 2005-10-31 | 2012-05-08 | Hewlett-Packard Development Company, L.P. | Fluid ejection device with data signal latch circuitry |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755406B2 (ja) | データ・ラッチの選択用トークン・ビットを有するドットプリンタおよびそのプリンタに使用するドライバ回路 | |
| KR920005193B1 (ko) | 통신 단말 장치 | |
| JPH09136445A (ja) | 小型プリンタ | |
| WO2000076776A1 (fr) | Tete d'impression thermique | |
| US7106103B2 (en) | Selectable integrated circuit interface | |
| JPH04329158A (ja) | ライン印字ヘッド用ドライバ回路 | |
| EP0751003B1 (en) | Printing apparatus using detachable printing head | |
| US4956717A (en) | Method of and apparatus for controller duplex page printer | |
| JP3424530B2 (ja) | プリンタ装置 | |
| JP2783949B2 (ja) | Ｌｅｄプリンタ | |
| JPH04329159A (ja) | 階調ｌｅｄアレイ駆動方法 | |
| KR100398032B1 (ko) | 소형프린터 | |
| JP2792664B2 (ja) | 発光素子の駆動制御装置 | |
| JP2767245B2 (ja) | 記録ヘッドのプリント制御方法 | |
| JP3522289B2 (ja) | 階調制御回路及びプリンタ | |
| JP3226841B2 (ja) | プリンタ装置 | |
| JP3016314B2 (ja) | ページプリンタ | |
| JPS62216748A (ja) | 記録装置 | |
| JP2710432B2 (ja) | プリンタ及びプリントヘッド | |
| JP2941654B2 (ja) | 駆動回路 | |
| JP2790304B2 (ja) | プリンタの印字制御装置 | |
| JPS63138880A (ja) | メモリ制御方法 | |
| JPH02209266A (ja) | 発光素子の駆動制御装置 | |
| JPS6323464A (ja) | フアクシミリ兼用印字装置 | |
| JPH08132669A (ja) | Ｌｅｄプリンタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980711 |