JPH04328847A - 集積回路のレイアウトシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、集積回路およびその設
計を支援するレイアウトシステムに利用され、特に、Ｌ
ＳＩ（大規模集積回路）の入出力機能を実現するチップ
周辺部のレイアウト方式に関する。

【０００２】

【従来の技術】図１５は従来の集積回路のレイアウトシ
ステムの一例の要部を示すブロック構成図である。

【０００３】本従来例のレイアウトシステム６０は、入
出力ブロックをチップ周辺に配置する入出力ブロック配
置手段６１と、機能マクロブロック（以下、マクロブロ
ックという。）をチップの内部領域に配置するマクロブ
ロック配置手段６２と、マクロブロック間と、マクロブ
ロック−入出力ブロック間との配線を行うマクロ間、マ
クロ−入出力ブロック間配線手段６５とを含んでいる。

【０００４】本従来例の動作は、図１６に示すように、
まず、入出力ブロック配置処理を行い（ステップＳ３１
）、次いで、マクロブロック配置処理を行い（ステップ
Ｓ３２）、そして、最後に、マクロブロック間と、マク
ロブロック−入出力ブロック間の配線処理を行う（ステ
ップＳ３３）。

【０００５】このようにしてレイアウトされた実際のチ
ップレイアウトは、図１７に示すように、マクロブロッ
ク３５をチップ１の内部領域に、入出力ブロック３６を
チップ周辺部の各辺にそれぞれ配置し、チップの四隅に
は入出力ブロックの一つであるコーナーブロック３７を
配置していた。ここで、入出力ブロック３６は図１８に
示すように、入出力バッファ（以下、バッファという。 ）３８と、それに接続されたボンディングパッド（以下
、パッドという。）３９とにより構成され、バッファ３
８には電源配線パタン４０が含まれている。また、コー
ナーブロック３７は、図１９に示すように、両側に置か
れる入出力ブロックの電源配線パタン同士を接続するた
めの電源配線パタン４１を含んだ構成になっている。

【０００６】図２０に示すように、入出力ブロック３６
に含まれるパッド３９は後にＬＳＩのチップ組立時にリ
ードフレーム４３とボンディング線４２により接続され
るためあらかじめ定められた位置に配置しなければなら
ず、入出力ブロック３６の配置においてはパッド３９が
この位置を守るような位置に入出力ブロック３６を配置
しなければならない。従って、特にパッド数の多いチッ
プの場合、あらかじめ横幅が充分小さい入出力ブロック
３６を用意しておかなければこれらの制約を守って入出
力ブロックを配置することはできない。またチップのコ
ーナー部にはコーナーブロック３７が置かれるため通常
の入出力ブロック３６すなわちパッド３９を配置するこ
とはできず、コーナー部の領域を有効に活用することは
できなかった。

【０００７】

【発明が解決しようとする課題】前述したように、従来
のレイアウトシステムによりレイアウトされたＬＳＩの
チップレイアウトは、特に、その周辺部において入出力
ブロック間の隙間、コーナー部の未使用領域など無駄な
領域が多く、特にパッド数の多いチップにおいてパッド
を置く領域が不足するなどの欠点があった。

【０００８】本発明の目的は、前記の欠点を除去するこ
とにより、チップ周辺部の領域を有効に活用することが
でき、チップ面積を小さくできる集積回路およびそのレ
イアウトシステムを提供することにある。

【０００９】

【課題を解決するための手段】本発明の集積回路は、チ
ップの内部領域に配置された機能マクロブロックと、こ
の機能マクロブロックの周辺に配置された入出力ブロッ
クとを含むレイアウトを有する集積回路において、前記
入出力ブロックとチップ外枠との間に配置されたボンデ
ィングパッドと、このボンディングパッドと前記入出力
ブロック間の配線とを含むレイアウトを有することを特
徴とする。

【００１０】また、本発明のレイアウトシステムは、チ
ップの内部領域に機能マクロブロックを配置する機能マ
クロブロック配置手段と、この機能マクロブロックの周
辺に入出力ブロックを配置する入出力ブロック配置手段
と、前記機能ブロック間および前記機能ブロックと前記
入出力ブロックとの間の配線を行うマクロ間、マクロ−
入出力ブロック間配線手段とを備えた集積回路のレイア
ウトシステムにおいて、前記入出力ブロック配置手段は
、前記入出力ブロックからボンディングパッドを分離し
、この分離されたボンディングパッドを前記入出力ブロ
ックとチップ外枠との間に配置する手段を含み、配置さ
れた前記入出力ブロックの配置を前記機能マクロブロッ
クとの接続関係において改善する入出力ブロック配置改
善手段と、前記ボンディングパッドを対応する前記入出
力ブロックとの間の配線を行う入出力ブロック−パッド
間配線手段とを備えたことを特徴とする。

【００１１】

【作用】入出力ブロックからパッドを分離し、分離され
たパッドをコーナーブロックを含む入出力ブロックとチ
ップ外枠との間に配置し、配置されたパッドと対応する
入出力ブロックとの間を配線により接続する。

【００１２】従って、パッド配置位置の制約にとらわれ
ずに入出力ブロックを配置することができ、またチップ
のコーナー近辺にもパッドを配置することができ、結果
として、チップ周辺部の領域の有効活用を図り、チップ
面積を縮小することが可能となる。

【００１３】

【実施例】以下、本発明の実施例について図面を参照し
て説明する。

【００１４】図１（ａ）および（ｂ）は本発明のＬＳＩ
の一実施例を示すレイアウト図である。なお図１（ｂ）
は図１（ａ）の部分拡大図である。

【００１５】本実施例のＬＳＩは、チップ１の内部領域
に配置されたマクロブロック２と、このマクロブロック
２の周辺に配置されたコーナーブロック４を含む入出力
ブロック３とを含むレイアウトを有するＬＳＩにおいて
、本発明の特徴とするところの、入出力ブロック３およ
びコーナーブロック４とチップ外枠との間に配置された
パッド５と、このパッド５の端子８と入出力ブロック３
の端子７間を接続した配線６とを含むレイアウトを有し
、入出力ブロック３はパッドを有しない構成である。

【００１６】図２は本発明の集積回路のレイアウトシス
テムの一実施例の要部を示すブロック構成図、および図
３はその入出力環境を示す説明図である。

【００１７】図３によると、本実施例のレイアウトシス
テム６０ａは、デザインルールファイル５０、下地ファ
イル５１、パッド割当ファイル５２、入出力ブロックラ
イブラリファイル５３、およびマクロブロックライブラ
リファイル５４からの各データと、回路接続情報５５と
を入力し、レイアウトを行い、チップ全体レイアウト５
６を出力する。

【００１８】そして、図２によると、本実施例のレイア
ウトシステムは、チップの周辺にコーナーブロックを含
む入出力ブロックを配置する入出力ブロック配置手段６
１と、チップの内部領域にマクロブロックを配置するマ
クロブロック配置手段６２と、マクロブロック間および
マクロブロックと入出力ブロックとの間の配線を行うマ
クロ間、マクロ−入出力ブロック間配線手段６５とを備
えた集積回路のレイアウトシステム６０ａにおいて、本
発明の特徴とするところの、入出力ブロック配置手段６
１は、入出力ブロックからパッドを分離し、この分離さ
れたパッドを入出力ブロックとチップ外枠との間に配置
する手段を含み、配置された入出力ブロックの配置をマ
クロブロックとの接続関係において改善する入出力ブロ
ック配置改善手段６３と、この配置されたボンディング
パッドと対応する入出力ブロックとの間の配線を行う入
出力ブロック−パッド間配線手段６４とを備えている。

【００１９】次に、本実施例のレイアウトシステムの動
作について、図３〜図１０を参照して説明する。ここで
、図４は全体の動作を示す流れ図、図５は入出力ブロッ
ク−パッド間配線処理を示す流れ図、図６〜図１０は各
処理の詳細を示すレイアウト図である。

【００２０】図４において、ステップＳ１の入出力ブロ
ック配置処理では、図３の入出力環境に示すように、決
められたサイズの枠内にパッド座標が記述された下地フ
ァイル５１、特定のパッドに割り当てたい入出力ブロッ
クを指定したパッド割当ファイル５２、入出力ブロック
ライブラリファイル５３、および回路接続情報５５を読
み込み入出力ブロックの初期配置を行う。図６は入出力
ブロック配置後のレイアウト図である。入出力ブロック
１０および１１は、パッド割当ファイル５２によりそれ
ぞれパッド１２および１３に接続されるように指定され
ているので、それらのパッドに近接した位置に配置され
る。その他の入出力ブロックは特に指定が無いため残り
のパッドにそれぞれ対応した位置に配置される。

【００２１】次に、ステップＳ２のマクロブロック配置
処理では、マクロブロックをマクロブロックライブラリ
ファイル５４より参照し入出力ブロックで囲まれた枠内
に配置する。この際各マクロブロックの配置位置は回路
接続情報５５を参照し接続関係の強いマクロ同士が近接
するように決定される。図７はマクロブロック配置後の
レイアウト図であり、枠１４内が配置されたマクロブロ
ックである。

【００２２】次に、ステップＳ３の入出力ブロック配置
改善処理では、既に初期配置されている入出力ブロック
をマクロブロックとの接続関係により配置改善する。図
８はこの配置改善処理の例である。入出力ブロック１５
はマクロブロック１８と、入出力ブロック１６はマクロ
ブロック１７とそれぞれ接続関係があるため、これら二
つの入出力ブロック１５と１６とを入れ換えることによ
って配置を改善する。この時点で入出力ブロックの配置
座標が確定し同時に入出力ブロックとパッドの対応関係
が確定する。

【００２３】次に、ステップＳ４の入出力ブロック−パ
ッド間配線処理では、入出力ブロックとそれに対応した
パッドとの間を接続する配線を生成する。図５はこの配
線処理の詳細な流れ図である。ステップＳ１１の配線パ
タン決定処理では、入出力ブロックとパッドの位置関係
により配線の形態、引出し方向を決定する。図９はこの
決定処理の例であるが、パッド１９は対応する入出力ブ
ロック２１に対し左側にあるのでパッド１９の右方向か
ら引出し、さらに上方向に折れ曲がり入出力ブロック２
１に到達する配線パタンが選択される。またパッド２０
は入出力ブロック２２と縦方向に揃った位置にあるので
パッド２０の上方向から垂直に入出力ブロック２２に到
達するパタンが選択される。

【００２４】次に、ステップＳ１２の端子設定処理では
、ステップＳ１１で決定された配線の引出し辺に端子を
設定する。この際配線幅、最小配線間隔等のデザインル
ールをデザインルールファイル５０より読み込む。図１
０はその処理例を示すレイアウト図である。図１０にお
いて、パッド２３はその右辺より配線を引き出すのでパ
ッド２３の右辺上端から配線幅ｗの１／２下側に端子２
７を設定する。入出力ブロック２５に関しては、パッド
２３に最も近い下辺左端より配線幅ｗ＋配線間最小間隔
ｓの１／２右側に端子２８を設定する。一方、パッド２
４と入出力ブロック２６はそれぞれの上辺、下辺の同一
ｘ座標位置に端子２９および３０を設定する。その後、
ステップＳ１３の配線処理で設定した端子間を結ぶ配線
を生成する。このとき、配線領域が不足する場合は入出
力ブロックのみを移動し、パッドは最初に下地ファイル
５１で与えられた位置に固定して扱う。図１（ａ）は配
線処理後のレイアウト例であり、入出力ブロック３は配
線６によりコーナーブロック４近辺のパッド５に接続さ
れている。図１（ｂ）は特定の入出力ブロック３ａとパ
ッド５ａについて記述したものであり、端子設定処理で
あらかじめ決められた端子７および８間を配線６ａで接
続している。

【００２５】次に、ステップＳ５のマクロ間、マクロ−
入出力ブロック間配線処理では、従来のシステムと同様
にマクロ間とマクロ−入出力ブロック間の配線を行うが
、このとき、入出力ブロック位置は動かさないように固
定して配線を生成する。このようにして、図３に示され
るような最終的なチップ全体レイアウト５６を得る。

【００２６】以上の実施例の説明においては、パッドの
位置は一たん配置されたら動かすことができない固定的
配置としたが、パッドの配置位置を入出力ブロックとの
関係において、ある程度可変可能であれば、配線処理を
より合理的に行うことができる。以下、このような処理
手段を入出力ブロック−パッド間配線手段が含む場合に
ついて説明する。

【００２７】図１１はそれを適用したシステムの入出力
環境を示す説明図、および図１２はその入出力ブロック
−パッド間配線処理手段の動作を示す流れ図である。図
１２においては、図５に対してパッド配置改善処理（ス
テップＳ２２）が追加されており、また、図１１におい
ては、図３に対して下地ファイル５１ａの内容が異なっ
ている点を除き、他は同様である。図１１の下地ファイ
ル５１ａにおけるパッドの配置座標は、図３の下地ファ
イル５１とは異なり初期配置の座標と移動可能な範囲が
それぞれのパッドに関して記述されている。

【００２８】図１３は入出力ブロック３１とパッド３２
の位置関係を示したもので、３３は現在の配置座標のま
まで予想される配線パタン、３４はパッド３２の移動可
能な可動範囲を示している。図１２のステップＳ２２で
のパッド配置改善処理は、ステップＳ２１の配線パタン
決定処理においてパッドと入出力ブロックの位置関係か
ら図１３に示すような折れ曲がった配線パタン３３が予
想される場合、パッド３２をその可動範囲３４内で移動
させて、図１４に示すような直線的な配線パタン３３ａ
にすることが可能であれば、そのようにパッドを移動さ
せる処理を行う。これにより入出力ブロック−パッド間
の折れ曲がり配線を減らし配線領域の増加を防止する。

【００２９】

【発明の効果】以上説明したように、本発明は、ＬＳＩ
のレイアウトに通常用いられる入出力ブロックからパッ
ドを分離し、入出力ブロックとパッド間を配線で接続す
る方式をとることによって、パッド配置位置の制約にと
らわれずに入出力ブロックを配置することができ、また
チップのコーナー近辺にもパッドを配置することが可能
となるため、チップ周辺部の領域を有効に活用すること
ができ、チップ面積を縮小できる効果がある。

【図面の簡単な説明】

【図１】本発明の集積回路の一実施例を示すレイアウト
図。

【図２】本発明のレイアウトシステムの一実施例の要部
を示すブロック構成図。

【図３】その入出力環境を示す説明図。

【図４】その全体の動作を示す流れ図。

【図５】その入出力ブロック−パッド間配線処理を示す
流れ図。

【図６】その入出力ブロック配置処理の詳細を示すレイ
アウト図。

【図７】そのマクロブロック配置処理の詳細を示すレイ
アウト図。

【図８】その入出力ブロック配置改善処理の詳細を示す
レイアウト図。

【図９】その配線処理の詳細を示すレイアウト図。

【図１０】その端子設定処理の詳細を示すレイアウト図
。

【図１１】本発明のレイアウトシステムの一実施例の他
の入力環境を示す説明図。

【図１２】その入出力ブロック−パッド間配線処理を示
す流れ図。

【図１３】その配線改善処理の詳細を示すレイアウト図
。

【図１４】その配線改善処理の詳細を示すレイアウト図
。

【図１５】従来例のレイアウトシステムの要部を示すブ
ロック構成図。

【図１６】その動作を示す流れ図。

【図１７】従来の集積回路の一例を示すレイアウト図。

【図１８】その入出力ブロックの一例を示すレイアウト
図。

【図１９】そのコーナーブロックの一例を示すレイアウ
ト図。

【図２０】そのチップ組立時を説明するためのレイアウ
ト図。

【符号の説明】

１　　チップ ２、１７、１８、３５　　マクロブロック３、３ａ、１
０、１１、１５、１６、２１、２２、２５、２６、３１
、３６　　入出力ブロック４、３７　　コーナーブロッ
ク ５、５ａ、１２、１３、１９、２０、２３、２４、３２
、３９　　パッド６、６ａ配線 ７、８、２７〜３０　　端子 １４　　枠 ３３、３３ａ　　配線パタン ３４　　可動範囲 ３８　　バッファ ４０、４１　　電源配線パタン ４２　　ボンディング線 ４３　　リードフレーム ５０　　デザインルールファイル ５１、５１ａ　　下地ファイル ５２　　パッド割当ファイル ５３　　入出力ブロックライブラリファイル５４　　マ
クロブロックライブラリファイル５５　　回線接続情報 ５６　　チップ全体レイアウト ６０、６０ａ　　レイアウトシステム ６１　　入出力ブロック配置手段 ６２　　マクロブロック配置手段 ６３　　入出力ブロック配置改善手段 ６４　　入出力ブロック−パッド間配線手段６５　　マ
クロ間、マクロ−入出力ブロック間配線手段Ｓ１〜Ｓ５
、Ｓ１１〜Ｓ１３、Ｓ２１〜Ｓ２４、Ｓ３１〜Ｓ３３　
　ステップ

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　チップの内部領域に配置された機能マ
   クロブロックと、この機能マクロブロックの周辺に配置
   された入出力ブロックとを含むレイアウトを有する集積
   回路において、前記入出力ブロックとチップ外枠との間
   に配置されたボンディングパッドと、このボンディング
   パッドと前記入出力ブロック間の配線とを含むレイアウ
   トを有することを特徴とする集積回路。
2. 【請求項２】　　チップの内部領域に機能マクロブロッ
   クを配置する機能マクロブロック配置手段と、この機能
   マクロブロックの周辺に入出力ブロックを配置する入出
   力ブロック配置手段と、前記機能ブロック間および前記
   機能ブロックと前記入出力ブロックとの間の配線を行う
   マクロ間、マクロ−入出力ブロック間配線手段とを備え
   た集積回路のレイアウトシステムにおいて、前記入出力
   ブロック配置手段は、前記入出力ブロックからボンディ
   ングパッドを分離し、この分離されたボンディングパッ
   ドを前記入出力ブロックとチップ外枠との間に配置する
   手段を含み、配置された前記入出力ブロックの配置を前
   記機能マクロブロックとの接続関係において改善する入
   出力ブロック配置改善手段と、前記ボンディングパッド
   を対応する前記入出力ブロックとの間の配線を行う入出
   力ブロック−パッド間配線手段とを備えたことを特徴と
   するレイアウトシステム。