JPH04317369A - バイポーラトランジスタ構成体及びｂｉｃｍｏｓｉｃ製造方法 - Google Patents
バイポーラトランジスタ構成体及びｂｉｃｍｏｓｉｃ製造方法Info
- Publication number
- JPH04317369A JPH04317369A JP4027579A JP2757992A JPH04317369A JP H04317369 A JPH04317369 A JP H04317369A JP 4027579 A JP4027579 A JP 4027579A JP 2757992 A JP2757992 A JP 2757992A JP H04317369 A JPH04317369 A JP H04317369A
- Authority
- JP
- Japan
- Prior art keywords
- region
- collector
- layer
- emitter
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 125000004429 atom Chemical group 0.000 claims abstract description 43
- 125000004437 phosphorous atom Chemical group 0.000 claims abstract description 15
- 239000007943 implant Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 29
- 125000006850 spacer group Chemical group 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 17
- 239000000969 carrier Substances 0.000 claims description 14
- 238000002955 isolation Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000000137 annealing Methods 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 9
- 230000003287 optical effect Effects 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 111
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical group [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- -1 SAT nitride Chemical class 0.000 description 1
- 229910007277 Si3 N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
- H01L29/0826—Pedestal collectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8248—Combination of bipolar and field-effect technology
- H01L21/8249—Bipolar and MOS technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、レトログレード「Ｎウ
エル」サブエミッタコレクタを組込んだ新規な集積回路
バイポーラトランジスタ構成体に関するものである。本
発明は、特に、ＢＩＣＭＯＳ集積回路に適用可能なもの
であって、新規なバイポーラトランジスタ構成体を製造
するための新規なＢＩＣＭＯＳプロセス即ち製造方法を
提供している。本発明は、ＣＭＯＳトランジスタ構成体
製造方法から選択したマスクシーケンスを使用しており
、新規なバイポーラトランジスタ構成体を形成するため
に本発明に従ってマスクが修正されている。
エル」サブエミッタコレクタを組込んだ新規な集積回路
バイポーラトランジスタ構成体に関するものである。本
発明は、特に、ＢＩＣＭＯＳ集積回路に適用可能なもの
であって、新規なバイポーラトランジスタ構成体を製造
するための新規なＢＩＣＭＯＳプロセス即ち製造方法を
提供している。本発明は、ＣＭＯＳトランジスタ構成体
製造方法から選択したマスクシーケンスを使用しており
、新規なバイポーラトランジスタ構成体を形成するため
に本発明に従ってマスクが修正されている。
【０００２】
【従来の技術】一般化した従来の集積回路バイポーラＮ
ＰＮトランジスタ構成体１０を図１に示してある。バイ
ポーラトランジスタ構成体１０は、バイポーラ及びＢＩ
ＣＭＯＳの両方の集積回路において使用され、且つ図１
の例においては、Ｐ型半導体物質からなる基板ＳＵＢ上
に製造されている。埋め込みコレクタ層ＢＣＬが、従来
のマスク、エッチ及び注入シーケンスを使用して、該基
板内に形成されている。比較的ゆっくりと拡散するＮ型
アンチモン原子のＮ＋濃度を、該ＢＣＬマスクを介して
注入させ、埋め込みコレクタ層を形成する。チャンネル
ストップ領域ＣＨＳＴが、Ｐ型ボロン原子のＰ＋濃度を
注入させるためのマスク、エッチ及び注入シーケンスを
使用して、該ＢＣＬの両側に形成されている。これらの
チャンネルストップ領域ＣＨＳＴは、ＢＣＬと隣接する
集積回路領域との間の寄生ＭＯＳトランジスタ効果を防
止するものである。
ＰＮトランジスタ構成体１０を図１に示してある。バイ
ポーラトランジスタ構成体１０は、バイポーラ及びＢＩ
ＣＭＯＳの両方の集積回路において使用され、且つ図１
の例においては、Ｐ型半導体物質からなる基板ＳＵＢ上
に製造されている。埋め込みコレクタ層ＢＣＬが、従来
のマスク、エッチ及び注入シーケンスを使用して、該基
板内に形成されている。比較的ゆっくりと拡散するＮ型
アンチモン原子のＮ＋濃度を、該ＢＣＬマスクを介して
注入させ、埋め込みコレクタ層を形成する。チャンネル
ストップ領域ＣＨＳＴが、Ｐ型ボロン原子のＰ＋濃度を
注入させるためのマスク、エッチ及び注入シーケンスを
使用して、該ＢＣＬの両側に形成されている。これらの
チャンネルストップ領域ＣＨＳＴは、ＢＣＬと隣接する
集積回路領域との間の寄生ＭＯＳトランジスタ効果を防
止するものである。
【０００３】単結晶のＮ型半導体物質を形成するエピタ
キシャル層ＥＰＩが前記基板上に付着形成されている。 エピタキシャル酸化物（ＳｉＯ２ ）の薄い保護層ＥＰ
ＩＯＸが前記ＥＰＩ層上に成長されており、且つ窒化シ
リコン（Ｓｉ３ Ｎ４ ）からなるパッシベーション層
ＳＩＮがＥＰＩＯＸの上に付着形成されている。次いで
、分離酸化物領域ＩＳＯＸが、従来の分離酸化物マスク
、エッチ及び酸化シーケンスにより形成される。この分
離酸化物領域ＩＳＯＸは、エピタキシャル島状部の形態
のバイポーラトランジスタ要素１０の活性区域を隣接す
るコンポーネントから分離している。
キシャル層ＥＰＩが前記基板上に付着形成されている。 エピタキシャル酸化物（ＳｉＯ２ ）の薄い保護層ＥＰ
ＩＯＸが前記ＥＰＩ層上に成長されており、且つ窒化シ
リコン（Ｓｉ３ Ｎ４ ）からなるパッシベーション層
ＳＩＮがＥＰＩＯＸの上に付着形成されている。次いで
、分離酸化物領域ＩＳＯＸが、従来の分離酸化物マスク
、エッチ及び酸化シーケンスにより形成される。この分
離酸化物領域ＩＳＯＸは、エピタキシャル島状部の形態
のバイポーラトランジスタ要素１０の活性区域を隣接す
るコンポーネントから分離している。
【０００４】それぞれのマスク、エッチ及び注入シーケ
ンスを使用して、コレクタシンク領域ＣＳ、コレクタ領
域Ｃ、ベース領域Ｂ及びエミッタ領域Ｅが、埋め込みコ
レクタ層ＢＣＬ上方のエピタキシャル層ＥＰ内に注入さ
れる。コレクタシンク領域ＣＳは、典型的に、該シンク
マスクを介してＮ型燐のＮ＋濃度で注入される。分離酸
化物領域は、汚染物をゲッターするためにＮ型原子で同
時的に注入することが可能である。ベース領域Ｂは、典
型的に、Ｐ型ボロン原子で注入される。コレクタ領域Ｃ
及びエミッタ領域Ｅは、例えば、Ｎ型砒素原子のＮ＋濃
度で注入される。
ンスを使用して、コレクタシンク領域ＣＳ、コレクタ領
域Ｃ、ベース領域Ｂ及びエミッタ領域Ｅが、埋め込みコ
レクタ層ＢＣＬ上方のエピタキシャル層ＥＰ内に注入さ
れる。コレクタシンク領域ＣＳは、典型的に、該シンク
マスクを介してＮ型燐のＮ＋濃度で注入される。分離酸
化物領域は、汚染物をゲッターするためにＮ型原子で同
時的に注入することが可能である。ベース領域Ｂは、典
型的に、Ｐ型ボロン原子で注入される。コレクタ領域Ｃ
及びエミッタ領域Ｅは、例えば、Ｎ型砒素原子のＮ＋濃
度で注入される。
【０００５】エミッタ領域Ｅが、該エミッタ領域下側の
活性ベース領域層ＡＢＬと共に、ベース領域Ｂ内に形成
されている。埋め込みコレクタ層ＢＣＬは、ＥＰＩ層の
半導体物質により、活性ベース層ＡＢＬ及びエミッタ領
域Ｅから分離されている。コレクタシンク領域ＣＳは、
コレクタ領域ＣをＮ＋ドープ領域を接続する埋め込みコ
レクタ層ＢＣＬと電気的に結合させている。トランジス
タ作用電子電流は、エミッタ領域Ｅから、活性ベース層
ＡＢＬを介して埋め込みコレクタ層ＢＣＬへ向かった垂
直方向である。この電子電流は、活性ベース層ＡＢＬに
より変調され、且つ図８のグラフに示した如く、活性ベ
ース層の実効ベース幅ＥＢＷを増加させるＥＰＩ層内の
Ｎ型原子の低濃度を介して通過せねばならない。
活性ベース領域層ＡＢＬと共に、ベース領域Ｂ内に形成
されている。埋め込みコレクタ層ＢＣＬは、ＥＰＩ層の
半導体物質により、活性ベース層ＡＢＬ及びエミッタ領
域Ｅから分離されている。コレクタシンク領域ＣＳは、
コレクタ領域ＣをＮ＋ドープ領域を接続する埋め込みコ
レクタ層ＢＣＬと電気的に結合させている。トランジス
タ作用電子電流は、エミッタ領域Ｅから、活性ベース層
ＡＢＬを介して埋め込みコレクタ層ＢＣＬへ向かった垂
直方向である。この電子電流は、活性ベース層ＡＢＬに
より変調され、且つ図８のグラフに示した如く、活性ベ
ース層の実効ベース幅ＥＢＷを増加させるＥＰＩ層内の
Ｎ型原子の低濃度を介して通過せねばならない。
【０００６】図８はエミッタ領域Ｅにおける表面から埋
め込みコレクタ層ＢＣＬの下方へかけての垂直分布に沿
ってのそれぞれのＰ及びＮ型ドーパント原子の濃度を対
数値で示したグラフである。表面から出発して、エミッ
タ領域Ｅ内において、正味濃度は２個のプラス記号が付
けられたＮ＋＋によって示される非常に高い濃度のＮ型
キャリアである。活性ベース層ＡＢＬ内のキャリアの正
味濃度は、ＥＰＩ層内のＮ型キャリアが比較的低濃度で
あるので、Ｐ型キャリアの中間濃度でありＥＰＩ層内に
延在している。従って、実効ベース幅ＥＢＷは、活性ベ
ース層ＡＢＬを介してＥＰＩ層内に延在している。図１
０の従来のバイポーラトランジスタ構成体におけるＥＰ
Ｉ層の中間部におけるＮ型原子の典型的な濃度は、例え
ば、２×１０１６アンチモン原子数／ｃｍ３ である。 変化されたコレクタ層ＢＣＬに近付くキャリアの正味濃
度はＮ型キャリアへシフトし、且つ埋め込みコレクタ層
ＢＣＬ内のＮ型原子の比較的高いＮ＋濃度へ増加する。
め込みコレクタ層ＢＣＬの下方へかけての垂直分布に沿
ってのそれぞれのＰ及びＮ型ドーパント原子の濃度を対
数値で示したグラフである。表面から出発して、エミッ
タ領域Ｅ内において、正味濃度は２個のプラス記号が付
けられたＮ＋＋によって示される非常に高い濃度のＮ型
キャリアである。活性ベース層ＡＢＬ内のキャリアの正
味濃度は、ＥＰＩ層内のＮ型キャリアが比較的低濃度で
あるので、Ｐ型キャリアの中間濃度でありＥＰＩ層内に
延在している。従って、実効ベース幅ＥＢＷは、活性ベ
ース層ＡＢＬを介してＥＰＩ層内に延在している。図１
０の従来のバイポーラトランジスタ構成体におけるＥＰ
Ｉ層の中間部におけるＮ型原子の典型的な濃度は、例え
ば、２×１０１６アンチモン原子数／ｃｍ３ である。 変化されたコレクタ層ＢＣＬに近付くキャリアの正味濃
度はＮ型キャリアへシフトし、且つ埋め込みコレクタ層
ＢＣＬ内のＮ型原子の比較的高いＮ＋濃度へ増加する。
【０００７】コレクタＣとベースＢとの間の間隔は、図
１において、コレクタベーススペーサ領域に対する一般
的な指定ＣＢＳにより表わされている。従来のプラクテ
ィスによれば、このコレクタベーススペーサ領域は、米
国特許第４，４９８，２２７号（Ｈｏｗｅｌｌ ｅｔ
ａｌ．）に記載される如きエピタキシャル層ＥＰＩ
の延長部とさせることが可能である。一方、コレクタベ
ーススペーサ領域は、例えば、米国特許第４，８４９，
３４４号（Ｄｅｓｂｉｅｎｓ ｅｔ ａｌ．）に記
載される如く、分離酸化物ＩＳＯＸ（ＳｉＯ２ ）の領
域により与えることが可能である。
１において、コレクタベーススペーサ領域に対する一般
的な指定ＣＢＳにより表わされている。従来のプラクテ
ィスによれば、このコレクタベーススペーサ領域は、米
国特許第４，４９８，２２７号（Ｈｏｗｅｌｌ ｅｔ
ａｌ．）に記載される如きエピタキシャル層ＥＰＩ
の延長部とさせることが可能である。一方、コレクタベ
ーススペーサ領域は、例えば、米国特許第４，８４９，
３４４号（Ｄｅｓｂｉｅｎｓ ｅｔ ａｌ．）に記
載される如く、分離酸化物ＩＳＯＸ（ＳｉＯ２ ）の領
域により与えることが可能である。
【０００８】図１のバイポーラトランジスタ構成体１０
のウエハ製造の最終段階において、ＥＰＩＯＸ層をエッ
チングし且つメタルコンタクト層を付着形成するために
、図１に示した如く、窒化シリコン層ＳＩＮを使用して
コンタクト画定用マスクが形成される。第一及び第二メ
タル（金属）層を、層間絶縁層により分離して付着形成
させることが可能であり、且つ最終的なパッシベーショ
ン層を設けることが可能である。
のウエハ製造の最終段階において、ＥＰＩＯＸ層をエッ
チングし且つメタルコンタクト層を付着形成するために
、図１に示した如く、窒化シリコン層ＳＩＮを使用して
コンタクト画定用マスクが形成される。第一及び第二メ
タル（金属）層を、層間絶縁層により分離して付着形成
させることが可能であり、且つ最終的なパッシベーショ
ン層を設けることが可能である。
【０００９】図１の従来のバイポーラトランジスタ構成
体１０の欠点は、ＥＰＩ層の比較的低いＮ濃度により発
生される比較的大きな実効ベース幅ＥＢＷが動作速度を
遅滞化させ且つＮＰＮトランジスタの容量を増加させる
ことである。更に、比較的低い電流密度におけるいわゆ
るカーク（Ｋｉｒｋ）効果の早期の開始により別の問題
が発生する。このカーク効果により、臨界的な電流密度
において、電流が更に増加すると実効ベース幅ＥＢＷを
増加させ、トランジスタの動作速度を遅滞化させる。こ
のカーク効果の不所望な開始は、トランジスタの活性電
子電流経路内のＥＰＩ層により提供される比較的低い導
電度即ち低濃度のキャリアと関係している。従来のバイ
ポーラトランジスタ構成体の比較的大きな実効ベース幅
ＥＢＷは、更に、増幅係数β＞１におけるトランジスタ
の最大周波数Ｆｔ、即ち単位利得以上における最大動作
周波数を制限している。
体１０の欠点は、ＥＰＩ層の比較的低いＮ濃度により発
生される比較的大きな実効ベース幅ＥＢＷが動作速度を
遅滞化させ且つＮＰＮトランジスタの容量を増加させる
ことである。更に、比較的低い電流密度におけるいわゆ
るカーク（Ｋｉｒｋ）効果の早期の開始により別の問題
が発生する。このカーク効果により、臨界的な電流密度
において、電流が更に増加すると実効ベース幅ＥＢＷを
増加させ、トランジスタの動作速度を遅滞化させる。こ
のカーク効果の不所望な開始は、トランジスタの活性電
子電流経路内のＥＰＩ層により提供される比較的低い導
電度即ち低濃度のキャリアと関係している。従来のバイ
ポーラトランジスタ構成体の比較的大きな実効ベース幅
ＥＢＷは、更に、増幅係数β＞１におけるトランジスタ
の最大周波数Ｆｔ、即ち単位利得以上における最大動作
周波数を制限している。
【００１０】
【発明が解決しようとする課題】本発明は、動作速度を
向上させ且つ容量を減少させるために実効ベース幅ＥＢ
Ｗを狭くした新規なバイポーラトランジスタ構成体を提
供することを目的とする。
向上させ且つ容量を減少させるために実効ベース幅ＥＢ
Ｗを狭くした新規なバイポーラトランジスタ構成体を提
供することを目的とする。
【００１１】本発明の別の目的とするところは、悪影響
を及ぼすカーク効果を減少させるために活性ベース層Ａ
ＢＬ下側のエピタキシャル層ＥＰＩ内のＮ型電荷キャリ
アの濃度を局所的に増加させることである。本発明は、
カーク効果の開始の臨界電流密度レベルを増加させてい
る。実効ベース幅ＥＢＷを減少させ且つカーク効果の開
始を遅くさせることにより、本発明は、更に、ＮＰＮバ
イポーラトランジスタ構成体の増幅係数βが単位利得又
はそれ以上を与える最大周波数Ｆｔを増加させている。
を及ぼすカーク効果を減少させるために活性ベース層Ａ
ＢＬ下側のエピタキシャル層ＥＰＩ内のＮ型電荷キャリ
アの濃度を局所的に増加させることである。本発明は、
カーク効果の開始の臨界電流密度レベルを増加させてい
る。実効ベース幅ＥＢＷを減少させ且つカーク効果の開
始を遅くさせることにより、本発明は、更に、ＮＰＮバ
イポーラトランジスタ構成体の増幅係数βが単位利得又
はそれ以上を与える最大周波数Ｆｔを増加させている。
【００１２】本発明の更に別の目的とするところは、バ
イポーラ集積回路及びＢＩＣＭＯＳ集積回路の両方に適
用可能な新規なバイポーラトランジスタ構成体を提供す
ることである。従って、本発明は、更に、新規なＢＩＣ
ＭＯＳ ＩＣ構成体を包含している。このために、本
発明は、ＣＭＯＳトランジスタ構成体の要素を形成する
のと同時にバイポーラトランジスタ構成体の新規な要素
を形成すべく修正されたＢＩＣＭＯＳマスクシーケンス
を使用する製造プロセス即ち方法を提供している。従っ
て、本発明の更に別の目的とするところは、処理ステッ
プを増加させることなしに、ＢＩＣＭＯＳ集積回路内に
改良したバイポーラトランジスタ構成体を製造するため
の新規なマスク、エッチ、注入及び酸化プロセスシーケ
ンス及び新規なマスク構成体を提供することである。
イポーラ集積回路及びＢＩＣＭＯＳ集積回路の両方に適
用可能な新規なバイポーラトランジスタ構成体を提供す
ることである。従って、本発明は、更に、新規なＢＩＣ
ＭＯＳ ＩＣ構成体を包含している。このために、本
発明は、ＣＭＯＳトランジスタ構成体の要素を形成する
のと同時にバイポーラトランジスタ構成体の新規な要素
を形成すべく修正されたＢＩＣＭＯＳマスクシーケンス
を使用する製造プロセス即ち方法を提供している。従っ
て、本発明の更に別の目的とするところは、処理ステッ
プを増加させることなしに、ＢＩＣＭＯＳ集積回路内に
改良したバイポーラトランジスタ構成体を製造するため
の新規なマスク、エッチ、注入及び酸化プロセスシーケ
ンス及び新規なマスク構成体を提供することである。
【００１３】
【課題を解決するための手段】本発明は、エミッタ領域
及び活性ベース領域層の下側に位置した埋め込みコレク
タ層内に形成される局所化したサブエミッタコレクタ（
ＳＥＣ）領域を与えている。このサブエミッタコレクタ
領域は、埋め込みコレクタ層からエピタキシャル層内へ
上方にレトログレード濃度で分散乃至は分布した比較的
高速で拡散するＮ型原子を有している。好適実施例にお
いては、この比較的高速で拡散するＮ型原子は、埋め込
みコレクタ層からエミッタ領域下側の活性ベース領域層
へ上方にレトログレード濃度で分布している。好適実施
例においては、比較的高速で拡散するＮ型原子は、埋め
込みコレクタ層内に比較的高いＮ＋濃度で選択的に注入
される燐原子である。このサブエミッタコレクタ領域は
、好適には、埋め込みコレクタ層の水平方向断面積の約
１０％乃至２０％の水平方向断面積部分を占有している
。
及び活性ベース領域層の下側に位置した埋め込みコレク
タ層内に形成される局所化したサブエミッタコレクタ（
ＳＥＣ）領域を与えている。このサブエミッタコレクタ
領域は、埋め込みコレクタ層からエピタキシャル層内へ
上方にレトログレード濃度で分散乃至は分布した比較的
高速で拡散するＮ型原子を有している。好適実施例にお
いては、この比較的高速で拡散するＮ型原子は、埋め込
みコレクタ層からエミッタ領域下側の活性ベース領域層
へ上方にレトログレード濃度で分布している。好適実施
例においては、比較的高速で拡散するＮ型原子は、埋め
込みコレクタ層内に比較的高いＮ＋濃度で選択的に注入
される燐原子である。このサブエミッタコレクタ領域は
、好適には、埋め込みコレクタ層の水平方向断面積の約
１０％乃至２０％の水平方向断面積部分を占有している
。
【００１４】本発明は、更に、相補的なＮＭＯＳ及びＰ
ＭＯＳトランジスタ構成体を包含するＣＭＯＳトランジ
スタ構成体と共に、新規なバイポーラＮＰＮトランジス
タ構成体を組込んだＢＩＣＭＯＳ集積回路構成体を提供
している。ＣＭＯＳトランジスタ構成体は、チャンネル
領域により離隔乃至は分離されているエピタキシャル層
内に形成されているソース領域及びドレイン領域を有し
ている。ゲートが、ゲート酸化物層により分離されて、
チャンネル領域上方に形成されている。初期的には、基
板内にＮウエルが形成され、ソース領域、ドレイン領域
及びチャンネル領域の下側に位置している。ＣＭＯＳト
ランジスタ構成体は、フィールド酸化物領域により取り
囲まれている。
ＭＯＳトランジスタ構成体を包含するＣＭＯＳトランジ
スタ構成体と共に、新規なバイポーラＮＰＮトランジス
タ構成体を組込んだＢＩＣＭＯＳ集積回路構成体を提供
している。ＣＭＯＳトランジスタ構成体は、チャンネル
領域により離隔乃至は分離されているエピタキシャル層
内に形成されているソース領域及びドレイン領域を有し
ている。ゲートが、ゲート酸化物層により分離されて、
チャンネル領域上方に形成されている。初期的には、基
板内にＮウエルが形成され、ソース領域、ドレイン領域
及びチャンネル領域の下側に位置している。ＣＭＯＳト
ランジスタ構成体は、フィールド酸化物領域により取り
囲まれている。
【００１５】本発明によれば、ＣＭＯＳトランジスタ構
成体のＮウエル（ＮＷＥＬＬ）は、同様に、基板からソ
ース領域、ドレイン領域及びチャンネル領域へエピタキ
シャル層内へ上方へレトログレード濃度で分散乃至は分
布している比較的高速で拡散するＮ型原子を有するレト
ロＮウエルである。同様に、バイポーラトランジスタ構
成体のサブエミッタコレクタ領域は、埋め込みコレクタ
層からエピタキシャル層内へ上方に局所化したレトログ
レード濃度で分布している比較的高速で拡散するＮ型原
子を有するレトロサブエミッタコレクタ領域である。別
の関連した特徴は、本発明は、バイポーラトランジスタ
構成体内において、フィールド酸化物から構成されてお
りコレクタ領域とベース領域との間に表面スペーサ領域
を与えていることである。
成体のＮウエル（ＮＷＥＬＬ）は、同様に、基板からソ
ース領域、ドレイン領域及びチャンネル領域へエピタキ
シャル層内へ上方へレトログレード濃度で分散乃至は分
布している比較的高速で拡散するＮ型原子を有するレト
ロＮウエルである。同様に、バイポーラトランジスタ構
成体のサブエミッタコレクタ領域は、埋め込みコレクタ
層からエピタキシャル層内へ上方に局所化したレトログ
レード濃度で分布している比較的高速で拡散するＮ型原
子を有するレトロサブエミッタコレクタ領域である。別
の関連した特徴は、本発明は、バイポーラトランジスタ
構成体内において、フィールド酸化物から構成されてお
りコレクタ領域とベース領域との間に表面スペーサ領域
を与えていることである。
【００１６】ＣＭＯＳレトログレード濃度Ｎウエルと同
様の構成の活性ベース層へ延在するＮ型原子のレトログ
レード濃度を有する新規なサブエミッタコレクタ領域の
利点は、それが実効ベース幅を実質的に減少しており、
その際にバイポーラトランジスタ構成体の動作速度を増
加させ且つ容量を減少させているということである。更
に、活性ベース層のコレクタ側におけるＮ型キャリアの
濃度が実質的に増加すると、カーク効果の開始点を実質
的に減少させ且つ単位利得又はそれ以上の利得における
最大動作周波数Ｆｔを増加させる。
様の構成の活性ベース層へ延在するＮ型原子のレトログ
レード濃度を有する新規なサブエミッタコレクタ領域の
利点は、それが実効ベース幅を実質的に減少しており、
その際にバイポーラトランジスタ構成体の動作速度を増
加させ且つ容量を減少させているということである。更
に、活性ベース層のコレクタ側におけるＮ型キャリアの
濃度が実質的に増加すると、カーク効果の開始点を実質
的に減少させ且つ単位利得又はそれ以上の利得における
最大動作周波数Ｆｔを増加させる。
【００１７】本発明は、更に、バイポーラ及びＣＭＯＳ
トランジスタ構成体を製造するための改良したＢＩＣＭ
ＯＳ製造プロセス即ち方法を提供している。本発明は、
基板内にバイポーラトランジスタ構成体の埋め込みコレ
クタ層を形成した後で且つエピタキシャル層の付着前に
、Ｎウエル画定マスク、エッチ及び注入シーケンスを使
用して、基板内にＣＭＯＳトランジスタ構成体のＮウエ
ルを形成するステップを与えている。本発明によれば、
該製造プロセスは、バイポーラトランジスタ構成体の埋
め込みコレクタ層上方にサブエミッタコレクタ画定用開
口を有するサブエミッタコレクタ画定マスクとしても前
記Ｎウエル画定マスクを構成することにより継続する。 本プロセス即ち方法は、更に、Ｎウエル画定マスク内に
開口を画定するＣＭＯＳ Ｎウエルを介して比較的高
速で拡散するＮ型原子を注入することにより進行する。 同時に、該比較的に高速で拡散するＮ型原子が、サブエ
ミッタコレクタ画定用開口を介して注入され、バイポー
ラトランジスタ構成体の埋め込みコレクタ層内にサブエ
ミッタコレクタ領域を形成する。
トランジスタ構成体を製造するための改良したＢＩＣＭ
ＯＳ製造プロセス即ち方法を提供している。本発明は、
基板内にバイポーラトランジスタ構成体の埋め込みコレ
クタ層を形成した後で且つエピタキシャル層の付着前に
、Ｎウエル画定マスク、エッチ及び注入シーケンスを使
用して、基板内にＣＭＯＳトランジスタ構成体のＮウエ
ルを形成するステップを与えている。本発明によれば、
該製造プロセスは、バイポーラトランジスタ構成体の埋
め込みコレクタ層上方にサブエミッタコレクタ画定用開
口を有するサブエミッタコレクタ画定マスクとしても前
記Ｎウエル画定マスクを構成することにより継続する。 本プロセス即ち方法は、更に、Ｎウエル画定マスク内に
開口を画定するＣＭＯＳ Ｎウエルを介して比較的高
速で拡散するＮ型原子を注入することにより進行する。 同時に、該比較的に高速で拡散するＮ型原子が、サブエ
ミッタコレクタ画定用開口を介して注入され、バイポー
ラトランジスタ構成体の埋め込みコレクタ層内にサブエ
ミッタコレクタ領域を形成する。
【００１８】本ＢＩＣＭＯＳプロセス即ち方法は、エピ
タキシャル層の付着形成、該エピタキシャル層内のＣＭ
ＯＳトランジスタ構成体のソース領域、ドレイン領域及
びチャンネル領域の形成、及び該エピタキシャル層内の
バイポーラトランジスタ構成体のコレクタ領域、ベース
領域及びエミッタ領域の形成の後に、少なくとも一つの
アニーリングステップを使用する。このアニーリングス
テップは、埋め込みコレクタ層内に注入した比較的高速
で拡散するＮ型原子の上方拡散を発生し、エピタキシャ
ル層を介して埋め込みコレクタ層から活性ベース領域層
へ分布したＮ型原子のレトログレード濃度を持ったサブ
エミッタコレクタ領域を形成する。同時に、ＣＭＯＳト
ランジスタ構成体内のＮウエルからの上方拡散はレトロ
Ｎウエルを与える。
タキシャル層の付着形成、該エピタキシャル層内のＣＭ
ＯＳトランジスタ構成体のソース領域、ドレイン領域及
びチャンネル領域の形成、及び該エピタキシャル層内の
バイポーラトランジスタ構成体のコレクタ領域、ベース
領域及びエミッタ領域の形成の後に、少なくとも一つの
アニーリングステップを使用する。このアニーリングス
テップは、埋め込みコレクタ層内に注入した比較的高速
で拡散するＮ型原子の上方拡散を発生し、エピタキシャ
ル層を介して埋め込みコレクタ層から活性ベース領域層
へ分布したＮ型原子のレトログレード濃度を持ったサブ
エミッタコレクタ領域を形成する。同時に、ＣＭＯＳト
ランジスタ構成体内のＮウエルからの上方拡散はレトロ
Ｎウエルを与える。
【００１９】レトログレード濃度サブエミッタコレクタ
領域の利点は、例えば２×１０１６乃至６×１０１６へ
少なくとも３倍乃至４倍のファクタだけ活性ベース層に
隣接するエピタキシャル層内のＮ型キャリアの濃度を改
善し且つ増加させることである。この増加されたエピタ
キシャル層内のＮ型電荷キャリアの効果は、コレクタを
活性ベース層へ近付く方向に移動させ且つ実効ベース幅
を減少させることである。本発明によれば、サブエミッ
タコレクタ領域及び付随するレトログレード濃度により
与えられるＮ型キャリアの増加された濃度が活性ベース
層を介してエミッタから埋め込みコレクタ領域へ活性電
子電流経路へ局所化されている。このことは、サブエミ
ッタコレクタ領域の水平方向断面積を埋め込みコレクタ
層の水平方向断面積の約１０％乃至２０％へ制限させ且
つそれを活性ベース層の下側に位置決めさせることによ
り達成される。
領域の利点は、例えば２×１０１６乃至６×１０１６へ
少なくとも３倍乃至４倍のファクタだけ活性ベース層に
隣接するエピタキシャル層内のＮ型キャリアの濃度を改
善し且つ増加させることである。この増加されたエピタ
キシャル層内のＮ型電荷キャリアの効果は、コレクタを
活性ベース層へ近付く方向に移動させ且つ実効ベース幅
を減少させることである。本発明によれば、サブエミッ
タコレクタ領域及び付随するレトログレード濃度により
与えられるＮ型キャリアの増加された濃度が活性ベース
層を介してエミッタから埋め込みコレクタ領域へ活性電
子電流経路へ局所化されている。このことは、サブエミ
ッタコレクタ領域の水平方向断面積を埋め込みコレクタ
層の水平方向断面積の約１０％乃至２０％へ制限させ且
つそれを活性ベース層の下側に位置決めさせることによ
り達成される。
【００２０】本ＢＩＣＭＯＳプロセス即ち方法は、バイ
ポーラトランジスタ構成体上方にＣＢＳＳ画定用開口を
有するコレクタベース表面スペーサ領域画定マスクとし
ても前記フィールド酸化物画定マスクを構成するステッ
プを与えている。従って、コレクタ領域をベース領域か
ら離隔即ち分離するフィールド酸化物表面スペーサ領域
が、ＣＭＯＳトランジスタ要素に対する取り囲み用のフ
ィールド酸化物と同時に成長される。この新規なフィー
ルド酸化物表面スペーサ領域の特徴は、それが、コレク
タ、エミッタ及びベースコンタクト画定マスクを与える
自己整合型トランジスタマスクの一部として組込まれて
いることである。
ポーラトランジスタ構成体上方にＣＢＳＳ画定用開口を
有するコレクタベース表面スペーサ領域画定マスクとし
ても前記フィールド酸化物画定マスクを構成するステッ
プを与えている。従って、コレクタ領域をベース領域か
ら離隔即ち分離するフィールド酸化物表面スペーサ領域
が、ＣＭＯＳトランジスタ要素に対する取り囲み用のフ
ィールド酸化物と同時に成長される。この新規なフィー
ルド酸化物表面スペーサ領域の特徴は、それが、コレク
タ、エミッタ及びベースコンタクト画定マスクを与える
自己整合型トランジスタマスクの一部として組込まれて
いることである。
【００２１】新規なバイポーラトランジスタ構成体、Ｂ
ＩＣＭＯＳ集積回路構成体、及びＢＩＣＭＯＳプロセス
（方法）に加えて、本発明は、更に、サブエミッタコレ
クタ画定マスクをも形成する新規なレトロＮウエル光画
定マスクと、表面スペーサ領域画定マスクをも形成する
新規なフィールド酸化物画定マスクと、コレクタ、エミ
ッタ及びベースコンタクト画定マスクに対する自己整合
型トランジスタマスクとを包含する新規なＢＩＣＭＯＳ
集積回路光画定マスク構成体を提供している。
ＩＣＭＯＳ集積回路構成体、及びＢＩＣＭＯＳプロセス
（方法）に加えて、本発明は、更に、サブエミッタコレ
クタ画定マスクをも形成する新規なレトロＮウエル光画
定マスクと、表面スペーサ領域画定マスクをも形成する
新規なフィールド酸化物画定マスクと、コレクタ、エミ
ッタ及びベースコンタクト画定マスクに対する自己整合
型トランジスタマスクとを包含する新規なＢＩＣＭＯＳ
集積回路光画定マスク構成体を提供している。
【００２２】
【実施例】本発明に基づく新規なバイポーラトランジス
タ構成体１２を図２に示してある。図１のバイポーラト
ランジスタ構成体１０の領域及び要素と同一又は同様の
機能を達成する図２のバイポーラトランジスタ構成体１
２の領域及び要素には同一の参照番号を付してある。バ
イポーラトランジスタ構成体１２は、ベースコレクタ層
ＢＣＬ内に局所化されており且つ比較的高速で拡散する
燐原子のＮ＋濃度で注入されている局所化されたサブエ
ミッタコレクタ領域ＳＥＣを設けた点が異なっている。 爾後のアニーリングステップ期間中に、サブエミッタコ
レクタ領域ＳＥＣは、図２に点線で示した如く、埋め込
みコレクタ層ＢＣＬからエピタキシャル層ＥＰＩを介し
て活性ベース層ＡＢＬへ隣接して上方に延在するレトロ
グレード濃度のＮ型原子を形成する。
タ構成体１２を図２に示してある。図１のバイポーラト
ランジスタ構成体１０の領域及び要素と同一又は同様の
機能を達成する図２のバイポーラトランジスタ構成体１
２の領域及び要素には同一の参照番号を付してある。バ
イポーラトランジスタ構成体１２は、ベースコレクタ層
ＢＣＬ内に局所化されており且つ比較的高速で拡散する
燐原子のＮ＋濃度で注入されている局所化されたサブエ
ミッタコレクタ領域ＳＥＣを設けた点が異なっている。 爾後のアニーリングステップ期間中に、サブエミッタコ
レクタ領域ＳＥＣは、図２に点線で示した如く、埋め込
みコレクタ層ＢＣＬからエピタキシャル層ＥＰＩを介し
て活性ベース層ＡＢＬへ隣接して上方に延在するレトロ
グレード濃度のＮ型原子を形成する。
【００２３】本発明に基づくこのＳＥＣ領域の利点を図
９にグラフとして示してある。トランジスタ電子経路内
に存在するエピタキシャル層ＥＰＩの局所化された領域
内におけるＮ型キャリアの実質的な増加は、従来のバイ
ポーラトランジスタ要素１０と比較して実効ベース幅を
たかだか３０％乃至４０％減少させている。バイポーラ
トランジスタ構成体１２におけるＮ型燐原子のレトログ
レード濃度に対する典型的な範囲は、例えば、埋め込み
コレクタ層ＢＣＬにおける６×１０１７原子数／ｃｍ３
から活性ベース層ＡＢＬに隣接したエピタキシャル層
ＥＰＩ内の６×１０１６原子数／ｃｍ３ の範囲である
。図２のバイポーラトランジスタ構成体１２に対する活
性ベース層ＡＢＬに隣接したエピタキシャル層ＥＰＩ内
のＮ型原子の濃度は、図１のバイポーラトランジスタ構
成体１０よりも少なくとも３倍乃至４倍大きくなってい
る。
９にグラフとして示してある。トランジスタ電子経路内
に存在するエピタキシャル層ＥＰＩの局所化された領域
内におけるＮ型キャリアの実質的な増加は、従来のバイ
ポーラトランジスタ要素１０と比較して実効ベース幅を
たかだか３０％乃至４０％減少させている。バイポーラ
トランジスタ構成体１２におけるＮ型燐原子のレトログ
レード濃度に対する典型的な範囲は、例えば、埋め込み
コレクタ層ＢＣＬにおける６×１０１７原子数／ｃｍ３
から活性ベース層ＡＢＬに隣接したエピタキシャル層
ＥＰＩ内の６×１０１６原子数／ｃｍ３ の範囲である
。図２のバイポーラトランジスタ構成体１２に対する活
性ベース層ＡＢＬに隣接したエピタキシャル層ＥＰＩ内
のＮ型原子の濃度は、図１のバイポーラトランジスタ構
成体１０よりも少なくとも３倍乃至４倍大きくなってい
る。
【００２４】Ｎ型キャリアにおける増加は、実効的に、
ベースからコレクタへの電子の経路を短縮し、実効ベー
ス幅ＥＢＷを減少させる。従って、バイポーラトランジ
スタ構成体１２は、トランジスタ動作速度を増加させ且
つバイポーラトランジスタ構成体の寄生容量を減少させ
る。更に、エピタキシャル層ＥＰＩ内のＮ型キャリアの
増加された濃度がカーク効果の開始点を遅くさせる。
ベースからコレクタへの電子の経路を短縮し、実効ベー
ス幅ＥＢＷを減少させる。従って、バイポーラトランジ
スタ構成体１２は、トランジスタ動作速度を増加させ且
つバイポーラトランジスタ構成体の寄生容量を減少させ
る。更に、エピタキシャル層ＥＰＩ内のＮ型キャリアの
増加された濃度がカーク効果の開始点を遅くさせる。
【００２５】図２のバイポーラトランジスタ構成体１２
は、更に、フィールド酸化物からなるコレクタベース表
面スペーサ領域ＣＢＳＳを設けた点において、従来のバ
イポーラトランジスタ構成体１０と異なっている。その
フィールド酸化物は、更に、後述する如く、ＢＩＣＭＯ
Ｓ集積回路内のＣＭＯＳトランジスタ構成体を取り囲む
ために使用される。フィールド酸化物ＦＯＸは、分離酸
化物ＩＳＯＸ又はエピタキシャルシリコンＥＰＩよりも
優れた表面分離を与える。この新規なフィールド酸化物
ＣＢＳＳ領域は、更に、ＢＩＣＭＯＳプロセス即ち方法
の自己整合型トランジスタマスクにおいて後に説明する
如き特徴を与える。
は、更に、フィールド酸化物からなるコレクタベース表
面スペーサ領域ＣＢＳＳを設けた点において、従来のバ
イポーラトランジスタ構成体１０と異なっている。その
フィールド酸化物は、更に、後述する如く、ＢＩＣＭＯ
Ｓ集積回路内のＣＭＯＳトランジスタ構成体を取り囲む
ために使用される。フィールド酸化物ＦＯＸは、分離酸
化物ＩＳＯＸ又はエピタキシャルシリコンＥＰＩよりも
優れた表面分離を与える。この新規なフィールド酸化物
ＣＢＳＳ領域は、更に、ＢＩＣＭＯＳプロセス即ち方法
の自己整合型トランジスタマスクにおいて後に説明する
如き特徴を与える。
【００２６】本発明に基づいてバイポーラトランジスタ
構成体１２を製造するためのＢＩＣＭＯＳ ＩＣ製造
プロセス即ち方法は図３乃至７に示してある。又、新規
なＢＩＣＭＯＳマスク構成体も、これらの図面中に示し
てあり、且つ全体的なＢＩＣＭＯＳマスクシーケンスは
表Ｉに要約してある。
構成体１２を製造するためのＢＩＣＭＯＳ ＩＣ製造
プロセス即ち方法は図３乃至７に示してある。又、新規
なＢＩＣＭＯＳマスク構成体も、これらの図面中に示し
てあり、且つ全体的なＢＩＣＭＯＳマスクシーケンスは
表Ｉに要約してある。
【００２７】
表 Ｉ
ＢＩＣＭＯＳマスクシーケンスマ
スク番号
マスク機能 １．０ 埋込コレクタ
層（ＢＣＬ）マスク ２．０ レトロ
ＮＷＥＬＬマスク及びレトロＳＥＣマスク ３．０
レトロＰＷＥＬＬ／チャンネルストップ
（ＣＨＳＴ）マスク ４．０ 分離酸
化物（ＩＳＯＸ）マスク ５．０ シ
ンク注入及びＩＳＯＸゲッター用マスク ６．０
ＣＭＯＳ活性区域画定マスク（フィールド
酸化物マスク）及び
コレクタベース表面スペーサ（ＣＢＳＳ）画定マスク
７．０ 活性ストリップマスク ８
．０ ポリシリコンゲート画定マスク
９．０ ベース画定マスク１０．０
窒化物エッチマスク又はコレクタベース
及びエミッタコンタク
ト画定マスク１１．０ エミッタ及び
コレクタシンク注入マスク（自己整合型トランジ
スタマスク）１２．０
Ｎ＋Ｓ／Ｄソース／ドレインマスク（ＮＭ
ＯＳ）１３．０ Ｐ＋Ｓ／Ｄソース／ド
レインマスク（ＰＭＯＳ）１４．０ Ｃ
ＭＯＳコンタクト画定マスク１５．０
メタル１（Ｍ１）付着マスク１６．０
ビア（ＶＩＡ）マスク（層間絶縁マスク）１７．０
メタル２（Ｍ２）付着マスク１８．０
パッシベーションマスク 図３を参照す
ると、最初に、１．０ＢＣＬマスクエッチ及び注入シー
ケンスを使用して、基板Ｐ ＳＵＢ内に埋め込みコレ
クタ層ＢＣＬを形成する。初期的な酸化物層ＳＩＯＸを
介して、比較的ゆっくり拡散するＮ型アンチモン原子を
ＰＳＵＢ内にＮ＋濃度へ注入させる。次いで、新たなホ
トレジスト層を付着させて２．０マスクを形成する。こ
の２．０マスクは、ＣＭＯＳトランジスタ構成体用のＮ
ＷＥＬＬ開口を有するレトロＮＷＥＬＬ画定及び注入マ
スクを与えると共に、バイポーラトランジスタ構成体用
のＳＥＣ開口を有するサブエミッタコレクタ領域画定及
び注入マスクをも与えるために形成される。一例として
、この２．０マスク内のＳＥＣ開口は、ＢＣＬの水平方
向断面積の約１０％、及び、好適には、１０％乃至２０
％の範囲内の水平方向へ面積をもって形成される。比較
的高速に拡散する燐原子が、この２．０マスクを介して
、Ｎ＋濃度レベルへ注入させる。
表 Ｉ
ＢＩＣＭＯＳマスクシーケンスマ
スク番号
マスク機能 １．０ 埋込コレクタ
層（ＢＣＬ）マスク ２．０ レトロ
ＮＷＥＬＬマスク及びレトロＳＥＣマスク ３．０
レトロＰＷＥＬＬ／チャンネルストップ
（ＣＨＳＴ）マスク ４．０ 分離酸
化物（ＩＳＯＸ）マスク ５．０ シ
ンク注入及びＩＳＯＸゲッター用マスク ６．０
ＣＭＯＳ活性区域画定マスク（フィールド
酸化物マスク）及び
コレクタベース表面スペーサ（ＣＢＳＳ）画定マスク
７．０ 活性ストリップマスク ８
．０ ポリシリコンゲート画定マスク
９．０ ベース画定マスク１０．０
窒化物エッチマスク又はコレクタベース
及びエミッタコンタク
ト画定マスク１１．０ エミッタ及び
コレクタシンク注入マスク（自己整合型トランジ
スタマスク）１２．０
Ｎ＋Ｓ／Ｄソース／ドレインマスク（ＮＭ
ＯＳ）１３．０ Ｐ＋Ｓ／Ｄソース／ド
レインマスク（ＰＭＯＳ）１４．０ Ｃ
ＭＯＳコンタクト画定マスク１５．０
メタル１（Ｍ１）付着マスク１６．０
ビア（ＶＩＡ）マスク（層間絶縁マスク）１７．０
メタル２（Ｍ２）付着マスク１８．０
パッシベーションマスク 図３を参照す
ると、最初に、１．０ＢＣＬマスクエッチ及び注入シー
ケンスを使用して、基板Ｐ ＳＵＢ内に埋め込みコレ
クタ層ＢＣＬを形成する。初期的な酸化物層ＳＩＯＸを
介して、比較的ゆっくり拡散するＮ型アンチモン原子を
ＰＳＵＢ内にＮ＋濃度へ注入させる。次いで、新たなホ
トレジスト層を付着させて２．０マスクを形成する。こ
の２．０マスクは、ＣＭＯＳトランジスタ構成体用のＮ
ＷＥＬＬ開口を有するレトロＮＷＥＬＬ画定及び注入マ
スクを与えると共に、バイポーラトランジスタ構成体用
のＳＥＣ開口を有するサブエミッタコレクタ領域画定及
び注入マスクをも与えるために形成される。一例として
、この２．０マスク内のＳＥＣ開口は、ＢＣＬの水平方
向断面積の約１０％、及び、好適には、１０％乃至２０
％の範囲内の水平方向へ面積をもって形成される。比較
的高速に拡散する燐原子が、この２．０マスクを介して
、Ｎ＋濃度レベルへ注入させる。
【００２８】ＳＥＣ領域はＢＣＬ領域内に局所化されて
おり、バイポーラトランジスタ構成体のベース領域及び
エミッタ領域の下側に位置している。特に、このＳＥＣ
領域は、後述する如く、活性ベース層ＡＢＬと垂直方向
に整合すべく配設されている。爾後に付着形成されるエ
ピタキシャル層ＥＰＩ内に延在するレトログレード（ｒ
ｅｔｒｏｇｒａｄｅ）濃度を与えるために、後述する如
く、爾後のアニーリングステップ期間中に一層高速の拡
散のためにＳＥＣ及びＮＷＥＬＬ領域のＮ＋濃度注入の
ために燐原子が使用される。
おり、バイポーラトランジスタ構成体のベース領域及び
エミッタ領域の下側に位置している。特に、このＳＥＣ
領域は、後述する如く、活性ベース層ＡＢＬと垂直方向
に整合すべく配設されている。爾後に付着形成されるエ
ピタキシャル層ＥＰＩ内に延在するレトログレード（ｒ
ｅｔｒｏｇｒａｄｅ）濃度を与えるために、後述する如
く、爾後のアニーリングステップ期間中に一層高速の拡
散のためにＳＥＣ及びＮＷＥＬＬ領域のＮ＋濃度注入の
ために燐原子が使用される。
【００２９】３．０マスク、エッチ及び注入シーケンス
は、ＣＭＯＳトランジスタ構成体のレトロＰＷＥＬＬ領
域及びバイポーラトランジスタ構成体に隣接したチャン
ネルストップ領域ＣＨＳＴを画定し且つ注入するために
使用される。ボロン原子をＰＷＥＬＬ領域及びＣＨＳＴ
領域内にＰ＋濃度レベルへ注入させる。次いで、Ｎ−シ
リコンの単結晶エピタキシャル層を、マスクなしで、一
様なエピタキシャル付着で、ＢＩＣＭＯＳ ＩＣ構成
体上に一様に付着させる。
は、ＣＭＯＳトランジスタ構成体のレトロＰＷＥＬＬ領
域及びバイポーラトランジスタ構成体に隣接したチャン
ネルストップ領域ＣＨＳＴを画定し且つ注入するために
使用される。ボロン原子をＰＷＥＬＬ領域及びＣＨＳＴ
領域内にＰ＋濃度レベルへ注入させる。次いで、Ｎ−シ
リコンの単結晶エピタキシャル層を、マスクなしで、一
様なエピタキシャル付着で、ＢＩＣＭＯＳ ＩＣ構成
体上に一様に付着させる。
【００３０】分離酸化物領域ＩＳＯＸを、４．０分離酸
化物マスク、エッチ及び酸化シーケンスを使用して、バ
イポーラトランジスタ構成体の周りに確立させる。コレ
クタシンク領域ＣＳを、５．０シンクマスク、エッチ及
び注入シーケンスを使用して、燐原子のＮ＋濃度で注入
する。ゲッター用物質として燐原子で分離酸化物領域Ｉ
ＳＯＸを注入させるためにも５．０マスクが形成される
。ＢＩＣＭＯＳ構成体に亘って、一様な窒化物層ＳＩＮ
を全体的なＣＶＤによって付着形成させる。
化物マスク、エッチ及び酸化シーケンスを使用して、バ
イポーラトランジスタ構成体の周りに確立させる。コレ
クタシンク領域ＣＳを、５．０シンクマスク、エッチ及
び注入シーケンスを使用して、燐原子のＮ＋濃度で注入
する。ゲッター用物質として燐原子で分離酸化物領域Ｉ
ＳＯＸを注入させるためにも５．０マスクが形成される
。ＢＩＣＭＯＳ構成体に亘って、一様な窒化物層ＳＩＮ
を全体的なＣＶＤによって付着形成させる。
【００３１】図４を参照すると、窒化物層ＳＩＮをエッ
チングし且つＣＭＯＳトランジスタ構成体の活性領域を
画定するために６．０活性マスクが形成される。この６
．０活性マスク内の開口２０は、図５に示した爾後の酸
化ステップ期間中にＣＭＯＳトランジスタ構成体を取り
囲むための取り囲み用フィールド酸化物領域ＦＯＸを画
定する。
チングし且つＣＭＯＳトランジスタ構成体の活性領域を
画定するために６．０活性マスクが形成される。この６
．０活性マスク内の開口２０は、図５に示した爾後の酸
化ステップ期間中にＣＭＯＳトランジスタ構成体を取り
囲むための取り囲み用フィールド酸化物領域ＦＯＸを画
定する。
【００３２】同時に、この６．０活性マスクは、更に、
開口２２を介してバイポーラトランジスタ構成体用のコ
レクタベース表面スペーサ領域ＣＢＳＳ画定マスクとし
ても機能する。図５に示した爾後のフィールド酸化ステ
ップにおいて、コレクタベース表面スペーサ領域ＣＢＳ
Ｓは分離酸化物からではなくフィールド酸化物から形成
される。このＣＢＳＳ領域は、酸化されて、表面分離を
確保し且つ寄生容量を減少させるために、爾後のベース
領域深さとほぼ同一のスペーサ深さを与える。７．０活
性ストリップマスクステップにおいて、バイポーラトラ
ンジスタ構成体上方を除いて、窒化物層ＳＩＮが剥離さ
れ、且つＣＭＯＳトランジスタ構成体の活性区域が開口
されてエピタキシャルシリコンを露出させる。ゲート酸
化物層ＧＯＸが成長され且つポリシリコン（ＰＯＬＹ）
が一層又は二層で付着形成され、ドーピングを行なって
ＣＭＯＳトランジスタ構成体に対するスレッシュホール
ド電圧を調節する。８．０ポリシリコンゲート画定マス
クステップは、ホトレジスト層及びホトリソグラフィス
テッパを使用し、次いでポリシリコン層をエッチングし
且つ図６に示した如く、ゲート酸化物層ＧＯＸ上にポリ
シリコンゲートＧを残存させることにより、ゲートを画
定する。シール用酸化物又はスペーサ酸化物と呼ばれる
薄い酸化物層がポリシリコンゲートＧの上に成長される
。
開口２２を介してバイポーラトランジスタ構成体用のコ
レクタベース表面スペーサ領域ＣＢＳＳ画定マスクとし
ても機能する。図５に示した爾後のフィールド酸化ステ
ップにおいて、コレクタベース表面スペーサ領域ＣＢＳ
Ｓは分離酸化物からではなくフィールド酸化物から形成
される。このＣＢＳＳ領域は、酸化されて、表面分離を
確保し且つ寄生容量を減少させるために、爾後のベース
領域深さとほぼ同一のスペーサ深さを与える。７．０活
性ストリップマスクステップにおいて、バイポーラトラ
ンジスタ構成体上方を除いて、窒化物層ＳＩＮが剥離さ
れ、且つＣＭＯＳトランジスタ構成体の活性区域が開口
されてエピタキシャルシリコンを露出させる。ゲート酸
化物層ＧＯＸが成長され且つポリシリコン（ＰＯＬＹ）
が一層又は二層で付着形成され、ドーピングを行なって
ＣＭＯＳトランジスタ構成体に対するスレッシュホール
ド電圧を調節する。８．０ポリシリコンゲート画定マス
クステップは、ホトレジスト層及びホトリソグラフィス
テッパを使用し、次いでポリシリコン層をエッチングし
且つ図６に示した如く、ゲート酸化物層ＧＯＸ上にポリ
シリコンゲートＧを残存させることにより、ゲートを画
定する。シール用酸化物又はスペーサ酸化物と呼ばれる
薄い酸化物層がポリシリコンゲートＧの上に成長される
。
【００３３】９．０ベースマスク、エッチ及び注入シー
ケンスが、Ｐ型ボロン原子でバイポーラトランジスタ構
成体のベースを画定し且つ注入するために使用される。 １０．０窒化物エッチマスクは、コレクタ、ベース及び
エミッタコンタクト画定マスクを与え、該マスクはバイ
ポーラトランジスタ構成体上の自己整合型トランジスタ
窒化物マスクである。エピタキシャル酸化物層ＥＰＩＯ
Ｘがバイポーラトランジスタ構成体上に残存し、窒化物
マスクがコレクタコンタクト、ベースコンタクト及びエ
ミッタコンタクトを画定する。
ケンスが、Ｐ型ボロン原子でバイポーラトランジスタ構
成体のベースを画定し且つ注入するために使用される。 １０．０窒化物エッチマスクは、コレクタ、ベース及び
エミッタコンタクト画定マスクを与え、該マスクはバイ
ポーラトランジスタ構成体上の自己整合型トランジスタ
窒化物マスクである。エピタキシャル酸化物層ＥＰＩＯ
Ｘがバイポーラトランジスタ構成体上に残存し、窒化物
マスクがコレクタコンタクト、ベースコンタクト及びエ
ミッタコンタクトを画定する。
【００３４】図６に示した如く、１１．０エミッタ及び
コレクタシンク注入マスクが修正されて、下側に存在す
るバイポーラトランジスタ構成体上方の窒化物ＳＡＴマ
スクを使用する。このエミッタ及びコレクタシンク領域
は、図６に示した如く、Ｎ型砒素原子でＮ＋濃度レベル
へ注入される。前のアニーリングはＮＷＥＬＬ及びＳＥ
Ｃ領域から上方へのレトログレード濃度の発展を開始さ
せているが、エミッタ及びコレクタシンク領域の注入に
続く自己のアニーリングステップは図９のグラフに示し
たドーパント原子の濃度分布のほとんどを完全に発展さ
せる。ベースコレクタ層ＢＣＬからエピタキシャル層Ｅ
ＰＩを介して活性ベース層ＡＢＬへ隣接する上方に延在
するレトログレード濃度を有するレトログレードサブエ
ミッタコレクタ領域ＳＥＣの完全なる発展は、図６に点
線で示してある。
コレクタシンク注入マスクが修正されて、下側に存在す
るバイポーラトランジスタ構成体上方の窒化物ＳＡＴマ
スクを使用する。このエミッタ及びコレクタシンク領域
は、図６に示した如く、Ｎ型砒素原子でＮ＋濃度レベル
へ注入される。前のアニーリングはＮＷＥＬＬ及びＳＥ
Ｃ領域から上方へのレトログレード濃度の発展を開始さ
せているが、エミッタ及びコレクタシンク領域の注入に
続く自己のアニーリングステップは図９のグラフに示し
たドーパント原子の濃度分布のほとんどを完全に発展さ
せる。ベースコレクタ層ＢＣＬからエピタキシャル層Ｅ
ＰＩを介して活性ベース層ＡＢＬへ隣接する上方に延在
するレトログレード濃度を有するレトログレードサブエ
ミッタコレクタ領域ＳＥＣの完全なる発展は、図６に点
線で示してある。
【００３５】全体的なＮ−砒素注入が、ＮＭＯＳトラン
ジスタ要素に対するＮ＋ソース／ドレインマスク、エッ
チ及び注入シーケンスに先行する。このＮ＋ソース／ド
レイン注入は砒素の上の燐注入である。Ｎ−砒素注入と
Ｎ＋燐注入の組合わせは、ＣＭＯＳトランジスタ対のＮ
ＭＯＳトランジスタ要素用の所定の形状をした軽度にド
ープされたドレイン（ＰＬＤＤ）を発生させる。このＰ
ＬＤＤの特性は、ＮＭＯＳトランジスタ構成体の実効チ
ャンネル長及びＣＭＯＳトランジスタ対の性能を設定す
るために選択される。ポリシリコンゲートＧ上に前に成
長されたスペーサ酸化物の範囲もソース領域とドレイン
領域に対する注入の間の間隔を制御するために使用する
ことが可能であり、更にチャンネル長を制御するために
使用することが可能である。１３．０Ｐ＋ソース／ドレ
インマスク、エッチ及び注入シーケンスは、ＰＭＯＳト
ランジスタ構成体のソース領域及びドレイン領域を注入
するために使用される。
ジスタ要素に対するＮ＋ソース／ドレインマスク、エッ
チ及び注入シーケンスに先行する。このＮ＋ソース／ド
レイン注入は砒素の上の燐注入である。Ｎ−砒素注入と
Ｎ＋燐注入の組合わせは、ＣＭＯＳトランジスタ対のＮ
ＭＯＳトランジスタ要素用の所定の形状をした軽度にド
ープされたドレイン（ＰＬＤＤ）を発生させる。このＰ
ＬＤＤの特性は、ＮＭＯＳトランジスタ構成体の実効チ
ャンネル長及びＣＭＯＳトランジスタ対の性能を設定す
るために選択される。ポリシリコンゲートＧ上に前に成
長されたスペーサ酸化物の範囲もソース領域とドレイン
領域に対する注入の間の間隔を制御するために使用する
ことが可能であり、更にチャンネル長を制御するために
使用することが可能である。１３．０Ｐ＋ソース／ドレ
インマスク、エッチ及び注入シーケンスは、ＰＭＯＳト
ランジスタ構成体のソース領域及びドレイン領域を注入
するために使用される。
【００３６】ＣＭＯＳトランジスタ構成体のＮＭＯＳ及
びＰＭＯＳトランジスタ要素用のソース／ドレインマス
ク、エッチ及び注入シーケンスに続いて、全体的な低温
酸化物層ＬＴＯがＢＩＣＭＯＳ構成体上に付着形成され
る。１４．０ＣＭＯＳコンタクト画定マスク及びエッチ
シーケンスが、ＣＭＯＳメタルコンタクト区域上及びバ
イポーラトランジスタ構成体上のＬＴＯを除去する。バ
イポーラトランジスタメタルコンタクト区域を画定する
ためにＳＡＴ窒化物マスクがバイポーラトランジスタ構
成体上に永久的に残存する。爾後のマスクステップにお
いて、メタル１即ちＭ１マスク及び付着シーケンスとそ
れに続く層間絶縁層（ＩＬＤ）の全体的な付着形成を使
用して、第一メタル層が付着形成される。このＩＬＤを
マスクし且つ１６．０ＶＩＡマスクを使用してエッチン
グし、次いで１７．０メタル２即ちＭ２マスク及び付着
シーケンスを使用して、第二メタル層を付着形成する。 最終的な１８．０パッシベーションエッチ及びマスクシ
ーケンスは、ボンドパッド用に窒化物層内に孔を刻設す
る。
びＰＭＯＳトランジスタ要素用のソース／ドレインマス
ク、エッチ及び注入シーケンスに続いて、全体的な低温
酸化物層ＬＴＯがＢＩＣＭＯＳ構成体上に付着形成され
る。１４．０ＣＭＯＳコンタクト画定マスク及びエッチ
シーケンスが、ＣＭＯＳメタルコンタクト区域上及びバ
イポーラトランジスタ構成体上のＬＴＯを除去する。バ
イポーラトランジスタメタルコンタクト区域を画定する
ためにＳＡＴ窒化物マスクがバイポーラトランジスタ構
成体上に永久的に残存する。爾後のマスクステップにお
いて、メタル１即ちＭ１マスク及び付着シーケンスとそ
れに続く層間絶縁層（ＩＬＤ）の全体的な付着形成を使
用して、第一メタル層が付着形成される。このＩＬＤを
マスクし且つ１６．０ＶＩＡマスクを使用してエッチン
グし、次いで１７．０メタル２即ちＭ２マスク及び付着
シーケンスを使用して、第二メタル層を付着形成する。 最終的な１８．０パッシベーションエッチ及びマスクシ
ーケンスは、ボンドパッド用に窒化物層内に孔を刻設す
る。
【００３７】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論である
。
【図１】 従来のバイポーラトランジスタ構成体を示
した簡単化した二次元模式図。
した簡単化した二次元模式図。
【図２】 本発明の一実施例に基づいて構成されたバ
イポーラトランジスタ構成体の簡単化した二次元模式図
。
イポーラトランジスタ構成体の簡単化した二次元模式図
。
【図３】 ＣＭＯＳトランジスタ構成体用のＮＷＥＬ
Ｌ画定用開口を有する新規な２．０レトロＮＷＥＬＬ画
定マスクでバイポーラトランジスタ構成体用のＳＥＣ画
定用開口を有するサブエミッタコレクタ画定マスクとし
ても機能するマスクを示したＢＩＣＭＯＳ製造プロセス
の２．０マスク、エッチ及び注入シーケンスを示した簡
単化した二次元模式図。
Ｌ画定用開口を有する新規な２．０レトロＮＷＥＬＬ画
定マスクでバイポーラトランジスタ構成体用のＳＥＣ画
定用開口を有するサブエミッタコレクタ画定マスクとし
ても機能するマスクを示したＢＩＣＭＯＳ製造プロセス
の２．０マスク、エッチ及び注入シーケンスを示した簡
単化した二次元模式図。
【図４】 ＣＭＯＳトランジスタ構成体用の取り囲み
用フィールド酸化物開口を有しており且つバイポーラト
ランジスタ構成体用のＣＢＳＳ画定用開口を有するコレ
クタベース表面スペーサ領域画定マスクとしても機能す
る６．０ＣＭＯＳ活性区域画定マスク乃至はフィールド
酸化物画定マスクを示した新規なＢＩＣＭＯＳ製造プロ
セスの６．０マスク及びエッチシーケンスを示した簡単
化した二次元模式図。
用フィールド酸化物開口を有しており且つバイポーラト
ランジスタ構成体用のＣＢＳＳ画定用開口を有するコレ
クタベース表面スペーサ領域画定マスクとしても機能す
る６．０ＣＭＯＳ活性区域画定マスク乃至はフィールド
酸化物画定マスクを示した新規なＢＩＣＭＯＳ製造プロ
セスの６．０マスク及びエッチシーケンスを示した簡単
化した二次元模式図。
【図５】 ＣＭＯＳトランジスタ構成体に対する取り
囲み用フィールド酸化物領域及びバイポーラトランジス
タ構成体用のフィールド酸化物からなるコレクタベース
表面スペーサ領域を示した６．０マスクフィールド酸化
ステップを示した簡単化した二次元模式図。
囲み用フィールド酸化物領域及びバイポーラトランジス
タ構成体用のフィールド酸化物からなるコレクタベース
表面スペーサ領域を示した６．０マスクフィールド酸化
ステップを示した簡単化した二次元模式図。
【図６】 自己整合型トランジスタマスクを与える窒
化物層及びコレクタベース表面スペーサ領域を有する新
規なエミッタ及びコレクタシンク注入マスクを示した新
規なＢＩＣＭＯＳ製造プロセスの１１．０マスク、エッ
チ及び注入シーケンスを示した簡単化した二次元模式図
。
化物層及びコレクタベース表面スペーサ領域を有する新
規なエミッタ及びコレクタシンク注入マスクを示した新
規なＢＩＣＭＯＳ製造プロセスの１１．０マスク、エッ
チ及び注入シーケンスを示した簡単化した二次元模式図
。
【図７】 １４．０コンタクト画定マスク及びエッチ
シーケンス及びＬＴＯをＭ１付着マスクとして使用した
１５．０メタル１即ちＭ１マスク及び付着ステップを行
なった結果を示した簡単化した二次元模式図。
シーケンス及びＬＴＯをＭ１付着マスクとして使用した
１５．０メタル１即ちＭ１マスク及び付着ステップを行
なった結果を示した簡単化した二次元模式図。
【図８】 図１の従来のバイポーラトランジスタ構成
体に対するエミッタ領域Ｅにおける表面から埋め込みコ
レクタ層ＢＣＬに対して下方向への垂直な方向に沿って
のそれぞれのＰ及びＮ型ドーパント原子の濃度を示した
縦軸が対数であるグラフ図。
体に対するエミッタ領域Ｅにおける表面から埋め込みコ
レクタ層ＢＣＬに対して下方向への垂直な方向に沿って
のそれぞれのＰ及びＮ型ドーパント原子の濃度を示した
縦軸が対数であるグラフ図。
【図９】 本発明に基づく図２のバイポーラトランジ
スタ構成体に対するそれぞれのＰ及びＮ型ドーパント原
子の改良した濃度を示した図８と同様のグラフ図。
スタ構成体に対するそれぞれのＰ及びＮ型ドーパント原
子の改良した濃度を示した図８と同様のグラフ図。
１２ バイポーラトランジスタ構成体２０ フィー
ルド酸化物開口 ２２ ＣＢＳＳ画定用開口 ＳＥＣ サブエミッタコレクタ領域 ＢＣＬ 埋め込みコレクタ層 Ｅ エミッタ領域 ＡＢＬ 活性ベース領域層 ＥＰＩ エピタキシャル層
ルド酸化物開口 ２２ ＣＢＳＳ画定用開口 ＳＥＣ サブエミッタコレクタ領域 ＢＣＬ 埋め込みコレクタ層 Ｅ エミッタ領域 ＡＢＬ 活性ベース領域層 ＥＰＩ エピタキシャル層
Claims (20)
- 【請求項１】 基板（ＳＵＢ）上に付着形成した半導
体物質のエピタキシャル層（ＥＰＩ）の表面にコレクタ
領域（Ｃ）と、ベース領域（Ｂ）と、エミッタ領域（Ｅ
）とを形成した集積回路バイポーラＮＰＮトランジスタ
構成体において、埋め込みコレクタ層（ＢＣＬ）が前記
コレクタ領域（Ｃ）とベース領域（Ｂ）とエミッタ領域
（Ｅ）の下側において前記基板内に形成されており、前
記埋め込みコレクタ層（ＢＣＬ）は前記エピタキシャル
層（ＥＰＩ）の半導体物質により前記ベース領域及びエ
ミッタ領域から離隔されている比較的ゆっくりと拡散す
るＢＣＬ Ｎ型原子を有しており、且つコレクタシン
ク領域（ＣＳ）が前記エピタキシャル層内に形成されて
おり前記コレクタ領域（Ｃ）を埋め込まれたコレクタ層
（ＢＣＬ）と電気的に結合させており、前記エミッタ領
域が前記エミッタ領域下側の活性ベース領域層（ＡＢＬ
）と共に前記ベース領域内に形成されており、且つ表面
スペーサ領域（ＣＢＳＳ）が前記コレクタ領域（Ｃ）と
ベース領域（Ｂ）とを離隔しており、サブエミッタコレ
クタ領域（ＳＥＣ）が前記エミッタ領域（Ｅ）及び活性
ベース領域層（ＡＢＬ）の下側において前記埋め込みコ
レクタ層（ＢＣＬ）内に形成されており、前記サブエミ
ッタコレクタ領域が前記埋め込みコレクタ層（ＢＣＬ）
から前記エピタキシャル層（ＥＰＩ）内へ上方にレトロ
グレード濃度で分散されている比較的高速で拡散するＮ
型原子を有することを特徴とするトランジスタ構成体。 - 【請求項２】 請求項１において、前記サブエミッタ
コレクタ領域（ＳＥＣ）が前記埋め込まれたコレクタ層
（ＢＣＬ）からエミッタ領域（Ｅ）下側の活性ベース領
域層（ＡＢＬ）へ上方にレトログレード濃度で分散され
ている前記比較的高速で拡散するＮ型原子を有すること
を特徴とするトランジスタ構成体。 - 【請求項３】 請求項１において、前記サブエミッタ
コレクタ領域（ＳＥＣ）が、埋め込まれたコレクタ層（
ＢＣＬ）内のＮ＋濃度の燐原子及び前記埋め込まれたコ
レクタ層（ＢＣＬ）から前記エピタキシャル層（ＥＰＩ
）内へ上方に分布されたレトログレード濃度の燐原子を
有する半導体物質を有することを特徴とするトランジス
タ構成体。 - 【請求項４】 請求項１において、前記サブエミッタ
コレクタ領域（ＳＥＣ）が前記埋め込みコレクタ層（Ｂ
ＣＬ）の水平方向断面積の約１０％乃至２０％の水平方
向断面積を占有することを特徴とするトランジスタ構成
体。 - 【請求項５】 請求項１において、前記コレクタ領域
（Ｃ）とベース領域（Ｂ）との間の表面スペーサ領域（
ＣＢＳＳ）がフィールド酸化物を有することを特徴とす
るトランジスタ構成体。 - 【請求項６】 基板（ＳＵＢ）上に付着形成した半導
体物質のエピタキシャル層（ＥＰＩ）の表面にコレクタ
領域（Ｃ）とベース領域（Ｂ）とエミッタ領域（Ｅ）を
形成した少なくとも１個のバイポーラＮＰＮトランジス
タを有するＢＩＣＭＯＳ集積回路構成体において、前記
バイポーラトランジスタは前記コレクタ領域とベース領
域とエミッタ領域の下側に存在する前記基板内に形成さ
れた埋め込みコレクタ層（ＢＣＬ）を有しており、前記
埋め込みコレクタ層は前記エピタキシャル層（ＥＰＩ）
の半導体物質により前記ベース領域（Ｂ）及びエミッタ
領域（Ｅ）から離隔されている比較的ゆっくりと拡散す
るＢＣＬ Ｎ型原子を有しており、且つコレクタシン
ク領域（ＣＳ）が前記エピタキシャル層内に形成されて
前記コレクタ領域（Ｃ）を埋め込みコレクタ層（ＢＣＬ
）と電気的に結合しており、前記エミッタ領域が前記エ
ミッタ領域（Ｅ）下側に活性ベース領域層（ＡＢＬ）と
共に前記ベース領域内に形成されており、且つ表面スペ
ーサ領域が前記コレクタ領域（Ｃ）及びベース領域（Ｂ
）を離隔しており、前記バイポーラトランジスタが分離
酸化物領域（ＩＳＯＸ）により本ＢＩＣＭＯＳ集積回路
構成体において分離されており、且つゲート酸化物層（
ＧＯＸ）により離隔されてチャンネル領域上方に形成さ
れたゲート（Ｇ）と共にチャンネル領域により離隔され
てエピタキシャル層（ＥＰＩ）内に形成されているソー
ス領域（Ｓ）及びドレイン領域（Ｄ）を有する少なくと
も１個のＣＭＯＳトランジスタが設けられており、且つ
前記ソース領域（Ｓ）、ドレイン領域（Ｄ）及びチャン
ネル領域の下側において前記基板内にＮウエルが形成さ
れており、前記ＣＭＯＳトランジスタはフィールド酸化
物領域（ＦＯＸ）により取り囲まれており、前記バイポ
ーラトランジスタがエミッタ領域（Ｅ）及び活性ベース
領域層（ＡＢＬ）の下側において埋め込みコレクタ層（
ＢＣＬ）内に形成されたサブエミッタコレクタ領域（Ｓ
ＥＣ）を有しており、前記サブエミッタコレクタ領域が
前記埋め込みコレクタ層（ＢＣＬ）からエピタキシャル
層（ＥＰＩ）内へ活性ベース層領域（ＡＢＬ）に対して
上方へレトログレード濃度で分布した比較的高速で拡散
するＮ型原子を有しており、前記ＣＭＯＳトランジスタ
が前記基板（ＳＵＢ）から前記エピタキシャル層（ＥＰ
Ｉ）内へ前記ソース領域（Ｓ）、ドレイン領域（Ｄ）、
チャンネル領域に対して上方へレトログレード濃度で分
布した比較的高速で拡散するＮ型原子を有するレトロＮ
ウエル（ＮＷＥＬＬ）を有することを特徴とするＢＩＣ
ＭＯＳ集積回路構成体。 - 【請求項７】 請求項６において、前記サブエミッタ
コレクタ領域（ＳＥＣ）が前記ベースコレクタ層（ＢＣ
Ｌ）内に局所化したＮ＋濃度の燐原子及び前記埋め込み
コレクタ層（ＢＣＬ）から前記エピタキシャル層（ＥＰ
Ｉ）内へ活性ベース領域層（ＢＬ）に対し上方に分布し
たレトログレード濃度の燐原子を有しており、且つ前記
レトロＮウエル（ＮＷＥＬＬ）は、前記基板内にＮ＋濃
度の燐原子及び前記基板（Ｓ）から前記エピタキシャル
層（ＥＰＩ）内へソース領域（Ｓ）、ドレイン領域（Ｄ
）及びチャンネル領域に対して上方に分布したレトログ
レード濃度の燐原子を有することを特徴とするＢＩＣＭ
ＯＳ集積回路構成体。 - 【請求項８】 請求項６において、前記サブエミッタ
コレクタ領域（ＳＥＣ）が前記埋め込みコレクタ層（Ｂ
ＣＬ）の水平方向断面積の約１０％乃至２０％の水平方
向断面積を占有することを特徴とするＢＩＣＭＯＳ集積
回路構成体。 - 【請求項９】 請求項６において、コレクタ領域（Ｃ
）とベース領域（Ｂ）とを離隔する表面スペーサ領域（
ＣＢＳＳ）がフィールド酸化物を有することを特徴とす
るＢＩＣＭＯＳ集積回路構成体。 - 【請求項１０】 ＢＩＣＭＯＳ集積回路（ＩＣ）内に
少なくとも１個のバイポーラトランジスタ構成体と少な
くとも１個のＣＭＯＳトランジスタ構成体とを製造する
ＢＩＣＭＯＳ製造方法において、前記バイポーラトラン
ジスタ構成体は基板（ＳＵＢ）上に付着形成した半導体
物質のエピタキシャル層（ＥＰＩ）内に形成したコレク
タ領域（Ｃ）、ベース領域（Ｂ）及びエミッタ領域（Ｅ
）を有しており、前記バイポーラトランジスタ構成体は
、エピタキシャル層の付着形成の前にＢＣＬ画定マスク
、エッチ及び注入シーケンスを使用して前記基板内に形
成した埋め込みコレクタ層（ＢＣＬ）を有しており、前
記埋め込みコレクタ層（ＢＣＬ）は前記コレクタ領域、
ベース領域及びエミッタ領域の下側に位置しており且つ
エピタキシャル層（ＥＰＩ）の半導体物質によりベース
領域（Ｂ）及びエミッタ領域（Ｅ）から離隔されている
比較的ゆっくりと拡散するＢＣＬ Ｎ型原子を有して
おり、前記エミッタ領域（Ｅ）は前記エミッタ領域下側
の活性ベース領域層（ＡＢＬ）と共にベース領域（Ｂ）
内に形成されており、前記バイポーラトランジスタ構成
体は分離酸化物領域（ＩＳＯＸ）により分離されており
、前記ＣＭＯＳトランジスタ構成体は前記エピタキシャ
ル層（ＥＰＩ）内に形成されているソース領域（Ｓ）及
びドレイン領域（Ｄ）を有しており、前記ソース領域及
びドレイン領域はゲート酸化物層（ＧＯＸ）により離隔
されているチャンネル領域上方に形成されているゲート
（Ｇ）と共にチャンネル領域により離隔されており、且
つ半導体物質のＮウエル（ＮＷＥＬＬ）がソース領域、
ドレイン領域及びチャンネル領域の下側において前記基
板内に形成されており、前記ＣＭＯＳトランジスタ構成
体はフィールド酸化物画定マスクを使用して形成される
フィールド酸化物領域（ＦＯＸ）により取り囲まれてお
り、前記エピタキシャル層の付着形成の前で且つ前記基
板内にバイポーラトランジスタ構成体の埋め込みコレク
タ層（ＢＣＬ）を形成した後にＮウエル画定マスク、エ
ッチ及び注入シーケンスを使用して前記基板（ＳＵＢ）
内に前記ＣＭＯＳトランジスタ構成体のＮウエル（ＮＷ
ＥＬＬ）を形成し、前記Ｎウエルを形成するステップは
、前記Ｎウエル画定マスク内に開口を画定するＮウエル
を介して比較的高速で拡散するＮ型原子を前記基板内へ
注入させることを包含しており、前記バイポーラトラン
ジスタ構成体の埋め込みコレクタ層上方に開口を画定す
るＳＥＣと共にサブエミッタコレクタ（ＳＥＣ）画定マ
スクとしても前記Ｎウエル画定マスクを構成し且つ前記
比較的高速で拡散するＮ型原子を注入して前記ＣＭＯＳ
トランジスタ構成体のＮウエルを注入するのと同時に前
記バイポーラトランジスタ構成体の埋め込みコレクタ層
（ＢＣＬ）内にサブエミッタコレクタ領域（ＳＥＣ）を
形成する、上記各ステップを有することを特徴とする方
法。 - 【請求項１１】 請求項１０において、前記バイポー
ラトランジスタ構成体のサブエミッタコレクタ領域（Ｓ
ＥＣ）内及び前記ＣＭＯＳトランジスタ構成体の前記Ｎ
ウエル（ＮＷＥＬＬ）内に注入される前記比較的高速で
拡散するＮ型原子は燐原子であり、且つ前記燐原子を注
入するステップがＮ＋濃度の燐原子を前記サブエミッタ
コレクタ領域及びＮウエル内に注入することを包含する
ことを特徴とする方法。 - 【請求項１２】 請求項１０において、前記エピタキ
シャル層（ＥＰＩ）の付着形成、前記エピタキシャル層
内の前記ＣＭＯＳトランジスタ構成体のソース領域（Ｓ
）、ドレイン領域（Ｄ）及びチャンネル領域の形成、及
び前記エピタキシャル層内の前記バイポーラトランジス
タ構成体のコレクタ領域（Ｃ）、ベース領域（Ｂ）及び
エミッタ領域（Ｅ）の形成の後に少なくとも一つのアニ
ーリングステップを有しており、前記アニーリングステ
ップが、前記ＣＭＯＳトランジスタ構成体内のソース領
域（Ｓ）、ドレイン領域（Ｄ）及びチャンネル領域へエ
ピタキシャル層（ＥＰＩ）を介して前記基板（ＳＵＢ）
から分布されているレトログレード濃度の前記Ｎ型原子
を有するレトロＮウエル（ＮＷＥＬＬ）を形成するため
に前記Ｎウエルから比較的高速で拡散するＮ型原子の上
方拡散を包含すると共に、前記ベースコレクタ層（ＢＣ
Ｌ）から前記活性エピタキシャル層（ＥＰＩ）を介して
前記活性ベース領域層（ＡＢＬ）へ分布されているレト
ログレード濃度の前記Ｎ型原子を有するサブエミッタコ
レクタ領域（ＳＥＣ）を形成する前記埋め込みコレクタ
層（ＢＣＬ）内に注入されている比較的高速で拡散する
Ｎ型原子の上方拡散を包含することを特徴とする方法。 - 【請求項１３】 請求項１２において、前記サブエミ
ッタコレクタ領域内のレトログレード濃度のＮ型原子が
、前記埋め込みコレクタ層（ＢＣＬ）における約ｎ×１
０１７原子数／ｃｍ３ から前記ベース領域層（ＡＢＬ
）におけるｎ×１０１６原子数／ｃｍ３ の範囲であり
、尚ｎは約６に等しいことを特徴とする方法。 - 【請求項１４】 請求項１０において、前記埋め込み
コレクタ層内にサブエミッタコレクタ領域を形成するた
めに比較的高速で拡散するＮ型原子を注入するステップ
が、前記埋め込みコレクタ層（ＢＣＬ）の水平方向断面
積の約１０％乃至２０％に制限されている水平方向断面
積を有するサブエミッタコレクタ領域（ＳＥＣ）を注入
し且つ形成することを包含することを特徴とする方法。 - 【請求項１５】 請求項１０において、更に、前記バ
イポーラトランジスタ構成体上方に開口を画定するＣＢ
ＳＳを有するコレクタベース表面スペーサ領域画定マス
クとしても前記フィールド酸化物画定マスクを構成し、
且つ前記バイポーラトランジスタ構成体のベース領域（
Ｂ）からコレクタ領域（Ｃ）を離隔させるフィールド酸
化物表面スペーサ領域（ＣＢＳＳ）を画定し且つ成長さ
せるステップを有することを特徴とする方法。 - 【請求項１６】 請求項１５において、更に、前記フ
ィールド酸化物コレクタベース表面スペーサ領域（ＣＢ
ＳＳ）を前記コレクタ、エミッタ及びベースコンタクト
画定マスクを有する自己整合型トランジスタマスクの一
部として使用するステップを有することを特徴とする方
法。 - 【請求項１７】 請求項１２において、前記サブエミ
ッタコレクタ領域（ＳＥＣ）のＮ型原子のレトログレー
ド濃度が、活性ベース領域層（ＢＬ）とサブエミッタコ
レクタ領域（ＳＥＣ）との接合において約６×１０１６
原子数／ｃｍ３ のＮ型キャリアの正味濃度を与えるこ
とを特徴とする方法。 - 【請求項１８】 ＩＣバイポーラトランジスタ活性区
域及びＣＭＯＳトランジスタ活性区域内にバイポーラト
ランジスタ構成体及びＣＭＯＳトランジスタ構成体を製
造するためのＢＩＣＭＯＳ集積回路（ＩＣ）光画定マス
ク手段において、前記バイポーラトランジスタ構成体が
エピタキシャル層（ＥＰＩ）内に形成されているコレク
タ（Ｃ）、ベース（Ｂ）及びエミッタ（Ｅ）及び前記コ
レクタ領域、ベース領域及びエミッタ領域の下側に位置
した埋め込みコレクタ層（ＢＣＬ）を有しており、前記
ＣＭＯＳトランジスタ構成体がエピタキシャル層（ＥＰ
Ｉ）内に形成されているチャンネル領域により離隔され
ているソース領域（Ｓ）及びドレイン領域（Ｄ）及び下
側に存在するＮウエルを有しており、ＣＭＯＳトランジ
スタ活性区域内にレトロＮウエルを注入させるためにＮ
ウエル画定用開口が形成されている第一マスク層を有す
るレトロＮウエル光画定マスクが設けられており、前記
レトロＮウエル画定マスクは、更に、製造されるべきバ
イポーラトランジスタ構成体のエミッタ領域（Ｅ）の下
側に位置した場所においてバイポーラトランジスタ活性
区域の埋め込みコレクタ層（ＢＣＬ）内にサブエミッタ
コレクタ領域（ＳＥＣ）を注入するために前記第一マス
ク層を介してサブエミッタコレクタ画定用開口が形成さ
れたサブエミッタコレクタ画定用マスクを有しており、
前記Ｎウエル画定及びサブエミッタコレクタ画定用マス
クが同時的にＣＭＯＳトランジスタ活性区域内のレトロ
Ｎウエル及びバイポーラトランジスタ活性区域内のサブ
エミッタコレクタを注入するために構成されていること
を特徴とする光画定マスク手段。 - 【請求項１９】 請求項１８において、レトロＮウエ
ル光画定マスク内のサブエミッタコレクタ画定用開口が
、埋め込みコレクタ層（ＢＣＬ）の水平方向断面積の約
１０％乃至２０％の面積を有していることを特徴とする
光画定マスク手段。 - 【請求項２０】 請求項１９において、更に、ＣＭＯ
Ｓトランジスタ活性区域を取り囲むための取り囲み用フ
ィールド酸化物領域を画定するための開口が形成された
第二マスク層を有するフィールド酸化物画定マスクが設
けられており、前記フィールド酸化物画定マスクは、更
に、バイポーラトランジスタ活性区域のバイポーラトラ
ンジスタ構成体におけるコレクタ領域及びベース領域を
離隔させるためのコレクタベース表面スペーサ領域（Ｃ
ＢＳＳ）を画定する開口が形成された表面スペーサ領域
画定マスクを有することを特徴とする光画定マスク手段
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US65567691A | 1991-02-14 | 1991-02-14 | |
| US655676 | 1991-02-14 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04317369A true JPH04317369A (ja) | 1992-11-09 |
Family
ID=24629902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4027579A Pending JPH04317369A (ja) | 1991-02-14 | 1992-02-14 | バイポーラトランジスタ構成体及びｂｉｃｍｏｓｉｃ製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0500233A2 (ja) |
| JP (1) | JPH04317369A (ja) |
| KR (1) | KR920017243A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR940704062A (ko) * | 1992-02-25 | 1994-12-12 | 존 무소리스 | 억제된 커크효과를 나타내는 바이포울러 접합 트랜지스터(bipolar junction transistor exhibiting suppressed kirk effect) |
| US5422508A (en) * | 1992-09-21 | 1995-06-06 | Siliconix Incorporated | BiCDMOS structure |
| DE69316134T2 (de) * | 1992-09-22 | 1998-06-18 | Nat Semiconductor Corp | Verfahren zur Herstellung eines Schottky-Transistors mit retrogradierter n-Wannenkathode |
| DE69307121T2 (de) * | 1993-02-24 | 1997-04-17 | Sgs Thomson Microelectronics | Volkommen verarmter lateraler Transistor |
| US5455189A (en) * | 1994-02-28 | 1995-10-03 | National Semiconductor Corporation | Method of forming BICMOS structures |
| EP0698283A1 (en) * | 1994-03-15 | 1996-02-28 | National Semiconductor Corporation | A semiconductor device having a self-aligned p-well within a p-buried-layer |
| DE69522926T2 (de) * | 1995-05-02 | 2002-03-28 | St Microelectronics Srl | Resurf-IC mit dünner Epitaxialschicht für HV-P-Kanal und N-Kanal-Anordnungen wobei Source und Drain nicht an Erdungspotential gelegt sind |
| WO1997017726A1 (en) * | 1995-11-07 | 1997-05-15 | National Semiconductor Corporation | Low collector resistance bipolar transistor compatible with high voltage integrated circuits |
| KR19980702498A (ko) * | 1995-12-21 | 1998-07-15 | 요트.게.아.롤페즈 | 절연용 locos 영역과 옥사이드로 채워진 절연용 그루브 영역을 갖는 실리콘 몸체로 이루어진 bicmos 반도체 장치 |
| DE10002129B4 (de) * | 2000-01-19 | 2006-10-26 | Infineon Technologies Ag | Vertikale DMOS-Transistoranordnung mit niedrigem Einschaltwiderstand |
| DE10044838C2 (de) | 2000-09-11 | 2002-08-08 | Infineon Technologies Ag | Halbleiterbauelement und Verfahren zur Herstellung eines solchen |
| DE10162074B4 (de) * | 2001-12-06 | 2010-04-08 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | BiCMOS-Struktur, Verfahren zu ihrer Herstellung und Bipolartransistor für eine BiCMOS-Struktur |
| CN101184484B (zh) | 2005-05-24 | 2011-10-05 | 帝斯曼知识产权资产管理有限公司 | 用于治疗炎性失调的藁本内酯衍生物 |
| JP5048242B2 (ja) * | 2005-11-30 | 2012-10-17 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置及びその製造方法 |
| KR20090033470A (ko) | 2006-07-14 | 2009-04-03 | 디에스엠 아이피 어셋츠 비.브이. | 로즈힙 및 다른 활성 약품을 포함하는, 염증성 질환의 치료를 위한 조성물 |
| CN102130163B (zh) * | 2010-01-18 | 2013-01-09 | 上海华虹Nec电子有限公司 | Esd高压dmos器件及其制造方法 |
-
1992
- 1992-02-06 EP EP92300994A patent/EP0500233A2/en not_active Withdrawn
- 1992-02-13 KR KR1019920002088A patent/KR920017243A/ko not_active Application Discontinuation
- 1992-02-14 JP JP4027579A patent/JPH04317369A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR920017243A (ko) | 1992-09-26 |
| EP0500233A2 (en) | 1992-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4902639A (en) | Process for making BiCMOS integrated circuit having a shallow trench bipolar transistor with vertical base contacts | |
| JPH04317369A (ja) | バイポーラトランジスタ構成体及びｂｉｃｍｏｓｉｃ製造方法 | |
| JPS58107663A (ja) | 近接して設けられるド−パントイオン注入盆状区域の製造方法 | |
| JPS5929153B2 (ja) | ＭＯＳｎ−チヤンネル・シリコンゲ−ト集積回路中に低抵抗相互接続部を形成する方法 | |
| JPH0510828B2 (ja) | ||
| JP3354145B2 (ja) | バイポーラ・トランジスタとその製法 | |
| JPH04276653A (ja) | 集積回路デバイスの製造プロセス | |
| US5229308A (en) | Bipolar transistors with high voltage MOS transistors in a single substrate | |
| US6262472B1 (en) | Bipolar transistor compatible with CMOS utilizing tilted ion implanted base | |
| KR100227874B1 (ko) | 보로실리케이트 유리 스페이서를 갖는 반도체 디바이스 및 그 제조방법 | |
| US4983531A (en) | Method of fabricating a single polysilicon bipolar transistor which is compatible with a method of fabricating CMOS transistors | |
| JPH0557741B2 (ja) | ||
| US5124775A (en) | Semiconductor device with oxide sidewall | |
| US5150184A (en) | Method for forming emitters in a BiCMOS process | |
| US5929506A (en) | Isolated vertical PNP transistor and methods for making same in a digital BiCMOS process | |
| JPH05259438A (ja) | 改良型ショットキーダイオード構成体及び製造方法 | |
| US5880002A (en) | Method for making isolated vertical PNP transistor in a digital BiCMOS process | |
| JPH09293797A (ja) | 半導体装置およびその製造方法 | |
| JP2940984B2 (ja) | ＢｉＣＭＯＳ型半導体集積回路の製造方法 | |
| JPH1055976A (ja) | 種々の埋められた領域を有する半導体装置の製造方法 | |
| JPH0481336B2 (ja) | ||
| JPH10294321A (ja) | ラテラルｐｎｐトランジスタおよびその製造方法 | |
| JPH11121639A (ja) | Ｎ形ウエル補償注入が行われたＢｉＣＭＯＳ集積回路とその製造法 | |
| US6737311B2 (en) | Semiconductor device having a buried layer for reducing latchup and a method of manufacture therefor | |
| JP2697631B2 (ja) | 半導体装置の製造方法 |