JPH05259438A - 改良型ショットキーダイオード構成体及び製造方法 - Google Patents
改良型ショットキーダイオード構成体及び製造方法Info
- Publication number
- JPH05259438A JPH05259438A JP4232093A JP23209392A JPH05259438A JP H05259438 A JPH05259438 A JP H05259438A JP 4232093 A JP4232093 A JP 4232093A JP 23209392 A JP23209392 A JP 23209392A JP H05259438 A JPH05259438 A JP H05259438A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- region
- collector
- layer
- transistor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 238000010276 construction Methods 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 239000002184 metal Substances 0.000 claims description 36
- 239000007943 implant Substances 0.000 claims description 35
- 125000004429 atom Chemical group 0.000 claims description 26
- 125000006850 spacer group Chemical group 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 18
- 230000008021 deposition Effects 0.000 claims description 15
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 13
- 125000004437 phosphorous atom Chemical group 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 10
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 229910021339 platinum silicide Inorganic materials 0.000 claims description 6
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical group [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 3
- 238000005245 sintering Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000003870 refractory metal Substances 0.000 claims 6
- 230000008878 coupling Effects 0.000 claims 5
- 238000010168 coupling process Methods 0.000 claims 5
- 238000005859 coupling reaction Methods 0.000 claims 5
- 238000000407 epitaxy Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 230000003068 static effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 116
- 238000009792 diffusion process Methods 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000000137 annealing Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical group [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000005247 gettering Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 235000009134 Myrica cerifera Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 244000061457 Solanum nigrum Species 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 150000002739 metals Chemical group 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 150000003057 platinum Chemical class 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0664—Vertical bipolar transistor in combination with diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/917—Plural dopants of same conductivity type in same region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
逆リーク、比較的低いターンオン電圧、及び比較的低い
抵抗の電流経路を有するショットキーダイオードを提供
する。 【構成】 ショットキーダイオードの基板を形成するた
めにエピタキシャル層内にレトロNウエル6を使用し、
ダイオード接合7におけるドナーの比較的低い濃度が低
い逆リーク及び比較的低い電圧ターンオンを与え、且つ
レトロNウエルのバルクにおける比較的高いドナー濃度
が接合からダイオードコンタクトへの電流経路に対し低
い直列抵抗を与えその結果一層高速ショットキーダイオ
ードとしている。
Description
エル」を組込んだ改良型ショットキーダイオード構成体
に関するものである。特に、本発明は、バイポーラ及び
BICMOS集積回路に適用可能なものであり、且つそ
れは、より高速でより信頼性のあるショットキーダイオ
ード構成体を製造するための新規なバイポーラ及びBI
CMOS製造プロセス(方法)を提供している。更に詳
細には、本発明は、バイポーラトランジスタ構成体製造
ステップから選択したマスクシーケンスを使用してお
り、改良型ショットキーダイオード構成体を製造するた
めに本発明に基づいてマスクを修正しており、且つプラ
チナシリサイドショットキーダイオードに対して直接的
に適用可能である。
分野においては、多様な公知の目的のために接合ダイオ
ードが使用される。この様な一つのダイオードはショッ
トキー型であり、即ち、半導体物質の表面と接触した金
属を有する接合ダイオードである。従来の集積回路のシ
ョットキー装置は、典型的に、半導体物質からなるエピ
タキシャル層の表面上に金属を付着形成することにより
形成されている。エピタキシャル層は、P型半導体物質
からなる基板上に付着形成した単結晶のN型半導体物質
から形成される。従来の装置においては、このエピタキ
シャル層はバルクを介して一様にドープされ、且つ約1
乃至2×1016ドナー数/ccの表面濃度を有してお
り、その結果金属・半導体界面において約0.5乃至
2.0Ω・cmの固有抵抗が得られる。この濃度におい
ては、エピタキシャル層のシート抵抗は約3,400Ω
/□であり、且つ所要のターンオン電圧即ちショットキ
ーダイオードに対するバリア高さは約0.45V(30
nA/平方ミクロンにおいて)である。この表面濃度は
良好な低逆リークダイオードを発生する。しかしなが
ら、集積回路用の従来のショットキーダイオードの場合
多数の問題が存在しており、それらは、主に、一つのダ
イオードから次のダイオードへの活性ダイオード下側に
おける電流経路に沿ってのドナー濃度における幅広い変
動及び高い直列抵抗に関連したものである。図1に示し
た如く、典型的な従来のショットキーダイオード形態の
断面図において、ダイオード1からコンタクト2への電
流経路が直接的にエピタキシャル層3を介して進行して
いることを理解することが可能である。このエピタキシ
ャル層は発明者Peltzerの米国特許第3,64
8,125号に記載される如く、例えば、これらのドナ
ーを付着物質内に組込むことにより前に示されたドナー
濃度でドープされている。このドナー濃度は、基本的
に、与えられた付着シーケンスに対し全ての深さにおい
て一様である。1乃至2×1016ドナー数/ccの表面
濃度は許容可能な逆電流リーク及びターンオン電圧特性
が得られるが、バルク全体を介してのその同一の濃度は
比較的高い経路直列抵抗となる。この高い直列抵抗は動
作がより遅いショットキーダイオードとなることを意味
している。
関連した別の問題は、一つの装置から別の装置へのドナ
ー濃度における変動である。多数の理由により、ドナー
濃度は一つの製造シーケンスから別の製造シーケンスに
おいて高々±30%だけ変化する場合がある。エピタキ
シャル層内の実際のドナー濃度は、付着プロセスが実施
された後になるまで不知である。この変動は、与えられ
たロットの製造したダイオードに対する性能変動とな
る。この変動は順方向電圧降下及び特定のダイオードに
対する金属・半導体界面における逆電流リークに関係
し、更に、エピタキシャル層のバルクを介しての直列抵
抗に関連する。即ち、順方向電圧降下の値、逆電流リー
クレート及び直列抵抗は、ダイオード毎に高々±30%
だけ変化する場合がある。
スタ構成体製造方法における進展により、活性区域がま
すます局所化され且つ小型化されている。例えば、19
91年2月14日付で出願し発明者がRobinson
et al.である発明の名称が「バイポーラトラン
ジスタ構成体及びBICMOS IC製造プロセス」で
ある米国特許出願第07/655,676号を参照する
とよい。その特許出願に開示されているものは、新規な
バイポーラトランジスタ構成体及びバイポーラ及びCM
OS製造ステップを組込んだ製造方法である。そこに記
載されるプロセスは、従来のコレクタマスク、エッチ及
び注入シーケンスを使用して、バイポーラ構成体に対し
て埋め込みN+ コレクタ層を形成するためにP型基板内
に比較的ゆっくりと拡散するN型原子を注入することを
包含している。次いで、N++濃度で比較的高速に拡散す
るN型原子のサブエミッタコレクタ領域を埋め込みコレ
クタ層の一部の中に注入する。同時に、同一濃度の同一
のN型原子をP型基板の別の部分内に注入してCMOS
トランジスタ構成体用のレトロNウエルを形成する。こ
の同時的な注入は、レトロNウエル及びサブエミッタコ
レクタマスク、エッチ及び注入シーケンスにより与えら
れる。次いで、N- 濃度のドナーを有する半導体物質か
らなるエピタキシャル層を基板上に付着形成する。この
濃度は、典型的には約2×1015ドナー数/ccであ
り、新規なバイポーラ構成体における寄生コレクタ/ベ
ース容量を最小とし且つBICMOS集積回路のサブ要
素を局所化させるために従来のエピタキシャル層におけ
るN型原子濃度よりも著しく低いものとしてある。
の後の熱サイクル動作により、サブエミッタコレクタ層
及びCMOS構成体のレトロNウエルが上方拡散し、即
ち良好に画定された経路によりエピタキシャル層を介し
て「レトログレード拡散」を行なう。このレトログレー
ド拡散により、エピタキシャル層のこれらの局所化され
た区域を介してドナー濃度の勾配が発生する。エピタキ
シャル層表面近くにおいてはドナー濃度が最も低く、エ
ピタキシャル層/基板界面近くにおいてはその濃度は最
も高い。
来の活性区域マスク、エッチ及び成長シーケンスを使用
して、バイポーラ構成体及びCMOSトランジスタ構成
体の両方において同時的に二酸化シリコンからなる分離
領域を形成する。バイポーラ及びCMOSトランジスタ
構成体の製造における最終段階において、マスクとして
パッシベーション用シリコン窒化物層を使用して、コン
タクト画定マスク、エッチ及び付着シーケンスを介して
コンタクト付着領域を形成する。次いで、コンタクト領
域内に第一メタル(金属)を付着形成し、且つその第一
メタル層上に第二メタル層を付着形成し、その場合に、
それらの二つの層を分離するために層間誘電体を形成す
ることが可能である。
ドープしたエピタキシャル層はショットキーダイオード
にとって適切なものではないということである。特に、
その基板を使用して形成したダイオードは、ドナー濃度
が低いために、一層高いターンオン電圧及び一層高い逆
電流リークを有している。更に、エピタキシャルバルク
を介しての経路の直列抵抗は同一の理由により著しく高
い。更に、ショットキーダイオード基板としてドナー濃
度の低いエピタキシャル層を使用することにより、ダイ
オード毎に性能が異なる問題が発生する。なぜならば、
付着プロセスは同一のままであり且つドナー濃度のみが
低いからである。高々±30%の濃度変動が発生する場
合があり、且つそのダイオード性能の場合、特性も変化
する場合がある。
いターンオン電圧を有する改良型ショットキーダイオー
ドが所望されている。更に、半導体物質のバルクを介し
て比較的低い抵抗の電流経路を有するショットキーダイ
オードが所望されている。更に、バイポーラ集積回路及
びBICMOS集積回路に対して適用可能なショットキ
ーダイオードが所望されている。更に、新規なショット
キーダイオードを製造することを包含すべく修正したB
ICMOSマスクシーケンスを使用して新規なショット
キーダイオードを製造することを包含する新規なBIC
MOS製造プロセス即ち方法が所望されている。更に、
ダイオード毎のダイオード特性変動が減少されたBIC
MOS製造プロセス内に組込んだショットキーダイオー
ド製造プロセスが所望されている。従って、BICMO
S処理ステップの数を増加させることなしに、BICM
OSトランジスタ構成体へ結合した新規なショットキー
ダイオードを製造する新規なマスク構成体及び新規なマ
スク、エッチ、注入及び酸化シーケンスを提供すること
が所望されている。
クを介して良好な低い逆リーク、比較的低いターンオン
電圧、及び比較的低い抵抗の電流経路を有する改良型シ
ョットキーダイオードを提供することが本発明の1目的
である。本発明は、ショットキーダイオードの基板を形
成するためにエピタキシャル層内にレトロNウエルを使
用し、ダイオード接合におけるドナーの比較的低い濃度
が低い逆リーク及び比較的低い電圧ターンオンを与え、
且つレトロNウエルのバルクにおける比較的高いドナー
濃度が接合からダイオードコンタクトへの電流経路に対
し低い直列抵抗を与えている。
ーラ及びBICMOS集積回路の製造において改良型シ
ョットキーダイオードの製造を組込むことにより改良型
バイポーラ及びBICMOS集積回路を提供することで
ある。本発明は、新規なショットキーダイオードの製造
を包含するべく修正されたバイポーラ及びBICMOS
マスクシーケンスを使用して新規なショットキーダイオ
ードを製造することを包含している。CMOSトランジ
スタ構成体のレトロNウエルと同一の態様でダイオード
基板を形成することにより、ダイオード毎により一様な
性能特性のショットキーダイオードが製造される。なぜ
ならば、ドナー濃度はエピタキシャル層の形成における
場合よりもNウエルの形成において一層緊密に制御する
ことが可能だからである。
テップ数を増加させることなしに、バイポーラ又はBI
CMOSトランジスタ構成体へ結合した新規なショット
キーダイオードを製造するための新規なマスク構成体及
び新規なマスク、エッチ、注入及び酸化シーケンスを提
供することである。
ダイオード基板としてレトログレードウエルを設け、且
つ直列抵抗を更に減少させる埋め込みダイオード層を設
けると共に、ダイオード接合及びダイオードオーミック
コンタクトを設けることにより上述した目的を達成し、
尚該ウエルは従来のショットキーダイオード基板と比較
した場合に、ダイオード接合におけるドナー濃度と基本
的に同一であるか又は多少高い半導体物質を有してい
る。この濃度は、通常、約1乃至3×1016ドナー数/
ccであり、それは、約425乃至450mV(30n
A/平方ミクロンにおいて)の範囲内におけるターンオ
ン電圧を有する良好な低逆リークダイオードを与える。
レトログレード基板ウエルは、基板バルクを介してこの
様なドナーが下方向に着実に増加する濃度を有してい
る。この増加する濃度はそのバルクを介してダイオード
接合からそのコンタクトへの電流経路の直列抵抗を減少
させる。ダイオード基板ウエルと下側に存在する基板と
の間の界面近くにおいて、ドナー濃度は1×1017ドナ
ー数/ccを超えている。界面濃度が約5×1017ドナ
ー数/ccを超える場合には、構成体はダイオードとい
うよりもオーミックコンタクトとして作用する。本発明
のウエルにおけるその増加するドナー濃度は、従来のダ
イオード基板の場合約3400Ω/□の典型的なシート
抵抗と比較して、バルクを介して約400Ω/□の平均
シート抵抗を与えている。この著しく低い直列抵抗は、
ダイオード接合からレトログレードウエルを介して下方
向へ埋め込みダイオード層内へ且つダイオードオーミッ
クコンタクトへ戻るより高速の電流経路を与えており、
その結果一層高速のショットキーダイオードとしてい
る。公知のドナー濃度及び制御された上方拡散のレトロ
グレードウエルの使用は、良好に画定された特性を有し
且つダイオード毎の濃度変動が最小であるショットキー
ダイオードを提供している。このより厳しい制御は、複
数個のダイオードに亘り再現性のある特性を有する一層
信頼性のあるダイオードとさせている。
OS製造シーケンス内に本改良型ショットキーダイオー
ドの製造を組込むことにより改良したバイポーラ及びB
ICMOS集積回路を提供している。特に、該バイポー
ラ構成体は、P型半導体物質からなる基板内に形成した
比較的ゆっくりと拡散するN型原子の埋め込みコレクタ
層を有している。N+ 濃度での比較的高速で拡散するN
型原子からなる「ウエル」は、後に、埋め込みコレクタ
層の一部の中に注入される。この比較的高速で拡散する
原子からなるウエルは、局所化されたサブエミッタコレ
クタ領域を形成し、それは、後に基板全体の上に付着形
成されるエピタキシャル層内に上方拡散する。この局所
化されたサブエミッタコレクタ領域は、バイポーラトラ
ンジスタ基板のエミッタ及び活性ベース層の下側に位置
している。本発明によれば、改良型ショットキーダイオ
ードは、ダイオードシンク領域のみならず埋め込みコレ
クタ層及びサブエミッタコレクタ領域を使用して形成さ
れ、その場合に局所化されたサブエミッタコレクタ領域
は、エピタキシャル層の表面へ向かって上方拡散するこ
とを許容され、前述した如くドナー濃度勾配を有するレ
トロダイオードウエルを形成する。コレクタ、活性ベー
ス層、ベース及びエミッタは、この新規なショットキー
ダイオードを有する改良型構成体の一部の中には形成さ
れない。その代わりに、本発明は、バイポーラトランジ
スタ製造プロセスのある一部のみを組込んで、レトロダ
イオードウエル及びショットキーダイオード用の基板と
しての埋め込みコレクタ層と同様のタイプの埋め込みダ
イオード層を与え、その際にエピタキシャル層のみを基
板と置換している。このことは、前述した如く特定のバ
イポーラ製造プロセスにおいて重要なものであり、本発
明のエピタキシャル層は非常に軽度にドープされてお
り、且つこの様なエピタキシャル層をその基板として使
用するショットキーダイオードは平均よりも高いターン
オン電圧を必要とし、且つそれは非常に高い直列抵抗を
有するものである。
ク、エッチ及び酸化シーケンスにより形成されるフィー
ルド酸化物領域により分離された相補的NMOS及びP
MOSトランジスタ構成体を具備するCMOSトランジ
スタ構成体のみならず、上述したバイポーラ抵抗構成体
を有する集積回路内に本改良型ショットキーダイオード
を組込んだ改良型BICMOS集積回路を提供してい
る。本発明によれば、比較的ゆっくりと拡散するN型原
子を注入するために使用される埋め込みコレクタ層画定
マスク、エッチ及び注入シーケンスを修正して、埋め込
みコレクタ層画定マスクとして作用するのみならず、埋
め込みダイオード層画定開口を具備する埋め込みダイオ
ード層画定マスクとしても作用する埋め込みコレクタ層
画定マスクを構成する。PMOSトランジスタのソース
領域、ドレイン領域及びチャンネル領域の下側に位置し
て初期的にP型半導体物質基板内に形成されるNウエル
が設けられている。このNウエルはNウエル画定マス
ク、エッチ及び注入シーケンスによりサブエミッタコレ
クタ領域を形成するために使用される同一の比較的高速
で拡散するN型原子を同時的に注入することにより形成
される。本発明によれば、サブエミッタコレクタ画定マ
スクとして作用するのみならずダイオードNウエル画定
マスクとしても作用し、ダイオードNウエル画定用開口
が改良型バイポーラトランジスタの埋め込みダイオード
層の上方に位置するNウエル画定マスクを構成すること
により新規なショットキーダイオードが製造される。
較的軽度にドープしたエピタキシャル層の付着形成の後
に少なくとも一つのアニーリングステップと、エピタキ
シャル層内のCMOSトランジスタ構成体のソース領
域、ドレイン領域及びチャンネル領域の形成と、エピタ
キシャル層内のバイポーラトランジスタ構成体のコレク
タ領域、ベース領域、エミッタ領域の形成を包含してい
る。該アニーリングステップは、サブエミッタコレクタ
領域を形成する埋め込みコレクタ層内に注入した比較的
高速で拡散するN型原子の上方拡散と、CMOSトラン
ジスタ構成体のNウエルの同一の比較的高速で拡散する
N型原子の上方拡散と、埋め込みダイオード層からエピ
タキシャル層を介してエピタキシャル層の表面へ分布さ
れ、その際に改良型ショットキーダイオードのダイオー
ドNウエルを形成する同一の比較的高速で拡散するN型
原子の上方拡散とを発生させる。
の改良型ショットキーダイオードの製造は、更に、ダイ
オードNウエルの表面の一部の上方にダイオードコンタ
クト画定用開口を有するダイオードオーミックコンタク
ト領域画定マスクを形成するためにバイポーラ構成体の
コレクタシンク画定マスクを構成するステップを包含し
ている。ダイオードオーミックコンタクト領域は、コレ
クタシンクマスク、エッチ及び注入シーケンスを使用し
て形成され、その場合に、コレクタシンクマスクは、シ
ンクコレクタ画定マスクとして作用するのみならずダイ
オードオーミックコンタクト領域画定用開口を具備する
ダイオードオーミックコンタクト領域画定マスクとして
も作用すべく構成される。その際に、ダイオードオーミ
ックコンタクト領域は、バイポーラコレクタシンク領域
が注入されるのと同時に、ダイオードオーミックコンタ
クトの準備としてN+ 濃度へドープされる。
が、ダイオードNウエルの表面の部分の上方にダイオー
ド接合及びオーミックコンタクト画定用開口を具備する
ダイオード接合及びオーミックコンタクト画定マスクを
形成するためにCMOSコンタクト画定マスクを構成す
ることによりダイオード接合及びオーミックコンタクト
が形成され、その場合に、接合/コンタクト表面スペー
サ(フィールド酸化物領域及びコレクタ/ベース表面ス
ペーサ領域と同時に形成される)がダイオード接合をダ
イオードオーミックコンタクトから分離する。好適実施
例においては、CMOSコンタクト、バイポーラ活性区
域コンタクト及びダイオード接合及びダイオードオーミ
ックコンタクトが、CMOSコンタクトマスク及び付着
シーケンスにより形成され、その場合に、プラチナが構
成体全体の表面上に付着形成され、その際にドープした
半導体物質を含有する全ての領域においてプラチナシリ
サイド複合体を形成する。
の改良型ショットキーダイオード構成体の製造は、ダイ
オードコンタクト及びダイオード接合領域の上方にダイ
オードメタル(金属)1画定用開口を有するダイオード
メタル1画定マスクとしてメタル1画定マスクを構成す
ることにより完了する。
良型バイポーラトランジスタ構成体、及び改良型BIC
MOS集積回路に加えて、本発明は、更に、新規なBI
CMOS集積回路光画定マスクを提供しており、該マス
クは、新規な埋め込みダイオード層画定マスクをも形成
する新規な埋め込みコレクタ層画定マスクと、ダイオー
ドNウエル画定マスクをも形成する新規なレトロNウエ
ル画定マスクと、ダイオードオーミックコンタクト領域
画定マスクをも形成する新規なコレクタシンク画定マス
クと、ダイオード接合及びオーミックコンタクト画定マ
スクをも形成する新規なBICMOSコンタクト画定マ
スクと、ダイオードメタル1画定マスクをも形成する新
規なメタル1画定マスクとを包含している。
ド構成体4は、埋め込みダイオード層5と、レトログレ
ードダイオードNウエル6と、ダイオード接合7と、ダ
イオード表面スペーサ8と、ダイオードオーミックコン
タクト9とを有しており、その構成を図8に示してあ
る。この様な埋め込みダイオード層5及びレトログレー
ドダイオードNウエル6は、ダイオード接合7の基板を
形成しており、その際に図1に示した従来のダイオード
1の従来のエピタキシャル層3を置換している。ダイオ
ードNウエル6は比較的高速で拡散する燐原子のN+ 濃
度の注入により、ダイオード接合7の下側に位置した基
板を介して局所化したレトログレードのドナー濃度を与
えている。その後のアニーリングにより、燐原子はP型
半導体物質からなる半導体基板10からN型半導体物質
からなる軽度にドープしたエピタキシャル層11を介し
て上方へ且つエピタキシャル層表面12へ向かって上方
へドライブされる。
オード層5及びダイオードNウエル6で置換することに
より、ダイオード接合7の下側に位置した基板内におい
て得られるドナーの数は一桁程度増加される。更に、ド
ナー接合7におけるドナー濃度は約3×1016であり、
それは従来のダイオード1の接合の場合のドナー濃度が
約1乃至2×1016であるのと対比される。ダイオード
Nウエルの平均値を図9に示してあり、その場合、ドナ
ー濃度は基板のバルクを介して下方向に行くに従い増加
している。このことは、より低い直列抵抗が得られ、即
ちダイオードNウエル6のバルクを介しての平均シート
抵抗は400Ω/□であり、それは、従来のエピタキシ
ャル層3の場合には3,400Ω/□であるのと対比さ
れ、その際に電流経路の抵抗を減少させ、従ってより高
速のショットキーダイオードとさせている。
は、バイポーラトランジスタ構成体か又はBICMOS
集積回路製造プロセスの何れかを使用して製造すること
が可能である。好適実施例においては、改良型ショット
キーダイオード構成体4を製造するために使用されるB
ICMOS製造プロセスのステップを図2乃至8に示し
てある。新規なBICMOSマスク構成体もこれらの図
に示してある。改良型ショットキーダイオード構成体4
を組込んだ製造の中における完全なBICMOSマスク
シーケンスは以下の如くである。
が、1.0BCLマスク、エッチ及び注入シーケンスを
使用して、基板10内に最初に形成される。比較的ゆっ
くりと拡散するN型のアンチモン原子を、初期的酸化物
層14を介してN+ 濃度へ基板10内に注入する。1.
0マスクを形成して埋め込みコレクタ画定開口15を具
備する埋め込みコレクタ層画定マスクのみならず、改良
型ショットキーダイオード構成体4用の埋め込みダイオ
ード層開口16を具備する埋め込みダイオード層画定マ
スクを与える。
ジスト層17を付着形成して2.0レトロNウエル画定
マスクを形成する。この新たな2.0マスクは、CMO
Sトランジスタ構成体19用のCMOSNウエル開口1
8を具備するレトロNウエル画定、エッチ及び注入マス
ク、及びバイポーラトランジスタ構成体21用のSEC
開口20を具備するサブエミッタコレクタ領域画定マス
クを与えるのみならず、改良型ショットキーダイオード
構成体4用の埋め込みダイオード層5上方にダイオード
Nウエル領域開口22を具備するダイオードNウエル領
域画定マスクをも与えるべく形成される。この新たな
2.0マスクを介してN+ 濃度へ比較的高速で拡散する
燐原子を注入し、他のサブ要素の中で、ダイオードNウ
エル領域6を形成する。
レクタ層5の中に局所化されダイオード接合7の下側に
位置する。特に、ダイオードNウエル6は、実質的に同
一の断面積において、ダイオード接合7と垂直に整合し
て配設される。後に付着形成する軽度にドープしたエピ
タキシャル層11内に延在するレトログレード濃度を与
えるために、後のアニーリングステップ期間中により高
速の上方拡散を与えるために、CMOSNウエル23及
びサブエミッタコレクタ領域24のみならず、ダイオー
ドNウエル領域6のN+ 濃度注入を行なうために燐原子
を使用する。
は、全ての構成体に隣接したチャンネルストップ領域2
6及びCMOSトランジスタ構成体19のレトロPウエ
ル領域25を画定し且つ注入するために使用される。ボ
ロン原子を領域25及び26内にP+ 濃度へ注入する。
次いで、軽度にドープしたエピタキシャル層11、N型
シリコンの単結晶層をマスクなしでのブランケットエピ
タキシャル付着シーケンスにおいて全ての構成体の上に
一様に付着形成させる。
構成体19、バイポーラトランジスタ構成体21、及び
改良型ショットキーダイオード構成体4の周りに、4.
0分離酸化物マスク、エッチ及び酸化シーケンスを使用
して、分離酸化物領域27が設けられている。次いで、
5.0マスク、エッチ及び注入シーケンスを使用して、
エピタキシャル層11内にコレクタシンク領域28を形
成する。5.0マスクは、バイポーラトランジスタ構成
体21に対するコレクタシンク開口29を具備するコレ
クタシンク画定及び注入マスクを与えるのみならず、改
良型ショットキーダイオード構成体4に対するダイオー
ドオーミックコンタクト領域開口30を具備するダイオ
ードオーミックコンタクト領域画定マスクをも与えるた
めに形成される。N+ 濃度での比較的高速に拡散する燐
原子を新たな5.0マスクを介して注入させ、ダイオー
ドオーミックコンタクト9の基礎を形成するダイオード
オーミックコンタクト領域31のみならず、バイポーラ
トランジスタ構成体19のコレクタシンク領域28を形
成する。この5.0マスクは、又、ゲッタリング剤とし
て作用する同一の燐原子を有する分離酸化物領域27を
注入するために形成される。次いで、全ての構成体に亘
りブランケットCVDにより一様な窒化物層32を付着
形成する。
構成体19のCMOS活性領域33を画定し且つ窒化物
層32をエッチングするために6.0活性マスクを形成
している。6.0マスクにおける開口は、CMOSトラ
ンジスタ構成体19を取囲むための取囲み用フィールド
酸化物領域34を画定する。更に、この6.0マスク
は、バイポーラトランジスタ構成体21に対するコレク
タ/ベース表面スペーサ領域画定マスクとして機能し、
且つ後の酸化シーケンスにおけるダイオード表面スペー
サ8を形成するために使用されるダイオード表面スペー
サ画定マスクとしても機能する。ダイオード表面スペー
サ8は、ダイオード接合7をダイオードオーミックコン
タクト9から分離させるべく作用する。
バイポーラトランジスタ構成体21の上方を除いて、窒
化物層32を剥離し、且つCMOS活性領域33を開口
させてエピタキシャル層11を露出させ、それは後に酸
化されてエピタキシャル酸化物層40を形成する。ゲー
ト酸化物層35をCMOS活性領域33内に成長させ、
且つ多結晶シリコン層をブランケット付着ステップにお
いて全ての構成体上に付着形成する。8.0ポリゲート
画定マスクステップは、ホトレジスト層及びホトリソグ
ラフィステッパを使用し、次いでポリシリコン層をエッ
チングし且つその後にゲート36を残存させることによ
り、CMOSゲート36を画定する。次いで、ゲート3
6上に薄いスペーサ酸化物を成長させ、且つN- 濃度の
燐原子を8.0マスクを介して注入させ、ゲート36の
下側に位置して軽度にドープしたドレイン領域を形成す
る。
エッチ及び注入シーケンスを使用して、バイポーラトラ
ンジスタ構成体21のベース領域を画定すると共に注入
する。10.0窒化物エッチマスクを形成して、バイポ
ーラトランジスタ構成体21用のコレクタ、ベース及び
エミッタ開口38を具備するコレクタ、ベース及びエミ
ッタコンタクト画定マスクを与えるのみならず、ダイオ
ード接合及びオーミックコンタクト領域開口39を与え
る。エピタキシャル酸化物層40は、10.0マスク画
定用コレクタ、ベース及びエミッタコンタクト領域4
1、及び改良型ショットキーダイオード構成体4のダイ
オード接合及びオーミックコンタクト領域42と共に、
バイポーラトランジスタ構成体21の上に残存する。
ク及び注入ステップを使用して、バイポーラトランジス
タ構成体21のエミッタ領域43及びコレクタシンク領
域28をN+ 濃度のN型砒素原子で更にドープする。こ
の11.0マスクは、エミッタ及びコレクタシンク開口
を具備するエミッタ及びコレクタシンク画定マスクを与
えるのみならず、N+ 濃度で砒素原子を注入させダイオ
ードオーミックコンタクト領域31のドナーレベルを約
1020ドナー数/ccへ増加させる第二ダイオードオー
ミックコンタクト開口44を具備する第二ダイオードオ
ーミックコンタクト画定マスクを与えるために形成され
る。前のアニーリングステップはコレクタシンク領域2
8、ダイオードオーミックコンタクト領域31、CMO
SNウエル23及びダイオードNウエル6の上方拡散を
開始させたが、その後のアニーリングは、これらの領域
の全てに亘りドナー濃度分布の展開を完了する。この完
全な展開は、ダイオードNウエル6のレトログレード拡
散が、ショットキーダイオード構成体4のダイオード接
合7の形成の準備として、実質的にエピタキシャル層表
面12へ達するものを包含している。
ク及び注入シーケンスは、CMOSトランジスタ構成体
19のNMOS構成体47及びPMOS構成体46のソ
ース及びドレイン領域45の形成を完了する。特に、P
+ 濃度の二フッ化ボロンを12.0マスクを介して注入
し、PMOS構成体46のソース及びドレイン領域45
を形成し、且つN+ 濃度の燐原子を13.0マスクを介
して注入してNMOS構成体47のソース及びドレイン
領域45を形成する。両方の場合において、その他の全
ての構成体はマスクする。12.0及び13.0マスク
注入に続いて、ブランケット低温酸化物(LTO)層4
8を全ての構成体の上に付着形成する。図5を参照する
と、ダイオード接合7及びダイオードオーミックコンタ
クト9を、新たな14.0マスク、エッチ及び付着シー
ケンスの一部として14.0マスクを形成するために最
初に新たなホトレジスト層を付着形成することにより形
成する。この14.0マスクは、バイポーラトランジス
タ構成体コンタクト開口49及びCMOSトランジスタ
構成体コンタクト開口50を具備するBICMOSコン
タクト画定マスクを与えるのみならず、改良型ショット
キーダイオード構成体4用のオーミックコンタクト画定
開口52及びダイオード接合開口51を具備するダイオ
ード接合及びオーミックコンタクト画定マスクを与える
ために形成される。
り、バイポーラトランジスタ構成体コンタクト領域53
と、CMOSトランジスタ構成体コンタクト領域54
と、ダイオード接合領域55と、ダイオードオーミック
コンタクト領域56とが形成される。ブランケット即ち
一様なプラチナ層57を全ての構成体の上に付着形成
し、次いでその後に焼結を行なって露出領域の全てにお
いてプラチナ・シリサイド複合体を形成する。改良型シ
ョットキーダイオード構成体4の場合、このプラチナ・
シリサイド複合体は、ダイオード接合領域55において
ダイオード接合7を形成する。なぜならば、ダイオード
接合7におけるドナー濃度は約5×1017以下だからで
ある。このプラチナ・シリサイド複合体は、ダイオード
オーミックコンタクト領域56においてダイオードオー
ミックコンタクト9を形成する。なぜならば、そのドナ
ー濃度は5×1017よりも著しく大きく、且つその領域
はダイオードとして作用することは不可能だからであ
る。Ti/Wのブランケット層58及び次いでAl/C
uのブランケット層59を、図6に示した如く、全ての
構成体表面上に付着形成する。これらの金属は、バイポ
ーラトランジスタ構成体21、CMOSトランジスタ構
成体19、改良型ショットキーダイオード構成体4の全
ての活性領域に対するメタル1(M1)コンタクトの基
礎を形成する。
イオード構成体4を示したBICMOS構成体の断面が
示されている。新たなホトレジスト層を付着形成して1
5.0のM1マスクを形成する。この新たな15.0マ
スクは、バイポーラトランジスタ構成体21及びCMO
Sトランジスタ構成体19の部分の上方にTi/Wブラ
ンケット層58及びAl/Cuブランケット層59の後
のエッチングのための開口を与えるためでなく、ダイオ
ード表面スペーサ8を有する改良型ショットキーダイオ
ード構成体4の部分の上方にも形成される。図8を参照
すると、M1ブランケット層58及び59のエッチング
の後に、層間誘電体60を全構成体の上に付着形成す
る。この層間誘電体60を、16.0VIAマスク及び
エッチシーケンスを使用してマスクすると共にエッチン
グし、次いで17.0メタル2(M2)マスク及び付着
シーケンスを使用して第二金属層61を付着形成する。
最終的なパッシベーションエッチ及びマスクシーケンス
が、ボンドパッド用の孔を窒化物層32に形成する。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
来のショットキーダイオード構成体を示した概略断面
図。
ットキーダイオード構成体のためにバイポーラトランジ
スタサブエミッタコレクタ領域開口と、NMOSトラン
ジスタ開口と、新規なダイオードNウエル画定開口とを
具備する新規な2.0レトロNウエル画定マスクを示し
たBICMOS製造プロセスの2.0マスク、エッチ及
び注入シーケンスを示した概略断面図。
のコレクタシンク注入開口と新たなダイオードコンタク
ト領域画定開口とを具備する新規な5.0コレクタシン
ク注入画定マスクを示したBICMOS製造プロセスの
5.0マスク、エッチ及び注入シーケンスを示した概略
断面図。
オーミックコンタクト領域と上方拡散したダイオードN
ウエルとを示すと共に、CMOSトランジスタ構成体及
びバイポーラトランジスタ構成体の活性区域を示したB
ICMOS製造プロセスの7.0マスク及びエッチシー
ケンスを示した概略断面図。
型ショットキーダイオード用の新規なダイオード接合及
びオーミックコンタクト画定開口及びバイポーラトラン
ジスタ及びCMOSトランジスタ構成体のコンタクト領
域を具備する新規な14.0BICMOSコンタクト画
定マスクを示したBICMOS製造プロセスの14.0
コンタクト画定マスク及びエッチシーケンスを示した概
略断面図。
におけるチタン/タングステン(Ti/W)及びアルミ
ニウム/銅(Al/Cu)のブランケット付着を示した
BICMOS製造プロセスのメタル1付着シーケンスを
示した概略断面図。
る新規なメタル1ダイオード画定コンタクト及びコンタ
クト領域上にホトレジストマスクを具備する新規な1
5.0メタル1画定マスクの一部を示したBICMOS
製造プロセスの15.0マスク及びエッチシーケンスを
示した概略断面図。
存在することがなく且つこれらの領域からリードが延在
している図7に示した15.0メタル1画定マスクを示
した概略断面図。
本発明のレトログレードダイオードNウエル基板とに対
してのショットキーダイオード接合の下側に位置した基
板を介して表面から下方へのドナー濃度の差異を示した
グラフ図。
Claims (17)
- 【請求項1】 改良型ショットキーダイオード構成体に
おいて、基板上に付着形成した半導体物質からなるエピ
タキシャル層の表面内にダイオード接合及びオーミック
コンタクトが形成されており、前記ダイオード接合の下
側に位置してN型原子のダイオードNウエルが設けられ
ており、前記ダイオード接合を前記オーミックコンタク
トへ電気的に結合しており、前記N型原子が前記基板か
ら上方にレトログレード濃度で分布されていることを特
徴とする改良型ショットキーダイオード構成体。 - 【請求項2】 請求項1において、更に、前記ダイオー
ド接合と前記オーミックコンタクトの間において前記エ
ピタキシャル層の表面上に位置してダイオード表面スペ
ーサが設けられており、前記ダイオード表面スペーサは
前記エピタキシャル層表面において前記ダイオード接合
を前記オーミックコンタクトから分離していることを特
徴とする改良型ショットキーダイオード構成体。 - 【請求項3】 請求項1において、更に、前記オーミッ
クコンタクトの下側に位置してオーミックコンタクト領
域が設けられており、且つ前記ダイオードNウエルの下
側に位置して埋め込みダイオード層が設けられているこ
とを特徴とする改良型ショットキーダイオード構成体。 - 【請求項4】 請求項3において、前記オーミックコン
タクト領域が比較的高速で拡散するN型原子のウエルを
有しており、且つ前記埋め込みダイオード層が比較的ゆ
っくりと拡散するN型原子のウエルを有していることを
特徴とする改良型ショットキーダイオード構成体。 - 【請求項5】 請求項4において、前記ダイオードNウ
エルが比較的高速で拡散する燐原子を有しており、前記
オーミックコンタクト領域の前記比較的高速で拡散する
N型原子が燐原子であり、且つ前記埋め込みダイオード
層の比較的ゆっくりと拡散するN型原子がアンチモン原
子であることを特徴とする改良型ショットキーダイオー
ド構成体。 - 【請求項6】 請求項1において、前記ダイオード接合
がプラチナ・シリサイド接合であることを特徴とする改
良型ショットキーダイオード構成体。 - 【請求項7】 請求項5において、前記ダイオードNウ
エルが前記ダイオード接合近くにおいて約3×1016原
子数/ccで前記埋め込みダイオード層近くで約1×1
017原子数/ccの比較的高速で拡散する燐原子の濃度
を有することを特徴とする改良型ショットキーダイオー
ド構成体。 - 【請求項8】 BICMOS集積回路の改良型ショット
キーダイオード構成体において、基板上に付着形成した
半導体物質からなるエピタキシャル層の表面に形成した
コレクタ領域とベース領域とエミッタ領域とを有する少
なくとも1個のバイポーラトランジスタ構成体が設けら
れており、前記バイポーラトランジスタ構成体は、前記
コレクタ領域、ベース領域及びエミッタ領域の下側に位
置して前記基板内に形成された埋め込みコレクタ層を有
しており、前記埋め込みコレクタ層は、前記エピタキシ
ャル層により前記ベース領域及びエミッタ領域から分離
された比較的ゆっくりと拡散するN型原子と、前記コレ
クタ領域を前記埋め込みコレクタ層と電気的に結合する
前記エピタキシャル層内に形成されたコレクタシンク領
域と、前記ベース領域を前記埋め込みコレクタ領域と電
気的に結合する前記埋め込みコレクタ層内に形成された
サブエミッタコレクタ領域とを有しており、前記バイポ
ーラトランジスタ構成体は前記コレクタを前記ベースか
ら分離するコレクタ/ベース表面スペーサ領域及び分離
酸化物領域により前記BICMOS集積回路構成体内に
おいて分離されており、且つ前記基板内に形成されたレ
トログレードNウエルを具備しており且つ前記基板から
前記エピタキシャル層内へ上方にレトログレード濃度で
分布された比較的高速で拡散するN型原子を有する少な
くとも1個のCMOSトランジスタ構成体が設けられて
おり、前記CMOSトランジスタ構成体はフィールド酸
化物領域により取囲まれており、前記バイポーラトラン
ジスタ構成体及び前記CMOSトランジスタ構成体の両
方がN型原子のN++濃度を有する前記エピタキシャル層
の表面上にプラチナを焼結させることにより形成された
集積化BICMOSコンタクト領域を有しており、前記
改良型ショットキーダイオードが、 (a)ダイオード接合と、 (b)埋め込みダイオード層と、 (c)ダイオードNウエルと、 (d)オーミックコンタクト領域と、 (e)オーミックコンタクトと、 を有しており、前記ダイオードNウエルが前記埋め込み
ダイオード層内の前記ダイオード接合の下側に形成され
ており、前記オーミックコンタクト領域が前記エピタキ
シャル層内で前記オーミックコンタクト下側に形成され
ており、且つ前記ダイオード接合が前記ダイオードNウ
エルと、前記埋め込みダイオード層と、前記オーミック
コンタクト領域とを介して前記オーミックコンタクトへ
電気的に結合されており、且つ前記改良型ショットキー
ダイオードが前記BICMOS集積回路へ結合されてい
ることを特徴とする改良型ショットキーダイオード構成
体。 - 【請求項9】 請求項8において、前記バイポーラトラ
ンジスタ構成体の前記埋め込みコレクタ層及び前記改良
型ショットキーダイオード構成体の前記埋め込みダイオ
ード層が比較的ゆっくりと拡散するアンチモン原子から
形成されていることを特徴とする改良型ショットキーダ
イオード構成体。 - 【請求項10】 請求項8において、前記バイポーラト
ランジスタ構成体の前記サブエミッタコレクタ層、前記
CMOSトランジスタ構成体の前記レトログレードNウ
エル、前記改良型ショットキーダイオード構成体の前記
ダイオードNウエルが比較的高速で拡散する燐原子から
形成されていることを特徴とする改良型ショットキーダ
イオード構成体。 - 【請求項11】 請求項8において、前記改良型ショッ
トキーダイオード構成体が、更に、前記ダイオード接合
と前記オーミックコンタクトの間に位置されたダイオー
ド表面スペーサを有しており、前記ダイオード表面スペ
ーサがフィールド酸化物を有することを特徴とする改良
型ショットキーダイオード構成体。 - 【請求項12】 請求項8において、前記ダイオード接
合がプラチナ・シリサイドを有することを特徴とする改
良型ショットキーダイオード構成体。 - 【請求項13】 少なくとも1個の改良型ショットキー
ダイオード構成体と、少なくとも1個のバイポーラトラ
ンジスタ構成体と、少なくとも1個のCMOSトランジ
スタ構成体とを製造するBICMOS方法において、前
記バイポーラトランジスタ構成体が、基板上に付着形成
した半導体物質からなるエピタキシャル層の表面に形成
したコレクタ領域とベース領域と、エミッタ領域とを有
しており、前記バイポーラトランジスタ構成体が、前記
コレクタ領域、ベース領域、エミッタ領域の下側に位置
して前記基板内に形成されており前記エピタキシャル層
により前記ベース領域及びエミッタ領域から離隔された
埋め込みコレクタ層と、前記コレクタ領域を前記埋め込
みコレクタ層へ電気的に結合しており前記エピタキシャ
ル層内に形成されたコレクタシンク領域と、前記ベース
領域を前記埋め込みコレクタ領域と電気的に結合させて
おり前記埋め込みコレクタ層内に形成されたサブエミッ
タコレクタ領域とを有しており、前記バイポーラトラン
ジスタ構成体は分離酸化物領域によりBICMOS集積
回路構成体において分離されており、コレクタ/ベース
表面スペーサ領域が前記コレクタを前記ベースから分離
しており、前記CMOSトランジスタ構成体は前記基板
内に形成されたレトログレードNウエルを有しており、
前記CMOSトランジスタ構成体はフィールド酸化物領
域により取囲まれており、前記バイポーラトランジスタ
構成体及び前記CMOSトランジスタ構成体の両方は集
積化したBICMOSコンタクト領域を有しており、前
記改良型ショットキーダイオードは埋め込みダイオード
層においてダイオード接合の下側に形成されたダイオー
ドNウエルと、前記エピタキシャル層においてオーミッ
クコンタクト下側に形成されたオーミックコンタクト領
域とを有しており、前記ダイオード接合は前記ダイオー
ドNウエル、前記埋め込みダイオード層及び前記オーミ
ックコンタクト領域を介して前記オーミックコンタクト
へ電気的に結合されており、本BICMOS方法が、 (a)埋め込みコレクタ層画定マスクの開口を画定する
埋め込みコレクタ層を介し且つ前記基板内に比較的ゆっ
くりと拡散するN型原子を注入するために埋め込みコレ
クタ層画定マスクとエッチ及び注入シーケンスとを使用
して前記基板内に前記バイポーラトランジスタ構成体の
前記埋め込みコレクタ層を形成し、 (b)レトロNウエル画定マスクのレトロNウエル画定
開口及びサブエミッタコレクタ画定開口をそれぞれ介し
て比較的高速で拡散するN型原子を注入するためにレト
ロNウエル画定マスクとエッチ及び注入シーケンスとを
使用して、前記基板内に前記CMOSトランジスタ構成
体の前記Nウエル及び前記埋め込みコレクタ層内に前記
バイポーラトランジスタ構成体の前記サブエミッタコレ
クタ層をそれぞれ形成し、 (c)コレクタシンク画定マスクのコレクタシンク画定
開口を介して比較的高速で拡散するN型原子を注入する
ためにコレクタシンク領域画定マスクとエッチ及び注入
シーケンスを使用して前記埋め込みコレクタ層上で前記
エピタキシャル層内に前記バイポーラトランジスタ構成
体の前記コレクタシンク領域を形成し、 (d)バイポーラトランジスタ構成体コンタクト領域及
びCMOSトランジスタ構成体コンタクト領域を形成す
るために前記バイポーラトランジスタ構成体及び前記C
MOSトランジスタ構成体上に一様な耐火性金属を付着
形成し且つ前記BICMOSコンタクト画定マスクのB
ICMOSコンタクト画定開口を介して前記耐火性金属
をエッチングするためにBICMOSコンタクト画定マ
スクとエッチ及び付着シーケンスとを使用して前記バイ
ポーラトランジスタ構成体及び前記CMOSトランジス
タ構成体の前記集積化したBICMOSコンタクト領域
を形成し、 (e)メタル1画定マスクのメタル1コンタクト画定開
口を介してメタル1コンタクトを形成するためにメタル
1画定マスク及びエッチシーケンスを使用して前記バイ
ポーラトランジスタ構成体及び前記CMOSトランジス
タ構成体のメタル1コンタクトを形成する、 上記各ステップを有しており、前記改良型ショットキー
ダイオードの製造が、 (a)前記基板上に埋め込みダイオード層画定開口を有
する埋め込みダイオード層画定マスクとして前記埋め込
みコレクタ層画定マスクを構成し且つ前記埋め込みコレ
クタ層を形成しながら前記埋め込み層画定開口を介して
前記比較的ゆっくりと拡散するN型原子を注入し、 (b)前記埋め込みダイオード層の上にダイオードNウ
エル画定開口を有するダイオードNウエル画定マスクと
して前記レトロNウエル画定マスクを構成し且つ前記C
MOSトランジスタ構成体の前記レトロNウエル及び前
記バイポーラトランジスタ構成体の前記サブエミッタコ
レクタを形成しながら前記ダイオードNウエル画定開口
を介して前記比較的高速で拡散するN型原子を注入し、 (c)前記エピタキシャル層上にダイオードオーミック
コンタクト領域画定開口を有するダイオードオーミック
コンタクト領域画定マスクとして前記コレクタシンク領
域画定マスクを構成し且つ前記バイポーラトランジスタ
構成体の前記コレクタシンク領域を形成する一方前記ダ
イオードオーミックコンタクト画定開口を介して前記比
較的高速で拡散するN型原子を注入し、 (d)前記ダイオードNウエル及び前記ダイオードオー
ミックコンタクト領域のそれぞれの上にダイオード接合
開口及びオーミックコンタクト画定開口を有するダイオ
ード接合及びオーミックコンタクト画定マスクとして前
記BICMOSコンタクト画定マスクを構成し、ダイオ
ード接合開口及びオーミックコンタクト開口上に前記一
様な耐火性金属を付着形成し、且つ前記バイポーラトラ
ンジスタ構成体コンタクト領域及び前記CMOSトラン
ジスタ構成体コンタクト領域を形成するために前記一様
な耐火性金属をエッチングする一方前記ダイオード接合
開口及びオーミックコンタクト画定開口を介して前記耐
火性金属をエッチングし、 (e)前記バイポーラトランジスタ構成体及び前記CM
OSトランジスタ構成体のメタル1コンタクトを形成す
る一方、ダイオードメタル1コンタクトを形成するため
に前記ダイオード接合及び前記オーミックコンタクトの
上にダイオードメタル1画定開口を有するダイオードメ
タル1画定マスクとして前記メタル1画定マスクを構成
する、 上記各ステップを有することを特徴とするBICMOS
方法。 - 【請求項14】 請求項13において、更に、前記バイ
ポーラトランジスタ構成体のコレクタ/ベース表面スペ
ーサ及び前記改良型ショットキーダイオードのダイオー
ド表面スペーサを形成する一方前記改良型ショットキー
ダイオードと、前記バイポーラトランジスタ構成体と、
前記CMOSトランジスタ構成体との間に同時的にフィ
ールド酸化物領域を形成するステップを有することを特
徴とするBICMOS方法。 - 【請求項15】 請求項13において、前記耐火性金属
がプラチナであることを特徴とするBICMOS方法。 - 【請求項16】 請求項15において、前記ダイオード
接合が、プラチナ・シリサイドを形成するために前記ダ
イオードNウエルの表面上に前記プラチナを焼結させる
ことにより前記ダイオード接合を形成することを特徴と
するBICMOS方法。 - 【請求項17】 少なくとも1個の改良型ショットキー
ダイオード構成体と、少なくとも1個のバイポーラトラ
ンジスタ構成体と、少なくとも1個のCMOSトランジ
スタ構成体とを製造するためのBICMOS集積回路光
画定マスクにおいて、前記バイポーラトランジスタ構成
体は、基板の上に付着形成した半導体物質からなるエピ
タキシャル層の表面に形成したコレクタ領域とベース領
域とエミッタ領域とを有しており、前記バイポーラトラ
ンジスタ構成体は、前記コレクタ領域と、ベース領域と
エミッタ領域との下側に位置して前記基板内に形成され
ており前記エピタキシャル層により前記ベース領域及び
エミッタ領域から分離された埋め込みコレクタ層と、前
記コレクタ領域を前記埋め込みコレクタ層と電気的に結
合する前記エピタキシャル層内に形成されたコレクタシ
ンク領域と、前記ベース領域を前記埋め込みコレクタ領
域と電気的に結合する前記埋め込みコレクタ層内に形成
したサブエミッタコレクタ領域とを有しており、前記バ
イポーラトランジスタ構成体は分離酸化物領域によりB
ICMOS集積回路構成体において分離されており、コ
レクタ/ベース表面スペーサ領域が前記コレクタを前記
ベースから分離しており、前記CMOSトランジスタ構
成体は前記基板内に形成したレトログレードNウエルを
有しており、前記CMOSトランジスタ構成体はフィー
ルド酸化物領域により取囲まれており、前記バイポーラ
トランジスタ構成体及び前記CMOSトランジスタ構成
体の両方は集積化したBICMOSコンタクト領域を有
しており、前記改良型ショットキーダイオードは埋め込
みダイオード層においてダイオード接合の下側に形成し
たダイオードNウエルと、前記エピタキシャル層におい
てオーミックコンタクトの下側に形成したオーミックコ
ンタクト領域とを有しており、前記ダイオード接合は前
記ダイオードNウエル、前記埋め込みダイオード層及び
前記オーミックコンタクト領域を介して前記オーミック
コンタクトへ電気的に結合されており、前記光画定マス
クにおいて、 (a)前記基板内の前記埋め込みダイオード層及び前記
埋め込みコレクタ層を同時的に注入するための埋め込み
コレクタ層画定開口及び埋め込みダイオード層画定開口
を有する埋め込みコレクタ層画定マスクが設けられてお
り、 (b)前記基板内の前記CMOSトランジスタ構成体の
前記Nウエルと、前記埋め込みコレクタ層内の前記バイ
ポーラトランジスタ構成体の前記サブエミッタコレクタ
と、前記埋め込みダイオード層内の前記改良型ショット
キーダイオード構成体の前記ダイオードNウエルとを同
時的に注入するためのレトログレードNウエル画定開口
と、サブエミッタコレクタ画定開口と、ダイオードNウ
エル画定開口とを有するレトロNウエル画定マスクが設
けられており、 (c)前記エピタキシャル層における前記コレクタシン
クと前記エピタキシャル層における前記ダイオードオー
ミックコンタクト領域とを同時的に注入するためのコレ
クタシンク画定開口とダイオードオーミックコンタクト
領域開口とを有するコレクタシンク画定マスクが設けら
れており、 (d)前記集積化したBICMOSコンタクト領域と、
前記ダイオード接合と、前記オーミックコンタクトを同
時的に形成するためのBICMOSコンタクト画定開口
及びダイオード接合及びオーミックコンタクト画定開口
を有するBICMOSコンタクト画定マスクが設けられ
ており、 (e)前記バイポーラトランジスタ構成体及び前記CM
OSトランジスタ構成体のメタル1コンタクト、及び前
記ダイオード接合のダイオードメタル1コンタクト及び
前記オーミックコンタクトを同時的に形成するためのメ
タル1コンタクト画定開口及びダイオードメタル1画定
開口を有するメタル1画定マスクが設けられている、 ことを特徴とするBICMOS集積回路光画定マスク。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US803214 | 1991-12-06 | ||
US07/803,214 US5150177A (en) | 1991-12-06 | 1991-12-06 | Schottky diode structure with localized diode well |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05259438A true JPH05259438A (ja) | 1993-10-08 |
Family
ID=25185915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4232093A Pending JPH05259438A (ja) | 1991-12-06 | 1992-08-31 | 改良型ショットキーダイオード構成体及び製造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5150177A (ja) |
EP (1) | EP0545521B1 (ja) |
JP (1) | JPH05259438A (ja) |
KR (1) | KR930015107A (ja) |
DE (1) | DE69231272T2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5326710A (en) * | 1992-09-10 | 1994-07-05 | National Semiconductor Corporation | Process for fabricating lateral PNP transistor structure and BICMOS IC |
US5614755A (en) * | 1993-04-30 | 1997-03-25 | Texas Instruments Incorporated | High voltage Shottky diode |
US5889315A (en) * | 1994-08-18 | 1999-03-30 | National Semiconductor Corporation | Semiconductor structure having two levels of buried regions |
US6310366B1 (en) * | 1999-06-16 | 2001-10-30 | Micron Technology, Inc. | Retrograde well structure for a CMOS imager |
US6445014B1 (en) | 1999-06-16 | 2002-09-03 | Micron Technology Inc. | Retrograde well structure for a CMOS imager |
US6261932B1 (en) | 1999-07-29 | 2001-07-17 | Fairchild Semiconductor Corp. | Method of fabricating Schottky diode and related structure |
US20060076639A1 (en) * | 2004-10-13 | 2006-04-13 | Lypen William J | Schottky diodes and methods of making the same |
US10050157B2 (en) * | 2005-07-01 | 2018-08-14 | Texas Instruments Incorporated | Spike implanted Schottky diode |
US8759194B2 (en) | 2012-04-25 | 2014-06-24 | International Business Machines Corporation | Device structures compatible with fin-type field-effect transistor technologies |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4032372A (en) * | 1971-04-28 | 1977-06-28 | International Business Machines Corporation | Epitaxial outdiffusion technique for integrated bipolar and field effect transistors |
US3849789A (en) * | 1972-11-01 | 1974-11-19 | Gen Electric | Schottky barrier diodes |
JPS55141763A (en) * | 1979-04-23 | 1980-11-05 | Hitachi Ltd | Schottky barrier diode and fabricating method of the same |
JPS5712564A (en) * | 1980-06-27 | 1982-01-22 | Hitachi Ltd | Semiconductor device |
JPS58123754A (ja) * | 1982-01-20 | 1983-07-23 | Hitachi Ltd | 半導体装置の製造法 |
JPS59177960A (ja) * | 1983-03-28 | 1984-10-08 | Hitachi Ltd | 半導体装置およびその製造方法 |
US4536945A (en) * | 1983-11-02 | 1985-08-27 | National Semiconductor Corporation | Process for producing CMOS structures with Schottky bipolar transistors |
JPS60154681A (ja) * | 1984-01-25 | 1985-08-14 | Hitachi Ltd | 半導体装置およびその製造方法 |
US4604790A (en) * | 1985-04-01 | 1986-08-12 | Advanced Micro Devices, Inc. | Method of fabricating integrated circuit structure having CMOS and bipolar devices |
DE3685169D1 (de) * | 1985-08-26 | 1992-06-11 | Siemens Ag | Integrierte schaltung in komplementaerer schaltungstechnik mit einem substratvorspannungs-generator und einer schottky-diode. |
JPS6281120A (ja) * | 1985-10-03 | 1987-04-14 | Fujitsu Ltd | 半導体装置 |
US4752813A (en) * | 1986-08-08 | 1988-06-21 | International Business Machines Corporation | Schottky diode and ohmic contact metallurgy |
JPH0194659A (ja) * | 1987-10-05 | 1989-04-13 | Nec Corp | バイポーラ型半導体集積回路装置 |
-
1991
- 1991-12-06 US US07/803,214 patent/US5150177A/en not_active Expired - Fee Related
-
1992
- 1992-08-11 EP EP92307322A patent/EP0545521B1/en not_active Expired - Lifetime
- 1992-08-11 DE DE69231272T patent/DE69231272T2/de not_active Expired - Lifetime
- 1992-08-25 KR KR1019920015292A patent/KR930015107A/ko not_active Application Discontinuation
- 1992-08-31 JP JP4232093A patent/JPH05259438A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
DE69231272T2 (de) | 2001-03-15 |
EP0545521A3 (en) | 1994-08-24 |
KR930015107A (ko) | 1993-07-23 |
DE69231272D1 (de) | 2000-08-24 |
EP0545521A2 (en) | 1993-06-09 |
US5150177A (en) | 1992-09-22 |
EP0545521B1 (en) | 2000-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5387552A (en) | Method of fabrication of PNP structure in a common substrate containing NPN or MOS structures | |
KR100220441B1 (ko) | 반도체 구조에 스페이서를 형성하는 방법 | |
US5171699A (en) | Vertical DMOS transistor structure built in an N-well CMOS-based BiCMOS process and method of fabrication | |
KR100200059B1 (ko) | 쇼트키 장벽 다이오드 및 쇼트키 장벽 다이오드 클램프형 트랜지스터와 이들을 제조하는 방법 | |
US4484388A (en) | Method for manufacturing semiconductor Bi-CMOS device | |
US4910160A (en) | High voltage complementary NPN/PNP process | |
US5679587A (en) | Method of fabricating an integrated circuit with vertical bipolar power transistors and isolated lateral bipolar control transistors | |
JPH05347383A (ja) | 集積回路の製法 | |
US5256582A (en) | Method of forming complementary bipolar and MOS transistor having power and logic structures on the same integrated circuit substrate | |
US5268316A (en) | Fabrication process for Schottky diode with localized diode well | |
US4662057A (en) | Method of manufacturing a semiconductor integrated circuit device | |
JPH0855924A (ja) | 表面チャネルPMOSトランジスタを有するBiCMOS処理工程 | |
KR100196483B1 (ko) | 고 성능 bicmos 회로를 제조하는 방법 | |
JPH04226064A (ja) | 半導体装置用の相互接続体及びその製造方法 | |
US5374566A (en) | Method of fabricating a BiCMOS structure | |
EP0500233A2 (en) | Bipolar transistor structure & BICMOS IC fabrication process | |
EP0239216A2 (en) | CMOS compatible bipolar transistor | |
JPH05259438A (ja) | 改良型ショットキーダイオード構成体及び製造方法 | |
US6767797B2 (en) | Method of fabricating complementary self-aligned bipolar transistors | |
US4983531A (en) | Method of fabricating a single polysilicon bipolar transistor which is compatible with a method of fabricating CMOS transistors | |
US5395789A (en) | Integrated circuit with self-aligned isolation | |
JP3074708B2 (ja) | 高出力用集積回路のための半導体構造 | |
EP0151347B1 (en) | Integrated circuit having bipolar and field effect devices and method of fabrication | |
KR100234550B1 (ko) | 증가된 항복 전압을 지닌 트랜지스터 디바이스 및 제조방법 | |
US5023690A (en) | Merged bipolar and complementary metal oxide semiconductor transistor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090218 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100218 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20110218 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110218 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120218 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |