JPH04316210A - プリセットチューナ - Google Patents

プリセットチューナ

Info

Publication number
JPH04316210A
JPH04316210A JP8420091A JP8420091A JPH04316210A JP H04316210 A JPH04316210 A JP H04316210A JP 8420091 A JP8420091 A JP 8420091A JP 8420091 A JP8420091 A JP 8420091A JP H04316210 A JPH04316210 A JP H04316210A
Authority
JP
Japan
Prior art keywords
frequency data
preset
frequency
key
tuning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8420091A
Other languages
English (en)
Inventor
Hiroshi Kobayashi
弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP8420091A priority Critical patent/JPH04316210A/ja
Priority to DE1991620391 priority patent/DE69120391T2/de
Priority to EP19910309804 priority patent/EP0509175B1/en
Publication of JPH04316210A publication Critical patent/JPH04316210A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03JTUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
    • H03J1/00Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
    • H03J1/0008Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor
    • H03J1/0041Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers
    • H03J1/005Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general using a central processing unit, e.g. a microprocessor for frequency synthesis with counters or frequency dividers in a loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は選局用の周波数デ―タをメモリに
プリセット可能なチュ―ナに関する。
【0002】
【背景技術】プリセットチュ―ナにおいては、フロント
エンドの局発回路がPLL回路により構成され、チャン
ネル毎にプリセットキ―及びメモリ内の記憶位置が設け
られ、チャンネルに対応するプリセットキ―を操作する
ことによりPLL回路のプログラマブル分周器にセット
された受信周波数を示す周波数デ―タが対応する記憶位
置に書き込まれたり、或いはその記憶位置に書き込まれ
た周波数デ―タが読み出されてPLL回路のプログラマ
ブル分周器にセットされ、読み出された周波数デ―タが
示す周波数に対する同調によりプリセット選局が行なわ
れる。
【0003】しかしながら、従来のプリセットチュ―ナ
においては、通常、チャンネル数の周波数デ―タしか記
憶させることができないので、受信しそうな放送波がチ
ャンネル数以上ある場合には周波数デ―タを記憶させて
いない放送波に対してはチュ―ニングキ―を操作して同
調をとらなければならず不便であった。この問題を解決
したプリセットチュ―ナとしては、切換えキ―により全
てのチャンネルのプリセットキ―に対応するメモリ内の
記憶位置を同一の受信バンドにおいて切り換えることが
できるようにしたものがある。よって、切換えキ―を操
作することにより、同一チャンネルのプリセットキ―を
操作しても同一受信バンド内の異なる放送局をプリセッ
ト選局することが可能となり、プリセット選局可能な数
を増やすことができる。しかしながら、プリセット選局
可能な数を単に増やしても所望の放送局の周波数デ―タ
をどこに記憶させたのか分らなくなり、所望の放送局を
選局するための操作が面倒になる。特に、同一の番組の
放送を行なっている同一ネットワ―クの複数の放送局の
周波数デ―タを予め記憶させておいても同一ネットワ―
クの複数の放送局から良好な受信状態の1の放送局をプ
リセット選局することは簡単な操作ではできなかった。
【0004】
【発明の目的】そこで、本発明の目的は、同一ネットワ
―クの複数の放送局から良好な受信状態の1の放送局を
簡単な操作でプリセット選局することができるプリセッ
トチュ―ナを提供することである。
【0005】
【発明の構成】本発明のプリセットチュ―ナは、供給さ
れた周波数デ―タに応じた周波数に同調する同調手段と
、複数のチャンネルのうちから1のチャンネルを指定す
るために複数のチャンネル数だけ設けられた複数のプリ
セットキ―と、チャンネル毎に複数の周波数デ―タを記
憶する記憶位置を有するメモリと、複数のプリセットキ
―のうちのいずれか1のプリセットキ―が操作された場
合に1のプリセットキ―の操作が所定時間以下で終了し
たか否かを判別する手段と、1のプリセットキ―の操作
が所定時間以下で終了した場合に他のプリセットキ―操
作後の1のプリセットキ―の操作回数を検出する手段と
、1のプリセットキ―の操作によって指定されたチャン
ネルに対応するメモリの複数の記憶位置のうちから1の
記憶位置を検出された操作回数に応じて指定する手段と
、1のプリセットキ―の操作が所定時間以下で終了しな
い場合に同調手段に供給された周波数デ―タを指定され
た1の記憶位置に書き込む書込手段と、1のプリセット
キ―の操作が所定時間以下で終了した場合に指定された
1の記憶位置から周波数デ―タを読み出して同調手段に
供給する手段とを含むことを特徴としている。
【0006】
【発明の作用】本発明のプリセットチュ―ナにおいては
、チャンネル毎に複数の周波数デ―タを記憶する記憶位
置を有するメモリが設けられ、複数のプリセットキ―の
うちのいずれか1のプリセットキ―が操作されその1の
プリセットキ―の操作が所定時間以下で終了した場合に
他のプリセットキ―操作後の1のプリセットキ―の操作
回数が検出され、1のプリセットキ―の操作によって指
定されたチャンネルに対応するメモリの複数の記憶位置
のうちから1の記憶位置が操作回数に応じて指定される
。1のプリセットキ―の操作が所定時間以下で終了しな
い場合に同調手段に供給された周波数デ―タが指定され
た1の記憶位置に書き込まれ、1のプリセットキ―の操
作が所定時間以下で終了した場合に指定された1の記憶
位置から周波数デ―タが読み出され同調手段に供給され
てプリセット選局が行なわれる。
【0007】
【実施例】以下、本発明の実施例を図面を参照しつつ詳
細に説明する。図1は本発明によるチュ―ナを示してい
る。このチュ―ナにおいては、アンテナ1て受信された
放送波は同調手段としてのフロントエンド2で希望の局
が選択され、中間周波数(IF)に変換された後、IF
アンプ3を介して検波器4に供給される。フロントエン
ド2は、混合器2bへの局発信号をプログラマブル分周
器を含むPLL回路2aを用いたPLLシンセサイザ―
方式により得ており、プログラマブル分周器の分周比が
後述するコントロ―ラ11によって制御されることによ
り選局動作を行なう構成となっている。検波器4の検波
出力はMPX(マルチプレクス)復調回路5に供給され
、ステレオ放送の場合にはL(左),R(右)チャンネ
ルのオ―ディオ信号に分離されてミュ―ティング回路6
に出力される。ミュ―ティング回路6の出力信号は再生
オ―ディオ信号として出力される。ミュ―ティング回路
6はコントロ―ラ11によって制御される。
【0008】コントロ―ラ11はマイクロプロセッサ1
2、ROM13、RAM14、出力インタ―フェ―ス1
5、入力インタ―フェ―ス16及びクロック発生器(図
示せず)からなるマイクロコンピュ―タである。マイク
ロプロセッサ12、ROM13、RAM14、出力イン
タ―フェ―ス15及び入力インタ―フェ―ス16は互い
にバスによって接続されている。なお、RAM14は不
揮発性メモリであるか、或いはチュ―ナの電源オフ時に
も記憶内容が消滅しないようにバックアップされる。ま
たコントロ―ラ11にはキ―ボ―ド17及び液晶表示器
を備えた表示装置18が接続されている。
【0009】また、IFアンプ3にはレベル検出回路1
9が接続されている。レベル検出回路19は中間周波(
IF)信号を整流して受信信号レベルを検出するもので
ある。かかる構成において、ROM13にはマイクロプ
ロセッサ12の動作を示すプログラム及び固定デ―タが
予め書き込まれており、マイクロプロセッサ12は電源
が投入されるとこのプログラムに従って動作を開始する
。RAM14には図2に示すようにプリセットチャンネ
ル分(例えば、6チャンネル分)毎に周波数デ―タを複
数記憶する記憶位置を有する周波数デ―タテ―ブルが形
成される。図2においてMはプリセットチャンネル番号
を示し、Nはプリセットチャンネル毎のメモリ階層を示
している。この階層は1からNmax まであり、図に
おいて第1階層の記憶位置には周波数デ―タf−1(1
) 〜f−6(1) が書き込まれていることになって
いる。なお、分り易くするために記憶位置はP−M(N
) で表わされ、例えば、周波数デ―タf−1(1) 
が書き込まれた記憶位置がP−1(1) である。周波
数デ―タはPLL回路2aのプログラマブル分周器(図
示せず)の分周比を定めるものであり、マイクロプロセ
ッサ12により周波数デ―タがプログラマブル分周器に
セットされると、その周波数デ―タに対応する周波数へ
のチュ―ニングが行なわれて受信状態となる。
【0010】また、ROM13には上記の固定デ―タと
して周波数デ―タf−1(1) 〜f−6(1) が予
め書き込まれている。これは電源が本チュ―ナに始めて
接続された直後の初期動作においてROM13から読み
出されて周波数デ―タテ―ブルの各チャンネルの第1階
層の記憶位置P−1(1)〜P−6(1) に書き込ま
れる周波数デ―タである。
【0011】キ―ボ―ド17には受信周波数をプリセッ
トするためのチャンネル分のプリセットキ―(1)〜(
6)、受信周波数を任意に変化させるためのアップ及び
ダウンキ―からなるチュ―ニングキ―等のキ―(共に図
示せず)が設けられている。これらキ―のいずれかが操
作されるとその操作キ―に対応したディジタル符号が入
力インタ―フェ―ス16を介してマイクロプロセッサ1
2に供給されるので、マイクロプロセッサ12は操作さ
れたキ―を判別することができる。
【0012】マイクロプロセッサ12は受信状態におい
てキ―操作されたとき割り込み処理によって図3及び図
4に示すル―チンを実行する。このル―チンにおいては
、先ず、コントロ―ラ11内のタイマ(図示せず)を作
動させる(ステップS1)。このタイマは後述する1秒
の時間計測に用いられる。タイマを作動させた後、操作
されたキ―がチュ―ニングキ―であるか否かを判別し(
ステップS2)、チュ―ニングキ―が操作されたならば
、チュ―ニングキ―の操作に応じて受信周波数を変化さ
せるためのチュ―ニングル―チンを実行する(ステップ
S3)。チュ―ニングル―チンにおいては、図示しない
が、PLL回路2bのプログラマブル分周器にセットさ
れている現受信周波数に対応する周波数デ―タをfとし
、チュ―ニングキ―のうちのアップキ―の操作か否かを
判別する。アップキ―の操作ならば、周波数デ―タfに
所定値Δf(例えば、周波数の変化として100kHz
 に相当する値)を加算し、その加算結果の値を新たな
周波数デ―タfとしてプログラマブル分周器にセットす
る。アップキ―の操作でないならばダウンキ―の操作と
判断して周波数デ―タfから所定値Δfだけ減算し、そ
の減算結果の値を新たな周波数デ―タfとしてプログラ
マブル分周器にセットする。
【0013】チュ―ニングル―チンの実行後、プリセッ
トチャンネル表示及びメモリ階層表示をクリアさせ(ス
テップS4)、また現受信周波数を表示させる(ステッ
プS5)。プリセットチャンネル表示はプリセットキ―
の操作によって選局されたチャンネル番号を示すもので
あり、現受信周波数はプログラマブル分周器にセットさ
れている周波数デ―タに対応する周波数である。マイク
ロプロセッサ12は表示装置18に対してプリセットチ
ャンネル表示及びメモリ階層表示を中止させるデ―タ及
び周波数デ―タを送出する。これにより、表示装置18
は図5に示す液晶表示器18aのプリセットチャンネル
表示21及びメモリ階層表示22を消去させ、周波数表
示23を新たな周波数に変化させる。ステップS5の実
行後、プログラマブル分周器にセットされている現受信
周波数に対応する周波数デ―タfをRAM14の所定の
記憶位置に記憶させる(ステップS6)。
【0014】ステップS2においてチュ―ニングキ―が
操作されていないと判別した場合には、いずれかのプリ
セットキ―が操作されたか否かを判別する(ステップS
7)。いずれのプリセットキ―も操作されていなければ
本ル―チンを終了するか、図示していないが、他のキ―
の操作を検出して操作キ―に応じた処理動作を行なう。 例えば、シ―クキ―(図示せず)が操作された場合には
受信周波数を変化させて所定レベル以上の電界強度で受
信信号が得られる周波数にて停止する動作を行なう。一
方、いずれかのプリセットキ―が操作されたならば、そ
の操作されたプリセットキ―が前回操作されたプリセッ
トキ―と同一であるか否かを判別する(ステップS8)
。プリセットキ―が操作されると、そのプリセットキ―
を示すディジタル符号がプリセットキ―デ―タCHとし
てキ―ボ―ド17から操作している間だけ得られるので
、そのプリセットキ―操作デ―タが前回操作されたプリ
セットキ―を示すプリセットキ―操作デ―タCH−1と
一致するか否かを判別するのである。操作されたプリセ
ットキ―が前回操作されたプリセットキ―とは異なるな
らば、新たなプリセットキ―操作デ―タCHをマイクロ
プロセッサ12内のレジスタ(図示せず)或いはRAM
14に記憶させる(ステップS9)。よって、ステップ
S9で記憶されたプリセットキ―操作デ―タCHが次回
のステップS8の実行時に読み出されてCH−1となり
、それがキ―ボ―ド17から得られたプリセットキ―操
作デ―タCHと比較されるのである。ステップS9の実
行後、変数Nに1をセットし(ステップS10)、変数
Mをプリセットキ―操作デ―タCHに等しくし(ステッ
プS11)、操作されたプリセットキ―の操作が終了し
たか否かを判別する(ステップS12)。プリセットキ
―の操作が終了していないならば、操作されたプリセッ
トキ―が1秒以上連続して操作されているか否かを上記
したタイマの計測状態から判別する(ステップS13)
。なお、ステップS12又は後述のステップS17は本
ル―チンが開始されてから1秒経過する前に実行される
こととする。プリセットキ―の操作が1秒に満たないう
ち終了したならば、プリセットキ―操作デ―タCHに対
応する周波数デ―タテ―ブルの記憶位置P−M(N) 
から周波数デ―タを読み出しPLL回路2aのプログラ
マブル分周器にセットする(ステップS14)。すなわ
ち、周波数デ―タテ―ブルの記憶位置P−M(1) か
ら周波数デ―タが読み出される。例えば、プリセットキ
―操作デ―タCHが第1チャンネルのプリセットキ―(
1)を示すならば、記憶位置P−1(1) から周波数
デ―タが読み出され、また第3チャンネルのプリセット
キ―(3)を示すならば、記憶位置P−3(1) から
周波数デ―タが読み出される。その読み出された周波数
デ―タによる周波数が受信される。一方、プリセットキ
―の操作期間が1秒以上継続したならば、現受信周波数
の周波数デ―タfをプリセットキ―操作デ―タCHに対
応する記憶位置P−M(N) に書き込む(ステップS
15)。すなわち、周波数デ―タテ―ブルの記憶位置P
−M(1) に現受信周波数の周波数デ―タが書き込ま
れる。変数Mは操作れたプリセットキ―のチャンネル番
号である。ステップS14又はS15の実行後、表示装
置18の表示器18aにプリセットチャンネル、メモリ
階層及び周波数を表示させる(ステップS16)。マイ
クロプロセッサ12は表示装置18に対してチャンネル
デ―タ、階層デ―タ及び周波数デ―タを送出する。これ
により、表示装置18の表示器18aにはプリセットチ
ャンネル表示21及びメモリ階層表示22がされ、周波
数表示22が新たな周波数に変化される。
【0015】ステップS8において操作されたプリセッ
トキ―が前回操作されたプリセットキ―と同一であるな
らば、ステップS12と同様に操作されたプリセットキ
―の操作が終了したか否かを判別する(ステップS17
)。プリセットキ―の操作が終了していないならば、操
作されたプリセットキ―が1秒以上連続して操作されて
いるか否かを上記したタイマの計測状態から判別する(
ステップS18)。プリセットキ―の操作期間が1秒以
上継続したならば、周波数デ―タfを読み出してPLL
回路2aのプログラマブル分周器にセットし(ステップ
S19)、ステップS15に移行して周波数デ―タfを
プリセットキ―操作デ―タCHに対応する記憶位置PM
(N)に書き込む。プリセットキ―の操作が1秒に満た
ないうちに終了したならば、変数Nに1を加算し(ステ
ップS20)、変数Nが最大値Nmax を越えたか否
かを判別する(ステップS21)。N≦Nmax なら
ば、直ちにステップS23に移行し、N>Nmaxなら
ば、変数Nに1をセットし(ステップS22)、そして
ステップS23に移行する。ステップS23においては
周波数デ―タテ―ブルの記憶位置PM(N)からデ―タ
を読み出し、次のステップS24においては読み出した
デ―タが周波数デ―タであるか否かを判別する。すなわ
ち、記憶位置PM(N)のデ―タを読み出してその読み
出したデ―タが所定の範囲の値(周波数デ―タがとるべ
き値)であるか否かを判別する。記憶位置PM(N)の
デ―タが周波数デ―タであるならば、その周波数デ―タ
をPLL回路2aのプログラマブル分周器にセットする
(ステップS25)。記憶位置PM(N)のデ―タが周
波数デ―タ以外のデ―タであるならば、RAM14に記
憶されている周波数デ―タfを読み出してPLL回路2
aのプログラマブル分周器にセットする(ステップS2
6)。
【0016】従って、チュ―ニングキ―の操作によりP
LL回路2aのプログラマブル分周器にセットされた周
波数デ―タfがfa であるとすると、そのチュ―ニン
グキ―の操作後、プリセットキ―(2)が操作されその
操作が1秒以内で終了した場合には記憶位置P−2(1
) から周波数デ―タf−2(1) が読み出されてP
LL回路2aのプログラマブル分周器にセットされる。 これにより、周波数デ―タf−2(1) に対応する周
波数が受信される。次いで、プリセットキ―(2)が再
び操作されその操作が1秒以内で終了した場合には記憶
位置P−2(2) からデ―タが読み出される。この読
み出されたデ―タが周波数デ―タならばプログラマブル
分周器にセットされ、新たな周波数デ―タに対応する周
波数が受信される。しかしながら、記憶位置P−2(2
) には何ら書き込まれていないため読み出されたデ―
タが周波数デ―タ以外のデ―タならば、周波数デ―タf
a がRAM14から読み出されてプログラマブル分周
器にセットされ、周波数デ―タfa に対応する周波数
が受信される。ここで、プリセットキ―(2)が操作さ
れその操作が1秒以上継続した場合には周波数デ―タf
a が記憶位置P−2(2) にf−2(2) として
記憶される。
【0017】上記した本発明によるチュ―ナによれば、
プリセットチャンネル毎にネットワ―ク(放送番組の内
容が同一の放送局群)を割り当て、1つのプリセットチ
ャンネルに同一のネットワ―クの複数の放送局の周波数
をチュ―ニングキ―やプリセットキ―を操作させて予め
記憶させることにより、本チュ―ナを搭載した車両の走
行中に現在受信している周波数の受信状態が悪化して来
た場合に現選局チャンネルのプリセットキ―を操作する
だけで受信信号レベルが高い同一のネットワ―クの他の
放送波の受信状態に切り換えることができる。例えば、
同一のネットワ―クの放送局が隣接する地域a、b、c
に各々存在し、地域aの放送局の放送周波数が80.0
MHz 、地域bの放送局の放送周波数が82.0MH
z 、地域bの放送局の放送周波数が84.0MHz 
であるとする。そして、このネットワ―クを第1チャン
ネルに設定し、周波数デ―タテ―ブルの記憶位置P−1
(1) に80.0MHz を示す周波数デ―タを書き
込み、記憶位置P−1(2) に82.0MHz を示
す周波数デ―タを書き込み、また記憶位置P−1(3)
 に84.0MHz を示す周波数デ―タを書き込んで
おいたとする。車両が地域aの範囲を走行中にユ―ザが
プリセットキ―(1)を操作して80.0MHz で放
送番組を聴取していた場合にその後、車両が地域aから
地域bに入ったとすると、ユ―ザはプリセットキ―(1
)を操作するだけで地域bの放送局の放送周波数である
82.0MHz にプリセット選局させることができる
。車両が更に地域bから地域cに入ったとすると、プリ
セットキ―(1)を操作するだけで地域cの放送局の放
送周波数である84.0MHz にプリセット選局させ
ることができる。
【0018】なお、上記した実施例においては、所定時
間を1秒としたが、これに限定されない。例えば、0.
5秒であっても良い。更に、周波数デ―タをPLL回路
2bのプログラマブル分周器にセットするときには新た
な同調が完全にとれるまでミュ―ティング回路6を作動
させてノイズ音からなるオ―ディオ信号が出力されない
ようにしても良い。
【0019】
【発明の効果】本発明によれば、チャンネル毎に複数の
周波数デ―タを記憶する記憶位置を有するメモリが設け
られ、複数のプリセットキ―のうちのいずれか1のプリ
セットキ―が操作されその1のプリセットキ―の操作が
所定時間以下で終了した場合に他のプリセットキ―操作
後の1のプリセットキ―の操作回数が検出され、1のプ
リセットキ―の操作によって指定されたチャンネルに対
応するメモリの複数の記憶位置のうちから1の記憶位置
が操作回数に応じて指定される。1のプリセットキ―の
操作が所定時間以下で終了しない場合に同調手段に供給
された周波数デ―タが指定された1の記憶位置に書き込
まれ、1のプリセットキ―の操作が所定時間以下で終了
した場合に指定された1の記憶位置から周波数デ―タが
読み出され同調手段に供給されてプリセット選局が行な
われる。よって、1つのチャンネルに対する複数の記憶
位置に同一ネットワ―クの放送局の周波数デ―タを書き
込んでおけば、現在受信している周波数の受信状態が悪
化して来た場合に現選局チャンネルのプリセットキ―を
操作するだけで受信信号レベルが高い同一のネットワ―
クの他の放送波の受信状態に切り換えることができる。 すなわち、同一ネットワ―クの複数の放送局から良好な
受信状態の1の放送局を簡単な操作でプリセット選局す
ることができる。
【0020】また、受信中の放送波の受信電界強度を常
に検出し、その電界強度が所定値以下に低下して受信状
態が悪化した場合に、周波数データが記憶された同一ネ
ットワークの他の放送波の受信に自動的に切り換えるよ
うにすることもできる。
【図面の簡単な説明】
【図1】本発明の実施例を示すブロック図である。
【図2】周波数デ―タテ―ブルを示す図である。
【図3】図1のチュ―ナ中のマイクロプロセッサの動作
を示すフロ―図である。
【図4】図3のマイクロプロセッサの動作の続き部分を
示すフロ―図である。
【図5】表示装置の表示例を示す図である。
【主要部分の符号の説明】
2  フロントエンド 6  ミュ―ティング回路 11  コントロ―ラ 12  マイクロプロセッサ 18  表示装置

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  供給された周波数デ―タに応じた周波
    数に同調する同調手段と、複数のチャンネルのうちから
    1のチャンネルを指定するために複数のチャンネル数だ
    け設けられた複数のプリセットキ―と、チャンネル毎に
    複数の周波数デ―タを記憶する記憶位置を有するメモリ
    と、前記複数のプリセットキ―のうちのいずれか1のプ
    リセットキ―が操作された場合に前記1のプリセットキ
    ―の操作が所定時間以下で終了したか否かを判別する手
    段と、前記1のプリセットキ―の操作が前記所定時間以
    下で終了した場合に他のプリセットキ―操作後の前記1
    のプリセットキ―の操作回数を検出する手段と、前記1
    のプリセットキ―の操作によって指定されたチャンネル
    に対応する前記メモリの複数の記憶位置のうちから1の
    記憶位置を検出された操作回数に応じて指定する手段と
    、前記1のプリセットキ―の操作が所定時間以下で終了
    しない場合に前記同調手段に供給された周波数デ―タを
    指定された前記1の記憶位置に書き込む書込手段と、前
    記1のプリセットキ―の操作が所定時間以下で終了した
    場合に指定された前記1の記憶位置から周波数デ―タを
    読み出して前記同調手段に供給する手段とを含むことを
    特徴とするプリセットチュ―ナ。
  2. 【請求項2】  マニュアル操作に応じて周波数デ―タ
    を変化させて前記同調手段に供給する可変手段と、前記
    可変手段から前記同調手段に供給された周波数デ―タを
    更新記憶する手段とを有し、前記書込手段は更新記憶さ
    れた周波数デ―タを指定された前記1の記憶位置に書き
    込むことを特徴とする請求項1記載のプリセットチュ―
    ナ。
JP8420091A 1991-04-16 1991-04-16 プリセットチューナ Pending JPH04316210A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8420091A JPH04316210A (ja) 1991-04-16 1991-04-16 プリセットチューナ
DE1991620391 DE69120391T2 (de) 1991-04-16 1991-10-23 Tuner mit Voreinstellung
EP19910309804 EP0509175B1 (en) 1991-04-16 1991-10-23 Preset tuner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8420091A JPH04316210A (ja) 1991-04-16 1991-04-16 プリセットチューナ

Publications (1)

Publication Number Publication Date
JPH04316210A true JPH04316210A (ja) 1992-11-06

Family

ID=13823839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8420091A Pending JPH04316210A (ja) 1991-04-16 1991-04-16 プリセットチューナ

Country Status (3)

Country Link
EP (1) EP0509175B1 (ja)
JP (1) JPH04316210A (ja)
DE (1) DE69120391T2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4355412A (en) * 1979-04-10 1982-10-19 Nissan Motor Company, Limited Preset station selecting device in a radio receiver
US4365349A (en) * 1980-02-01 1982-12-21 Nippon Gakki Seizo Kabushiki Kaisha Radio receiver having phase locked loop and automatic frequency control loop for stably maintaining local oscillator frequency of voltage-controlled local oscillator
JPS57101417A (en) * 1980-12-16 1982-06-24 Mitsubishi Electric Corp Receiver
US4783847A (en) * 1986-09-26 1988-11-08 Sinbang Electronics Co., Ltd. Electronic tuning device
DE3920220A1 (de) * 1989-06-21 1991-01-03 Grundig Emv Rds-rundfunkempfaenger mit empirisch wachsendem speicherinhalt seiner programmspeicher

Also Published As

Publication number Publication date
EP0509175A3 (en) 1992-10-28
EP0509175A2 (en) 1992-10-21
DE69120391D1 (de) 1996-07-25
DE69120391T2 (de) 1997-01-23
EP0509175B1 (en) 1996-06-19

Similar Documents

Publication Publication Date Title
EP0370797B1 (en) Radio receiver
US5379454A (en) Station selection device in tuner for automatic selection according to input information
JPH07312536A (ja) 短波受信機
EP0389012B1 (en) Broadcast receiver for radio or television signals, including a memory for storing preset stations
JPH0578966B2 (ja)
JPH04316210A (ja) プリセットチューナ
JPS635295Y2 (ja)
JPH01305716A (ja) チューナにおける選局装置
JPS59194530A (ja) 選局装置
JPH0262060B2 (ja)
JPS61242106A (ja) 電子同調式ラジオ受信機
JP3252878B2 (ja) シンセサイザ受信機
JP3302111B2 (ja) 音響機器の仕様変更装置
JPH06160551A (ja) ラジオ受信機
JP2512611Y2 (ja) Rds受信機
JPH0434577Y2 (ja)
JPH0230928Y2 (ja)
JP2703056B2 (ja) ダブルファンクションスイッチ
JPS637491B2 (ja)
JPH0526836Y2 (ja)
JPH0514132A (ja) ラジオ受信機
JP3095034B2 (ja) ラジオ受信機
JPS6228893B2 (ja)
JPH077924B2 (ja) 電子チューナ
JPH10335984A (ja) 短波受信機