JPH043126B2 - - Google Patents
Info
- Publication number
- JPH043126B2 JPH043126B2 JP57045281A JP4528182A JPH043126B2 JP H043126 B2 JPH043126 B2 JP H043126B2 JP 57045281 A JP57045281 A JP 57045281A JP 4528182 A JP4528182 A JP 4528182A JP H043126 B2 JPH043126 B2 JP H043126B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- load
- amplifier
- amplifier circuit
- impedance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 12
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 238000013016 damping Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は電力増幅器に関し、特にインピーダン
スが変動するスピーカ等の負荷装置を駆動する電
力増幅器に関するものである。
スが変動するスピーカ等の負荷装置を駆動する電
力増幅器に関するものである。
この種の従来装置として第１図に示す構成のも
のがある。すなわち、入力信号υiを電圧増幅段１
により増幅し、これをバイアス段２を介して出力
増幅段３へ供給しており、この出力段３のトラン
ジスタQ1，Q2による電力増幅出力υpがスピーカ
等の負荷４を駆動する。尚、５は負帰還回路を示
しており、装置全体の安定度を向上させるための
回路である。
のがある。すなわち、入力信号υiを電圧増幅段１
により増幅し、これをバイアス段２を介して出力
増幅段３へ供給しており、この出力段３のトラン
ジスタQ1，Q2による電力増幅出力υpがスピーカ
等の負荷４を駆動する。尚、５は負帰還回路を示
しており、装置全体の安定度を向上させるための
回路である。
こゝで、電圧増幅段１のオープンループゲイン
をAOとし、負帰還回路５のゲインをβとすると、
回路全体のゲインＡは、 Ａ＝AO／（１＋AOβ） ……(1) として表わされる。いま、AO＝∽とすれば(1)式
は、 Ａ≒１／β ……(2) となつて、負帰還回路５のゲインβのみにより回
路利得が決定される。ところが、実際の回路では
AOの値は無限大ではなく有限値であり、また、
このAOは負荷４のインピーダンスZLにより影響
を受けることが多いために、全体の利得Ａもこの
負荷インピーダンスZLによりわずかではあるが影
響を受けることは避けられない。
をAOとし、負帰還回路５のゲインをβとすると、
回路全体のゲインＡは、 Ａ＝AO／（１＋AOβ） ……(1) として表わされる。いま、AO＝∽とすれば(1)式
は、 Ａ≒１／β ……(2) となつて、負帰還回路５のゲインβのみにより回
路利得が決定される。ところが、実際の回路では
AOの値は無限大ではなく有限値であり、また、
このAOは負荷４のインピーダンスZLにより影響
を受けることが多いために、全体の利得Ａもこの
負荷インピーダンスZLによりわずかではあるが影
響を受けることは避けられない。
更に、各段１，２及び３による歪やノイズ、そ
して回路の入出力インピーダンス等も帰還量（１
＋AOβ）により決定されることから、負荷イン
ピーダンスZLの影響を受けることになる。
して回路の入出力インピーダンス等も帰還量（１
＋AOβ）により決定されることから、負荷イン
ピーダンスZLの影響を受けることになる。
こゝで、負荷としてスピーカを例にとると、そ
のインピーダンスは第２図に示す如く周波数によ
り大きく変化し、更にボイスコイルの逆起電力や
機械的振動系の慣性、共振等の影響により、単一
周波数においても動的なインピーダンスは時々刻
変化することが明らかとなつている。一例とし
て、スピーカの低域共振周波数fC以下の方形波電
圧υOをスピーカ４へ印加した場合の負荷電流iOの
変化は第３図の如くなり、fC近傍の周波数成分に
よりその電流波形jOは歪むことになる。
のインピーダンスは第２図に示す如く周波数によ
り大きく変化し、更にボイスコイルの逆起電力や
機械的振動系の慣性、共振等の影響により、単一
周波数においても動的なインピーダンスは時々刻
変化することが明らかとなつている。一例とし
て、スピーカの低域共振周波数fC以下の方形波電
圧υOをスピーカ４へ印加した場合の負荷電流iOの
変化は第３図の如くなり、fC近傍の周波数成分に
よりその電流波形jOは歪むことになる。
このように、第１図に示す従来の電力増幅器で
は、そのオープンループゲインAOが負荷インピ
ーダンスZLにより影響を受けるため、スピーカ等
の静的ないしは動的インピーダンス変化を伴う負
荷を駆動する場合には、負荷インピーダンスの影
響を受け、特にオーデイオアンプ等において音質
劣化等の悪影響が生じる。
は、そのオープンループゲインAOが負荷インピ
ーダンスZLにより影響を受けるため、スピーカ等
の静的ないしは動的インピーダンス変化を伴う負
荷を駆動する場合には、負荷インピーダンスの影
響を受け、特にオーデイオアンプ等において音質
劣化等の悪影響が生じる。
本発明はかゝる従来の欠点を除去するためにな
されたものであつて、その目的とするところは、
負荷電流を入力信号に対しリニアな成分と、負荷
インピーダンスの変動により生じるノンリニアな
成分とに分けて夫々別個の電力増幅回路によつて
負荷へ供給するようにし、負荷インピーダンスに
よる悪影響を可能な限り減少するようにした電力
増幅器を提供することである。
されたものであつて、その目的とするところは、
負荷電流を入力信号に対しリニアな成分と、負荷
インピーダンスの変動により生じるノンリニアな
成分とに分けて夫々別個の電力増幅回路によつて
負荷へ供給するようにし、負荷インピーダンスに
よる悪影響を可能な限り減少するようにした電力
増幅器を提供することである。
本発明による電力増幅器は、入力信号を増幅す
る第１の増幅回路と、少なくとも２つの抵抗の第
１直列回路と少なくとも１つの抵抗及び負荷の第
２直列回路とからなり第１の増幅回路の出力点と
基準電位点との間に負荷を基準電位点側にして第
１及び第２直列回路を接続したブリツジ回路と、
第１直列回路の中間点を入力点とし第２直列回路
の中間点を出力点とする第２の増幅回路とからな
り、第１の増幅回路は負荷のインピーダンス変動
に拘らず入力信号に対しリニアな負荷電流成分を
負荷に供給し、第２の増幅回路が負荷のインピー
ダンス変動により生じる入力信号に対しノンリニ
アな負荷電流成分を負荷に供給することを特徴と
している。
る第１の増幅回路と、少なくとも２つの抵抗の第
１直列回路と少なくとも１つの抵抗及び負荷の第
２直列回路とからなり第１の増幅回路の出力点と
基準電位点との間に負荷を基準電位点側にして第
１及び第２直列回路を接続したブリツジ回路と、
第１直列回路の中間点を入力点とし第２直列回路
の中間点を出力点とする第２の増幅回路とからな
り、第１の増幅回路は負荷のインピーダンス変動
に拘らず入力信号に対しリニアな負荷電流成分を
負荷に供給し、第２の増幅回路が負荷のインピー
ダンス変動により生じる入力信号に対しノンリニ
アな負荷電流成分を負荷に供給することを特徴と
している。
以下に図面を用いて本発明を説明する。
第４図は本発明の一実施例の回路図であり、第
１図と同等部分は同一符号により示されておりそ
の説明は省略する。出力増幅段３の出力点の電圧
υO′を分圧する抵抗RA、RBによる分圧回路が当該
出力点と基準電位点であるアースとの間に設けら
れており、また当該出力点（υO′）と負荷４の他
端（υO）との間には抵抗RSが挿入されている。
尚、負荷４の一端はアースされている。そして、
分圧回路の分圧出力υRを入力とする他の増幅回路
が設けられており、これは電圧増幅段６、バイア
ス段７及びトランジスタQ3，Q4による出力増幅
段８より成る。そして、この出力段８の出力が負
荷４の他端（υO）へ接続されると共に、電圧増幅
段６の入力へ直結帰還されており、いわゆる0dB
のボルテージフオロワ回路となつている。
１図と同等部分は同一符号により示されておりそ
の説明は省略する。出力増幅段３の出力点の電圧
υO′を分圧する抵抗RA、RBによる分圧回路が当該
出力点と基準電位点であるアースとの間に設けら
れており、また当該出力点（υO′）と負荷４の他
端（υO）との間には抵抗RSが挿入されている。
尚、負荷４の一端はアースされている。そして、
分圧回路の分圧出力υRを入力とする他の増幅回路
が設けられており、これは電圧増幅段６、バイア
ス段７及びトランジスタQ3，Q4による出力増幅
段８より成る。そして、この出力段８の出力が負
荷４の他端（υO）へ接続されると共に、電圧増幅
段６の入力へ直結帰還されており、いわゆる0dB
のボルテージフオロワ回路となつている。
第５図は第４図の等価回路であつて、第４図に
おける電圧増幅段１、バイアス段２、出力段３及
び帰還部５が第１の増幅回路１０として示されて
おり、また第４図の電圧増幅段６、バイアス段７
及び出力段８が第２の増幅回路１２として表わさ
れている。第１の増幅回路１０の出力と基準電位
であるアースとの間にブリツジ回路１１が設けら
れており、抵抗RA，RB，RS及び負荷４（ZL）が
ブリツジ回路１１の各枝路となつている。
おける電圧増幅段１、バイアス段２、出力段３及
び帰還部５が第１の増幅回路１０として示されて
おり、また第４図の電圧増幅段６、バイアス段７
及び出力段８が第２の増幅回路１２として表わさ
れている。第１の増幅回路１０の出力と基準電位
であるアースとの間にブリツジ回路１１が設けら
れており、抵抗RA，RB，RS及び負荷４（ZL）が
ブリツジ回路１１の各枝路となつている。
換言すれば、負荷４の一端がアースに接続さ
れ、当該一端と対向するブリツジ回路接続点に第
１の増幅回路１０の出力υO′が供給されており、
負荷４の他端と対向するブリツジ回路接続点に第
２の増幅回路１２の入力が接続され、この増幅回
路１２の出力が負荷４の当該他端に接続されてい
る。
れ、当該一端と対向するブリツジ回路接続点に第
１の増幅回路１０の出力υO′が供給されており、
負荷４の他端と対向するブリツジ回路接続点に第
２の増幅回路１２の入力が接続され、この増幅回
路１２の出力が負荷４の当該他端に接続されてい
る。
かゝる構成において、0dBの第２の増幅回路１
２の入力インピーダンスは十分大でありまたその
出力インピーダンスは十分小であるものとすれ
ば、ブリツジ回路１１の枝路を形成する抵抗RA，
RBを流れる電流iRは、 iR＝υO′／（RA＋RB） ……(3) となる。また、抵抗RA，RBの接続点の電圧υRは
これら抵抗の分圧作用により、 υR＝υO′・RB／（RA＋RB） ……(4) となり、第２の増幅回路１２の出力電圧υOは、 υO＝υR＝υO′・RB／（RA＋RB） ……(5) となる。
２の入力インピーダンスは十分大でありまたその
出力インピーダンスは十分小であるものとすれ
ば、ブリツジ回路１１の枝路を形成する抵抗RA，
RBを流れる電流iRは、 iR＝υO′／（RA＋RB） ……(3) となる。また、抵抗RA，RBの接続点の電圧υRは
これら抵抗の分圧作用により、 υR＝υO′・RB／（RA＋RB） ……(4) となり、第２の増幅回路１２の出力電圧υOは、 υO＝υR＝υO′・RB／（RA＋RB） ……(5) となる。
こゝで、抵抗RSを流れる電流iSは、
iS＝（υO′−υO）／RS＝（υO′−υR）／RS
＝iR・（RA／RB） ……(6)
となり、負荷４に無関係となる。すなわち第１の
増幅回路１０の出力電流（iR＋iS）は負荷４に無
関係となり、υO′に比例した入力信号に対しリニ
アな電流成分となる。
増幅回路１０の出力電流（iR＋iS）は負荷４に無
関係となり、υO′に比例した入力信号に対しリニ
アな電流成分となる。
一方、負荷インピーダンスZLの変動によるノン
リニアな電流成分は、ブリツジ回路の不平衡時の
作用により、第２の増幅回路１２よりiXとして供
給され、 iX＝iO−iS＝υO／ZL−iS ……(7) と表わされる。
リニアな電流成分は、ブリツジ回路の不平衡時の
作用により、第２の増幅回路１２よりiXとして供
給され、 iX＝iO−iS＝υO／ZL−iS ……(7) と表わされる。
以上の説明から明らかなように、第１の増幅回
路１０の出力電流（iR＋iS）は負荷インピーダン
スZLに無関係となり、負荷インピーダンスZLの変
動によるオープンループゲインAOの変化に伴う
特性変化がなくなつて良好な電圧υO′が得られる。
すなわちυi∝υO′とすることが可能となる。
路１０の出力電流（iR＋iS）は負荷インピーダン
スZLに無関係となり、負荷インピーダンスZLの変
動によるオープンループゲインAOの変化に伴う
特性変化がなくなつて良好な電圧υO′が得られる。
すなわちυi∝υO′とすることが可能となる。
電力増幅器全体の電圧ゲインは主体的に第１の
電力増幅器回路１０により決定されそのゲインＡ
は大とされるが、このゲインが負荷インピーダン
スの影響を全く受けないことになり極めて良好な
特性となる。そして負荷インピーダンスZLの変動
分は電圧ゲインの小なる第２の増幅回路により補
償することになり、その影響は小となる。第６図
に第５図の回路の各部電圧、電流波形を示す。
電力増幅器回路１０により決定されそのゲインＡ
は大とされるが、このゲインが負荷インピーダン
スの影響を全く受けないことになり極めて良好な
特性となる。そして負荷インピーダンスZLの変動
分は電圧ゲインの小なる第２の増幅回路により補
償することになり、その影響は小となる。第６図
に第５図の回路の各部電圧、電流波形を示す。
尚、第２の増幅回路１２は0dBアンプとして説
明したが、これに限らず所定の一定ゲインを有す
るようにしても全く同様である。
明したが、これに限らず所定の一定ゲインを有す
るようにしても全く同様である。
第７図は第５図の回路の具体例を示す回路図で
あり、１０が第１の増幅回路を、１２が第２の増
幅回路を夫々示し、抵抗RA，RB，RS及び負荷４
がブリツジ回路１１を構成している。尚、１３，
１４は回路電源を示している。
あり、１０が第１の増幅回路を、１２が第２の増
幅回路を夫々示し、抵抗RA，RB，RS及び負荷４
がブリツジ回路１１を構成している。尚、１３，
１４は回路電源を示している。
第８図は本発明の応用例を示す図であり、１０
にて示す第１の増幅回路が既存アンプ部であり、
この既存アンプ１０と負荷４との間には新設の第
２増幅回路１２とブリツジ回路１１の１部を含む
付加装置１５とを設けたものである。このように
既存アンプに単に付加装置１５を接続するだけで
ユーザの既所有のパワーアンプを高性能化するこ
とが可能となる。
にて示す第１の増幅回路が既存アンプ部であり、
この既存アンプ１０と負荷４との間には新設の第
２増幅回路１２とブリツジ回路１１の１部を含む
付加装置１５とを設けたものである。このように
既存アンプに単に付加装置１５を接続するだけで
ユーザの既所有のパワーアンプを高性能化するこ
とが可能となる。
叙上のように、本発明によれば負荷変動による
変動負荷電流分のみ別の増幅器により供給するこ
とにより、メインのパワーアンプのゲイン等の特
性が負荷依存性を有しなくなるので、良好な特性
となる。第２の増幅回路の出力インピーダンスは
一般に小とし得るために、回路のダンピングフア
クタを大とすることが可能となり、負荷の過渡特
性を抑圧することができる。また、２個の増幅回
路により負荷電流を分担するのでより大きな電流
供給能力を実現できる。
変動負荷電流分のみ別の増幅器により供給するこ
とにより、メインのパワーアンプのゲイン等の特
性が負荷依存性を有しなくなるので、良好な特性
となる。第２の増幅回路の出力インピーダンスは
一般に小とし得るために、回路のダンピングフア
クタを大とすることが可能となり、負荷の過渡特
性を抑圧することができる。また、２個の増幅回
路により負荷電流を分担するのでより大きな電流
供給能力を実現できる。
第１図は従来の電力増幅器の回路図、第２図は
スピーカの周波数対インピーダンス特性を示す
図、第３図は第１図の回路の負荷端子における電
圧電流波形を示す図、第４図は本発明の実施例の
回路図、第５図は第４図の等価回路図、第６図は
第５図の回路の各部波形図、第７図は第５図の回
路の具体例の回路図、第８図は本発明の応用例の
回路図である。 主要部分の符号の説明、４……負荷、１０……
第１の増幅回路、１１……ブリツジ回路、１２…
…第２の増幅回路。
スピーカの周波数対インピーダンス特性を示す
図、第３図は第１図の回路の負荷端子における電
圧電流波形を示す図、第４図は本発明の実施例の
回路図、第５図は第４図の等価回路図、第６図は
第５図の回路の各部波形図、第７図は第５図の回
路の具体例の回路図、第８図は本発明の応用例の
回路図である。 主要部分の符号の説明、４……負荷、１０……
第１の増幅回路、１１……ブリツジ回路、１２…
…第２の増幅回路。
Claims (1)
- １ 入力信号を増幅する第１の増幅回路と、少な
くとも２つの抵抗の第１直列回路と少なくとも１
つの抵抗及び負荷の第２直列回路とからなり前記
第１の増幅回路の出力点と基準電位点との間に前
記負荷を前記基準電位点側にして前記第１及び第
２直列回路を接続したブリツジ回路と、前記第１
直列回路の中間点を入力点とし前記第２直列回路
の中間点を出力点とする第２の増幅回路とからな
り、前記第１の増幅回路は前記負荷のインピーダ
ンス変動に拘らず前記入力信号に対しリニアな負
荷電流成分を前記負荷に供給し、前記第２の増幅
回路は前記負荷のインピーダンス変動により生じ
る前記入力信号に対しノンリニアな負荷電流成分
を前記負荷に供給することを特徴とする電力増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4528182A JPS58162109A (ja) | 1982-03-20 | 1982-03-20 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4528182A JPS58162109A (ja) | 1982-03-20 | 1982-03-20 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58162109A JPS58162109A (ja) | 1983-09-26 |
| JPH043126B2 true JPH043126B2 (ja) | 1992-01-22 |
Family
ID=12714919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4528182A Granted JPS58162109A (ja) | 1982-03-20 | 1982-03-20 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58162109A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0758868B2 (ja) * | 1984-08-18 | 1995-06-21 | 松下電器産業株式会社 | 増幅器 |
| JPH0779213B2 (ja) * | 1985-04-15 | 1995-08-23 | 松下電器産業株式会社 | 増幅器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5366050U (ja) * | 1976-10-30 | 1978-06-03 |
-
1982
- 1982-03-20 JP JP4528182A patent/JPS58162109A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58162109A (ja) | 1983-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001515694A (ja) | Ｐｗｍ増幅器 | |
| NL9000326A (nl) | Versterkerschakeling. | |
| US4039981A (en) | Variable impedance circuit | |
| US4571553A (en) | Amplifier circuit with distortion cancellation function | |
| US4406990A (en) | Direct coupled DC amplification circuit | |
| NL8006006A (nl) | Versterkingsbesturingsketen. | |
| US20010030579A1 (en) | Audio signal amplifier circuit and portable telephone set and portable electronic device using the same audio signal amplifier circuit | |
| JPH043126B2 (ja) | ||
| JPS5949723B2 (ja) | 増幅装置 | |
| JP2696986B2 (ja) | 低周波増幅器 | |
| US4206419A (en) | Power amplifier | |
| JP2739952B2 (ja) | オーディオ増幅回路 | |
| JPS6040014Y2 (ja) | 増幅器 | |
| JPH05191157A (ja) | 平衡入力型音声増幅回路 | |
| JPH04274607A (ja) | 前置増幅器 | |
| US4918400A (en) | Amplifier circuit | |
| JPS6340902Y2 (ja) | ||
| JPH1084229A (ja) | 高減衰率を有する増幅回路 | |
| US4449234A (en) | Reverberation apparatus | |
| RU2115224C1 (ru) | Усилитель мощности звуковой частоты | |
| JPH0411379Y2 (ja) | ||
| JPH047124B2 (ja) | ||
| JPS6336744Y2 (ja) | ||
| JPH0448009Y2 (ja) | ||
| JPH042493Y2 (ja) |