JPH04309254A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04309254A
JPH04309254A JP3073478A JP7347891A JPH04309254A JP H04309254 A JPH04309254 A JP H04309254A JP 3073478 A JP3073478 A JP 3073478A JP 7347891 A JP7347891 A JP 7347891A JP H04309254 A JPH04309254 A JP H04309254A
Authority
JP
Japan
Prior art keywords
case
plastic
semiconductor device
molding
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3073478A
Other languages
English (en)
Inventor
Yoshihiko Ueda
上田 義彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP3073478A priority Critical patent/JPH04309254A/ja
Publication of JPH04309254A publication Critical patent/JPH04309254A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に関し、特に
表面実装型のプラスチックケースの半導体装置に関する
【0002】
【従来の技術】従来プラスチックケース半導体装置は図
3に示すように、プラスチックケース2成形後に外部端
子1の切断,折曲げを行なっておりプラスチックケース
2から出た部分に外部端子の折曲げ点を有していた。
【0003】
【発明が解決しようとする課題】半導体装置は近年製品
の小型化進行にともないますますケース寸法の縮少,外
部端子折曲げ位置のケースとの近接を要求される様にな
ってきている。このため従来形状の半導体装置のプラス
チックケース成形後、外部端子折曲げ加工に使用する金
型の先端(外部端子押え部)は極端に細くなり、加工時
のストレスで破損する問題が出ている。
【0004】また、外部端子押え部を使用しない曲げ方
法も行なわれているが、加工時のストレスで半導体装置
のプラスチックケース部分に破損が発生し信頼性が劣化
する問題がある。
【0005】本発明の目的は折曲げ金型の破損及びプラ
スチックケース部分の破損を防止できる半導体装置を提
供することにある。
【0006】
【課題を解決するための手段】本発明の半導体装置の形
状は、外部接続端子の折曲げ加工済みの状態でプラスチ
ックケース成形することによって得られる。
【0007】
【実施例】次に本発明について図面を参照して説明する
。図1は本発明による一実施例の断面図である。外部接
続端子1はプラスチックケース2の成形前に折曲げ加工
されておりその状態でプラスチック成形金型3に装着さ
れケース成形が行なわれる。外部接続端子の端面の切断
はプラスチック成形後に行ない1枚のリードフレームか
ら個々の半導体装置に分離される。
【0008】図2(a),(b),(c)は本発明によ
る実施例として半導体チップ4を図1に示すものとほ逆
に接合したものの断面図および側面図と下面図である。
【0009】
【発明の効果】以上説明したように本発明の半導体装置
は、全ての外部接続端子の折曲げ加工後にプラスチック
成形して得られる形状であり、製造工程中において、折
曲げ金型の破損あるいは半導体装置のプラスチックケー
ス部の破損という不具合は生ぜずに、より小型の製品を
得られるという効果を有する。
【図面の簡単な説明】
【図1】本発明の一実施例の断面図である。
【図2】本発明の他の実施例の断面図と、側面図および
下面図である。
【図3】従来のプラスチック半導体装置の断面図である
【符号の説明】
1    外部接続端子 2    プラスチックケース 3    プラスチックケース成形金型4    半導
体チップ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  外部接続端子の折曲げ部の一部を表面
    実装型のプラスチックケース内に埋めこまれたことを特
    徴とする半導体装置。
JP3073478A 1991-04-08 1991-04-08 半導体装置 Pending JPH04309254A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3073478A JPH04309254A (ja) 1991-04-08 1991-04-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3073478A JPH04309254A (ja) 1991-04-08 1991-04-08 半導体装置

Publications (1)

Publication Number Publication Date
JPH04309254A true JPH04309254A (ja) 1992-10-30

Family

ID=13519429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3073478A Pending JPH04309254A (ja) 1991-04-08 1991-04-08 半導体装置

Country Status (1)

Country Link
JP (1) JPH04309254A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208023B1 (en) * 1997-07-31 2001-03-27 Matsushita Electronics Corporation Lead frame for use with an RF powered semiconductor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208023B1 (en) * 1997-07-31 2001-03-27 Matsushita Electronics Corporation Lead frame for use with an RF powered semiconductor
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same

Similar Documents

Publication Publication Date Title
JPH05226564A (ja) 半導体装置
US5359761A (en) Method of making a header or housing for electrical connection to a hybrid circuit including an in-cavity trim of a terminal frame
JPH09129808A (ja) 樹脂封止型半導体装置およびその製造方法
US20190371713A1 (en) Semiconductor device and method of manufacturing the same
JPH04309254A (ja) 半導体装置
JPS63187657A (ja) 半導体装置の製造方法
JP2003068962A (ja) 半導体装置製造用のフレームおよび半導体装置の製造方法
JPS60161646A (ja) 半導体装置用リ−ドフレ−ム
US5343615A (en) Semiconductor device and a process for making same having improved leads
JPH0730042A (ja) 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法
JPS6223094Y2 (ja)
JPH1012802A (ja) リードフレーム及びそれを用いた半導体装置
JP2003188332A (ja) 半導体装置およびその製造方法
JPH0653399A (ja) 樹脂封止型半導体装置
JP4446719B2 (ja) 樹脂封止型半導体装置の製造方法
JPS62235763A (ja) 半導体装置用リ−ドフレ−ム
JP2752803B2 (ja) 半導体装置の製造方法
JP2003243599A (ja) リードフレーム及び半導体装置
JPH0493057A (ja) 電子部品用リードフレーム及びこれを用いた電子部品の製造方法
JPH09129803A (ja) ホール素子及びその製造方法
JPH05251619A (ja) 樹脂封止半導体装置およびその製造方法
JPH05243317A (ja) 半導体装置
JPH0997866A (ja) リード成形方法及びリード成形用金型
JP3076948B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JPH08250640A (ja) リードフレーム及びこれを用いた樹脂封止型半導体装置の製造方法