JPH0430588A - 半導体レーザ素子放熱体のサブマウント - Google Patents
半導体レーザ素子放熱体のサブマウントInfo
- Publication number
- JPH0430588A JPH0430588A JP2137572A JP13757290A JPH0430588A JP H0430588 A JPH0430588 A JP H0430588A JP 2137572 A JP2137572 A JP 2137572A JP 13757290 A JP13757290 A JP 13757290A JP H0430588 A JPH0430588 A JP H0430588A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor laser
- submount
- solder
- laser element
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 229910000679 solder Inorganic materials 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 19
- 239000002184 metal Substances 0.000 claims abstract description 19
- 239000013078 crystal Substances 0.000 abstract description 4
- 230000005496 eutectics Effects 0.000 abstract description 3
- 229910020220 Pb—Sn Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 238000005476 soldering Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005304 joining Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/023—Mount members, e.g. sub-mount members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0235—Method for mounting laser chips
- H01S5/02355—Fixing laser chips on mounts
- H01S5/0237—Fixing laser chips on mounts by soldering
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体レーザ素子チップを放熱体に接合する際
に用いる放熱体のサブマウントに関する。
に用いる放熱体のサブマウントに関する。
半導体レーザ素子を室温で長期間連続発振さセるために
は、その素子の活性層で発生する熱を効率よく放散させ
、動作温度を下げることが必要であり、一般に半導体レ
ーザ素子の活性層に近い主面側をヒートシンク （放熱
体）に接合する［１？−５ＩＤＥＤＯＷＮの組み立て方
式が採用され、これにより活性層の熱を逃がしている。
は、その素子の活性層で発生する熱を効率よく放散させ
、動作温度を下げることが必要であり、一般に半導体レ
ーザ素子の活性層に近い主面側をヒートシンク （放熱
体）に接合する［１？−５ＩＤＥＤＯＷＮの組み立て方
式が採用され、これにより活性層の熱を逃がしている。
このとき基板にＧａＡｓなどを用いている半導体レーザ
素子と、Ｃｕなどのヒートシンクは熱膨張係数が大きく
異なるため、直接半田接合すると半田溶融後の凝固過程
で活性層に強いストレスが加わり、そこにダークライン
と呼ばれる転移網を発生して、発振しきい値電流が上昇
し遂には発振不可能となる。そこでこの対策としてＧａ
Ａｓ基板と熱１１張係数の差が小さいＳｉなどのサブマ
ウントを介在させて、その上にＰｂ−３゜Ａｕ−５ｎ合
金などの半田層を数−形成し、これを溶融してヒートシ
ンクに半導体レーザ素子を接合するという方法が用いら
れている。
素子と、Ｃｕなどのヒートシンクは熱膨張係数が大きく
異なるため、直接半田接合すると半田溶融後の凝固過程
で活性層に強いストレスが加わり、そこにダークライン
と呼ばれる転移網を発生して、発振しきい値電流が上昇
し遂には発振不可能となる。そこでこの対策としてＧａ
Ａｓ基板と熱１１張係数の差が小さいＳｉなどのサブマ
ウントを介在させて、その上にＰｂ−３゜Ａｕ−５ｎ合
金などの半田層を数−形成し、これを溶融してヒートシ
ンクに半導体レーザ素子を接合するという方法が用いら
れている。
第４図はこの状態を説明するために、半導体レーザ素子
チップ１のレーザ光出射面からみた模式図として側面図
を示したものである。第４図において、半導体レーザ素
子チップ上は半導体結晶基板２と、この基板２の上に結
晶成長などによって形成した発光領域３を持つ活性層４
と、必要な各結晶成長層である第１クラシト層５．第２
クラツド層６．コンタクト層７および蒸着またはメツキ
などにより形成した二つの電極金属８．９からなる。
チップ１のレーザ光出射面からみた模式図として側面図
を示したものである。第４図において、半導体レーザ素
子チップ上は半導体結晶基板２と、この基板２の上に結
晶成長などによって形成した発光領域３を持つ活性層４
と、必要な各結晶成長層である第１クラシト層５．第２
クラツド層６．コンタクト層７および蒸着またはメツキ
などにより形成した二つの電極金属８．９からなる。
半導体レーザ素子チップ上から放熱させるためのＣｕ製
ステムのヒートシンク１０にはＳｉのサブマウント１１
が接合されるが、さらにサブマウント１１の両面に蒸着
などにより形成したＴｉ−Ｎｉ−Ａｕの金属層１２の一
方の面で半田層１３により半導体レーザ素子チップ上が
接合され、Ｔｉ−Ｘｌ−Ａｕの金属層１２の他方の面で
、半田層１４によりヒートシンク１０の接合が行われて
いる。
ステムのヒートシンク１０にはＳｉのサブマウント１１
が接合されるが、さらにサブマウント１１の両面に蒸着
などにより形成したＴｉ−Ｎｉ−Ａｕの金属層１２の一
方の面で半田層１３により半導体レーザ素子チップ上が
接合され、Ｔｉ−Ｘｌ−Ａｕの金属層１２の他方の面で
、半田層１４によりヒートシンク１０の接合が行われて
いる。
半田接合は、通常半導体レーザ素子チップ上の上方から
、数十ｇの荷重を加えながら２００〜３００℃に加温し
、あらかじめサブマウント１１の金属層１２に形成した
半田材を溶融、冷却して半田層１３及び半田層１４を得
るが、半田層１３．半田層１４を同じ材質とした場合は
、サブマウント１１と半導体レーザ素子チップ上との接
合、ヒートシンク１０とサブマウント１１との接合を同
時に行なうことができる。
、数十ｇの荷重を加えながら２００〜３００℃に加温し
、あらかじめサブマウント１１の金属層１２に形成した
半田材を溶融、冷却して半田層１３及び半田層１４を得
るが、半田層１３．半田層１４を同じ材質とした場合は
、サブマウント１１と半導体レーザ素子チップ上との接
合、ヒートシンク１０とサブマウント１１との接合を同
時に行なうことができる。
しかしながら、以上の半田Ｆ４１３を介したＵＰ−５Ｉ
ＤＥＤｏｌｌ方式の組み立てには、次のような問題があ
る。
ＤＥＤｏｌｌ方式の組み立てには、次のような問題があ
る。
それはサブマウント１１に半導体レーザ素子チップ上を
接合するとき、溶融半田が盛り上がり、半田凝固後に半
田溜りが生ずることである。その様子を第５図に示す、
第５図は第４図と同様、半導体レーザ素子チップ上のレ
ーザ光出射面からみた模式的な側面図を示したものであ
り、第４図と共通部分は同一符号で表わしである０問題
は第５図に示したように、半田層１３に半田溜り１３ａ
や１３ｂなどが形成されることにある。第５図には半田
層１３と半田溜り１３ａ、 １３ｂに斜線を施して示し
である。
接合するとき、溶融半田が盛り上がり、半田凝固後に半
田溜りが生ずることである。その様子を第５図に示す、
第５図は第４図と同様、半導体レーザ素子チップ上のレ
ーザ光出射面からみた模式的な側面図を示したものであ
り、第４図と共通部分は同一符号で表わしである０問題
は第５図に示したように、半田層１３に半田溜り１３ａ
や１３ｂなどが形成されることにある。第５図には半田
層１３と半田溜り１３ａ、 １３ｂに斜線を施して示し
である。
ｐｎ接合が存在する活性層４および発光領域３は、電極
金属９から上方に僅か３〜４ ｔｎａ Ｌか離れていな
いため、半田溜り１３ａや１３ｂなどが形成されると、
これら半田溜り１３ａや１３ｂなどによって、半導体レ
ーザ素子チップ上自体に電気的な短絡を生ずるか、もし
くは発光領域３から出射するレーザ光を遮ってしまうと
いう事態を引き起こし、その結果、この半田付は工程に
おける製造歩留まりを低下させる。
金属９から上方に僅か３〜４ ｔｎａ Ｌか離れていな
いため、半田溜り１３ａや１３ｂなどが形成されると、
これら半田溜り１３ａや１３ｂなどによって、半導体レ
ーザ素子チップ上自体に電気的な短絡を生ずるか、もし
くは発光領域３から出射するレーザ光を遮ってしまうと
いう事態を引き起こし、その結果、この半田付は工程に
おける製造歩留まりを低下させる。
これを防ぐために、半田層１３の厚さを３〜４−程度に
できる限り薄くするか、半導体レーザ素子チップ上のコ
ンタクト層７の厚さを増大するなどの対策も行なってい
るが、いずれも接合強度もしくは放熱特性などと相反関
係があることから、上記の問題に対する解決とはなり得
す、サブマウントとの接合過程における素子の歩留まり
向上が望まれている。
できる限り薄くするか、半導体レーザ素子チップ上のコ
ンタクト層７の厚さを増大するなどの対策も行なってい
るが、いずれも接合強度もしくは放熱特性などと相反関
係があることから、上記の問題に対する解決とはなり得
す、サブマウントとの接合過程における素子の歩留まり
向上が望まれている。
本発明は上・述の点に鑑みてなされたものであり、その
目的はサブマウントと半導体レーザ素子チップとの接合
に起因する電気的短絡や、発振レーザ光の遮光などを生
ずることなく、高い歩留まりの得られる半導体レーザ素
子用サブマウントを提供することにある。
目的はサブマウントと半導体レーザ素子チップとの接合
に起因する電気的短絡や、発振レーザ光の遮光などを生
ずることなく、高い歩留まりの得られる半導体レーザ素
子用サブマウントを提供することにある。
上記の課題を解決するために、本発明の半導体レーザ素
子放熱体のサブマウントは、半導体レーザ素子千ノブと
接合する側の表面を半導体レーザ素子チップと接合する
領域のみ凸状となし、この凸状部の縦横寸法を対応する
半導体レーザ素子チップ接合面の縦横寸法よりやや小さ
く形成したものである。
子放熱体のサブマウントは、半導体レーザ素子千ノブと
接合する側の表面を半導体レーザ素子チップと接合する
領域のみ凸状となし、この凸状部の縦横寸法を対応する
半導体レーザ素子チップ接合面の縦横寸法よりやや小さ
く形成したものである。
本発明の半導体レーザ素子放熱体のサブマウントは、上
記のように構成したことにより、半導体レーザ素子チッ
プを接合する半田付は工程で、半導体レーザ素子チップ
の接合面はその下の予備半田部分の表面を完全に覆って
いるので、半田溜りが生し難く、半田の溶融、凝固の際
生しる余剰の半田は下方に流れ、上方の半導体レーザ素
子チップに到達することは全く起こり得す、したがって
、半導体レーザ素子の電気的、光学的特性を損なうこと
がなくなる。
記のように構成したことにより、半導体レーザ素子チッ
プを接合する半田付は工程で、半導体レーザ素子チップ
の接合面はその下の予備半田部分の表面を完全に覆って
いるので、半田溜りが生し難く、半田の溶融、凝固の際
生しる余剰の半田は下方に流れ、上方の半導体レーザ素
子チップに到達することは全く起こり得す、したがって
、半導体レーザ素子の電気的、光学的特性を損なうこと
がなくなる。
以下、本発明を実施例に基づき説明する。
第１図（ａｌ〜Ｉｃ）は本発明のサブマウントの形状を
示す模式図であり、第１図（ａｌは正面図、第１図（ｂ
ｌは第１図ｆａｌのＡ−Ａ’断面図１第１図（Ｃ）は第
１図ｔａｌのＢ−Ｂ’断面図として表わし、予備半田層
と金属層を形成した状態のものである。
示す模式図であり、第１図（ａｌは正面図、第１図（ｂ
ｌは第１図ｆａｌのＡ−Ａ’断面図１第１図（Ｃ）は第
１図ｔａｌのＢ−Ｂ’断面図として表わし、予備半田層
と金属層を形成した状態のものである。
第１図ｔａｇ、 （ｂ＞、 ｔｃ）を同時に参照して説
明すると、正方形の一辺の長さ（ａ１）が１鶴、厚さ（
１）が０．２１で、比抵抗０．００１Ω値を有するＳｔ
サブマウント１１ａは、半導体レーザチップ上（第４図
）を接続する側に、Ｔｉ−Ｎｉ−Ａｕの金属層１２ａと
その上に予備半田層１３ｃを形成するが、予備半田層１
３ｃを形成する個所のサブマウントｌｌａの部分は、高
さ（ｄ１）５−程度を有する凸部１１ｂとし、その＋Ｉ
ａ（Ｊ）、横（Ｗ）寸法は半導体レーザチップ上の縦横
寸法より２０−程度小さくなるように加工しである所に
本発明のサブマウントｌｌａの特徴がある。そして予備
半田層１３ｃの縦横寸法とサブマウントｌｌａの凸部１
１ｂ上面の縦横寸法とは等しくする。一方ヒートシンク
１０を接続するサブマウントｌｌａの裏面側にも、同様
にＴｉ−Ｎｉ−Ａｕの金属層１２ａと、その上に予備半
田層１４ｃを形成するが、こちらの方は全面で平坦のま
まであり、従来と全く同じである。予備半田層１３ｃ
と１４ｃはいずれも厚さ４ｔａのＰｂ−５ｎ共晶半田を
用いる。
明すると、正方形の一辺の長さ（ａ１）が１鶴、厚さ（
１）が０．２１で、比抵抗０．００１Ω値を有するＳｔ
サブマウント１１ａは、半導体レーザチップ上（第４図
）を接続する側に、Ｔｉ−Ｎｉ−Ａｕの金属層１２ａと
その上に予備半田層１３ｃを形成するが、予備半田層１
３ｃを形成する個所のサブマウントｌｌａの部分は、高
さ（ｄ１）５−程度を有する凸部１１ｂとし、その＋Ｉ
ａ（Ｊ）、横（Ｗ）寸法は半導体レーザチップ上の縦横
寸法より２０−程度小さくなるように加工しである所に
本発明のサブマウントｌｌａの特徴がある。そして予備
半田層１３ｃの縦横寸法とサブマウントｌｌａの凸部１
１ｂ上面の縦横寸法とは等しくする。一方ヒートシンク
１０を接続するサブマウントｌｌａの裏面側にも、同様
にＴｉ−Ｎｉ−Ａｕの金属層１２ａと、その上に予備半
田層１４ｃを形成するが、こちらの方は全面で平坦のま
まであり、従来と全く同じである。予備半田層１３ｃ
と１４ｃはいずれも厚さ４ｔａのＰｂ−５ｎ共晶半田を
用いる。
次に本発明のサブマウントｌｌａの製造方法について述
べる。第２図ｆａｌ〜［ｄｌはその主な製造工程を示す
模式断面図であり、第１図ｆａｌ〜（Ｃ１と共通部分に
同一符号を用いである。
べる。第２図ｆａｌ〜［ｄｌはその主な製造工程を示す
模式断面図であり、第１図ｆａｌ〜（Ｃ１と共通部分に
同一符号を用いである。
先ず厚さ ２００ｎ、比抵抗０．００１ Ｑ ｃｓのＳ
ｉ板１５を用意する〔第２図（’１）＊片面をＨＦ ：
ＨＮＯｘ ： ＣＨｓＣＯＯＨ＝１：６：−３のエツ
チング液を用いて、縦（β）２００ｕ 、横（ｗ）２６
０ａｍ、高さ （ｄ１）５ｎの凸部１１ｂを通常の半導
体微細加工の手法により１ｍピ、チで形成する。凸部１
１ｂの形状は、通常の湿式法による化学エツチングでは
テーパーを持つようになり、例えばドライエツチングで
直角に切るよ・リステップカバレージがよいので、後に
この上に形成される金属層１２ａの切断のおそれがない
〔第２図（ｂ））、図示してないレジストを除去した後
、Ｓｉ板１５の両面に、Ｔｉ−Ｎｉ−＾Ｕの金属層１２
ａ、 １２ｂをいずれもＴ１を０．Ｉ ｎ、 Ｎｉを０
．４ ｔｎａ、 Ａｕを０，２μ蒸着して形成する〔第
２図ｆｅ）〕、次いで、凸部１１ｂ上に形成された金属
層１２ａの部分の上面以外の表面を、微細加工の手法に
より図示してないレジストで覆った後、Ｐｂ−５ｎ共晶
半田を厚さ４ｎとなるように、金属層１２ａ と１２ｂ
の両面共に電気メツキを施して、予備半田層１３ｃと１
４ｃを形成する。レジストを除去して、ダイサーにより
切断線ｃ−ｃ’に沿って１鶴角に切断し、Ｓｉサブマウ
ントｌｌａに金属層１２ａ１２ｂおよび予備半田層１３
ｃ、 １４ｃを有し、複数個の第１図Ｑ））に示したの
と同じ構造のものを得ることができる〔第２図（ｄ１）
。
ｉ板１５を用意する〔第２図（’１）＊片面をＨＦ ：
ＨＮＯｘ ： ＣＨｓＣＯＯＨ＝１：６：−３のエツ
チング液を用いて、縦（β）２００ｕ 、横（ｗ）２６
０ａｍ、高さ （ｄ１）５ｎの凸部１１ｂを通常の半導
体微細加工の手法により１ｍピ、チで形成する。凸部１
１ｂの形状は、通常の湿式法による化学エツチングでは
テーパーを持つようになり、例えばドライエツチングで
直角に切るよ・リステップカバレージがよいので、後に
この上に形成される金属層１２ａの切断のおそれがない
〔第２図（ｂ））、図示してないレジストを除去した後
、Ｓｉ板１５の両面に、Ｔｉ−Ｎｉ−＾Ｕの金属層１２
ａ、 １２ｂをいずれもＴ１を０．Ｉ ｎ、 Ｎｉを０
．４ ｔｎａ、 Ａｕを０，２μ蒸着して形成する〔第
２図ｆｅ）〕、次いで、凸部１１ｂ上に形成された金属
層１２ａの部分の上面以外の表面を、微細加工の手法に
より図示してないレジストで覆った後、Ｐｂ−５ｎ共晶
半田を厚さ４ｎとなるように、金属層１２ａ と１２ｂ
の両面共に電気メツキを施して、予備半田層１３ｃと１
４ｃを形成する。レジストを除去して、ダイサーにより
切断線ｃ−ｃ’に沿って１鶴角に切断し、Ｓｉサブマウ
ントｌｌａに金属層１２ａ１２ｂおよび予備半田層１３
ｃ、 １４ｃを有し、複数個の第１図Ｑ））に示したの
と同じ構造のものを得ることができる〔第２図（ｄ１）
。
半導体レーザ素子チップ上の縦横寸法は１＝２２０ｐ
、 ！ ＝ ２８０−であるから、これをサブマウン
ト１１ａの予備半田層１３ｃ上に載せるとき、半導体レ
ーザ素子チップ上は凸部１１ｂの上を完全に覆うように
なる。
、 ！ ＝ ２８０−であるから、これをサブマウン
ト１１ａの予備半田層１３ｃ上に載せるとき、半導体レ
ーザ素子チップ上は凸部１１ｂの上を完全に覆うように
なる。
このようにしてサブマウントｌｌａに金属層１２ａ１２
ｂおよび予備半田層１３ｃ、１４ｃを形成し、これを用
いて組み立てた半導体レーザ素子の模式側面図を第４図
と第５図に倣って第３図に示す、第３図を第５図の場合
と比較してみればわかるように、本発明のサブマウン）
ｌｌａを用いた組み立て後の状態は、溶融、凝固した
半田層１３が上方から加圧されるため、周囲に押し出さ
れて広がるが、半田付けの過程ではサブマウントｌｌａ
上の半田接合面に対して周辺で低くなっているので、溶
融半田は下方に流れて凝固し、たとえ半田溜りが生した
としても、その先端が第５図のように電極金属９より上
部に到達することはない。したがって、本発明のサブマ
ウントｌｌａを用いることにより、半田溜りに起因する
半導体レーザ素子チップ１の短絡や、レーザ光の遮光を
起こすことは全くない。
ｂおよび予備半田層１３ｃ、１４ｃを形成し、これを用
いて組み立てた半導体レーザ素子の模式側面図を第４図
と第５図に倣って第３図に示す、第３図を第５図の場合
と比較してみればわかるように、本発明のサブマウン）
ｌｌａを用いた組み立て後の状態は、溶融、凝固した
半田層１３が上方から加圧されるため、周囲に押し出さ
れて広がるが、半田付けの過程ではサブマウントｌｌａ
上の半田接合面に対して周辺で低くなっているので、溶
融半田は下方に流れて凝固し、たとえ半田溜りが生した
としても、その先端が第５図のように電極金属９より上
部に到達することはない。したがって、本発明のサブマ
ウントｌｌａを用いることにより、半田溜りに起因する
半導体レーザ素子チップ１の短絡や、レーザ光の遮光を
起こすことは全くない。
半導体レーザ素子チップをＵＰ−８ＩＤＥ−ＤＯＷＮに
組み立てるとき、従来半田溜りガ半導体レーザ素子チッ
プの発光領域にまで達し、これが原因で電気的光学的に
不良品を生じ製造歩留まりを低下させていたが、本発明
では実撫例で説明した如く、放熱体のサブマウントをサ
ブマウントと半導体レーザ素子チップとの接合領域のみ
凸状に加工し、その凸状部の半導体レーザ素子チップと
接合する部分の縦横寸法を、半導体レーザ素子チップの
接合面の縦横寸法より適当に小さく定め、凸状部表面に
形成した予備半田の上に半導体レーザ素子チップを載せ
たとき、半導体レーザ素子チップが完全に予備半田表面
を覆うようにしたため、半田の溶融、凝固の際余剰の半
田は下方に流れることはあっても、上方の半導体レーザ
素子チップに到達することは全（起こり得ず、安定した
状態の半田接合が可能となり、半導体レーザ素子の電気
的、光学的特性を損なうことなく、製造歩留まりの向上
に顕著な効果を上げることができた。
組み立てるとき、従来半田溜りガ半導体レーザ素子チッ
プの発光領域にまで達し、これが原因で電気的光学的に
不良品を生じ製造歩留まりを低下させていたが、本発明
では実撫例で説明した如く、放熱体のサブマウントをサ
ブマウントと半導体レーザ素子チップとの接合領域のみ
凸状に加工し、その凸状部の半導体レーザ素子チップと
接合する部分の縦横寸法を、半導体レーザ素子チップの
接合面の縦横寸法より適当に小さく定め、凸状部表面に
形成した予備半田の上に半導体レーザ素子チップを載せ
たとき、半導体レーザ素子チップが完全に予備半田表面
を覆うようにしたため、半田の溶融、凝固の際余剰の半
田は下方に流れることはあっても、上方の半導体レーザ
素子チップに到達することは全（起こり得ず、安定した
状態の半田接合が可能となり、半導体レーザ素子の電気
的、光学的特性を損なうことなく、製造歩留まりの向上
に顕著な効果を上げることができた。
第１図１ｃＩは本発明のサブマウントの形状を示す模式
図の正面図、第１図１）は第１図（ａｌのＡ−Ａ’断面
図、第１図１ｃＩは第１図１ｃＩのＢ−Ｂ’断面図、第
２図（ａ）〜ｌｄｌは本発明のサブマウントの主な製造
工程を示す模式断面図、第３図は本発明のサブマウント
を用いて組み立てた半導体レーザ素子の模式側面図、第
４図は従来のヒートシンクに半導体レーザ素子を接合し
た状態の模式側面図、第５図は半田溜りが形成された従
来の半導体レーザ素子組み立て状態を示す模式側面図で
ある。 土：半導体レーザ素子チップ、２：基板、３：発光領域
、４：活性層、５：第１クラフト層、６：第２クラッド
層、７：コンタクト層、８゜９：電橋金属、１０：ヒー
トシンク、１１． Ｉｌａ ：サブマウント、１１ｂ：
凸部、１２．１２ａ、 １２ｂ ：金属層、１３．１４
：半田層、１３Ａ、 １３ｂ：半田溜り、１３ｃ、 １
４ｃ：予備半田層、１５ ： ５ｉＦｉ。 代理人弁理士 山 口 巌 。 第１図 第２図
図の正面図、第１図１）は第１図（ａｌのＡ−Ａ’断面
図、第１図１ｃＩは第１図１ｃＩのＢ−Ｂ’断面図、第
２図（ａ）〜ｌｄｌは本発明のサブマウントの主な製造
工程を示す模式断面図、第３図は本発明のサブマウント
を用いて組み立てた半導体レーザ素子の模式側面図、第
４図は従来のヒートシンクに半導体レーザ素子を接合し
た状態の模式側面図、第５図は半田溜りが形成された従
来の半導体レーザ素子組み立て状態を示す模式側面図で
ある。 土：半導体レーザ素子チップ、２：基板、３：発光領域
、４：活性層、５：第１クラフト層、６：第２クラッド
層、７：コンタクト層、８゜９：電橋金属、１０：ヒー
トシンク、１１． Ｉｌａ ：サブマウント、１１ｂ：
凸部、１２．１２ａ、 １２ｂ ：金属層、１３．１４
：半田層、１３Ａ、 １３ｂ：半田溜り、１３ｃ、 １
４ｃ：予備半田層、１５ ： ５ｉＦｉ。 代理人弁理士 山 口 巌 。 第１図 第２図
Claims (1)
- １）上下両面にあらかじめ形成された金属層と半田層を
有し、半導体レーザ素子チップと放熱体とのそれぞれ所
定の表面の間に介在してこれら双方に接合される半導体
レーザ素子放熱体のサブマウントであって、前記半導体
レーザ素子チップと接合する側の表面を前記半導体レー
ザ素子チップと接合する領域のみ凸状となし、この凸状
部の縦横寸法を対応する前記半導体レーザ素子チップ接
合面の縦横寸法よりやや小さく形成したことを特徴とす
る半導体レーザ素子放熱体のサブマウント。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137572A JPH0430588A (ja) | 1990-05-28 | 1990-05-28 | 半導体レーザ素子放熱体のサブマウント |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2137572A JPH0430588A (ja) | 1990-05-28 | 1990-05-28 | 半導体レーザ素子放熱体のサブマウント |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0430588A true JPH0430588A (ja) | 1992-02-03 |
Family
ID=15201857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2137572A Pending JPH0430588A (ja) | 1990-05-28 | 1990-05-28 | 半導体レーザ素子放熱体のサブマウント |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0430588A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0452769U (ja) * | 1990-09-10 | 1992-05-06 | ||
| US6700911B2 (en) * | 1999-12-01 | 2004-03-02 | Sharp Kabushiki Kaisha | Semiconductor laser device, fabricating method thereof and optical pickup employing the semiconductor laser device |
-
1990
- 1990-05-28 JP JP2137572A patent/JPH0430588A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0452769U (ja) * | 1990-09-10 | 1992-05-06 | ||
| US6700911B2 (en) * | 1999-12-01 | 2004-03-02 | Sharp Kabushiki Kaisha | Semiconductor laser device, fabricating method thereof and optical pickup employing the semiconductor laser device |
| US6972205B2 (en) | 1999-12-01 | 2005-12-06 | Sharp Kabushiki Kaisha | Semiconductor laser device, fabricating method thereof and optical pickup employing the semiconductor laser device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8581106B2 (en) | Submount | |
| US7348212B2 (en) | Interconnects for semiconductor light emitting devices | |
| EP0019003B1 (en) | Method of manufacturing semiconductor laser devices | |
| US5821154A (en) | Semiconductor device | |
| JP3347279B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003347650A (ja) | 半導体発光装置 | |
| JP3912130B2 (ja) | サブマウント | |
| US6920164B2 (en) | Semiconductor laser device | |
| KR100764393B1 (ko) | 고출력 어레이형 반도체 레이저 장치 제조방법 | |
| JPH06350202A (ja) | 半導体発光装置 | |
| JPH11145562A (ja) | 半導体レーザ装置 | |
| JPH0430588A (ja) | 半導体レーザ素子放熱体のサブマウント | |
| JPH09232690A (ja) | 半導体装置 | |
| JPH04186688A (ja) | 半導体レーザ装置 | |
| US20220278026A1 (en) | Method for Fabricating a Substrate with a Solder Stop Structure, Substrate with a Solder Stop Structure and Electronic Device | |
| JP2004327982A (ja) | 半導体装置およびその製造方法 | |
| JPH04329681A (ja) | 光半導体装置の製造方法 | |
| JPH03106089A (ja) | 半導体レーザ素子 | |
| JPH0629627A (ja) | 半導体装置 | |
| US8471385B2 (en) | Method for the connection of two wafers, and a wafer arrangement | |
| JPH0567847A (ja) | 半導体装置の製造方法 | |
| JPH02128486A (ja) | 半導体レーザ素子放熱体のサブマウントの接合層 | |
| JPH04186689A (ja) | 半導体レーザ装置 | |
| JP2001110953A (ja) | 半導体モジュール用基板及びその製造方法 | |
| JPH04352372A (ja) | 光半導体装置 |