JPH04287925A - コンタクト穴の形成方法 - Google Patents
コンタクト穴の形成方法Info
- Publication number
- JPH04287925A JPH04287925A JP2101491A JP2101491A JPH04287925A JP H04287925 A JPH04287925 A JP H04287925A JP 2101491 A JP2101491 A JP 2101491A JP 2101491 A JP2101491 A JP 2101491A JP H04287925 A JPH04287925 A JP H04287925A
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- forming
- resist
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title abstract 2
- 239000010408 film Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 32
- 239000012212 insulator Substances 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 19
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 239000011229 interlayer Substances 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 11
- 238000001020 plasma etching Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 5
- 238000001039 wet etching Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は層間絶縁膜を介して形成
された２層の配線パタ―ンへのコンタクト穴の形成方法
に関する。
された２層の配線パタ―ンへのコンタクト穴の形成方法
に関する。
【０００２】
【従来の技術】図２（ａ）〜（ｆ）は従来行われている
コンタクト穴の形成方法の一例を示す概略工程断面図で
ある。工程に従って説明する。 工程１ 絶縁体１の表面に第１配線パタ―ン２を形成する。
（ａ）図参照 工程２ 配線パタ―ン２を含む絶縁体１上に第１層間絶縁膜３を
形成し，その層間絶縁膜３上に金属薄膜４を形成する。
（ｂ）図参照工程３ 金属薄膜４上に第１レジスト５を塗布し金属薄膜４を所
望の形状にパタ―ニングし，第２配線パタ―ン６を形成
する。 （ｃ
）図参照
コンタクト穴の形成方法の一例を示す概略工程断面図で
ある。工程に従って説明する。 工程１ 絶縁体１の表面に第１配線パタ―ン２を形成する。
（ａ）図参照 工程２ 配線パタ―ン２を含む絶縁体１上に第１層間絶縁膜３を
形成し，その層間絶縁膜３上に金属薄膜４を形成する。
（ｂ）図参照工程３ 金属薄膜４上に第１レジスト５を塗布し金属薄膜４を所
望の形状にパタ―ニングし，第２配線パタ―ン６を形成
する。 （ｃ
）図参照
【０００３】工程４
第１レジスト５を除去し，第２配線パタ―ン６を含む絶
縁体１上に第２層間絶縁膜７を形成する。
（ｄ）図参照工程５ 第２レジスト８を塗布し，所望の箇所の第１配線パタ―
ン２，第２配線パタ―ン６の一部にＲＩＥ（リアクティ
ブ・イオン・エッチング）によりコンタクト穴を形成す
る。
（ｅ）図
参照 工程６ 第２レジスト８を除去し，コンタクト穴９を含む絶縁体
１上に金属を形成し，電極１０となる部分を残して他の
部分を除去する。 （ｆ）図参照
縁体１上に第２層間絶縁膜７を形成する。
（ｄ）図参照工程５ 第２レジスト８を塗布し，所望の箇所の第１配線パタ―
ン２，第２配線パタ―ン６の一部にＲＩＥ（リアクティ
ブ・イオン・エッチング）によりコンタクト穴を形成す
る。
（ｅ）図
参照 工程６ 第２レジスト８を除去し，コンタクト穴９を含む絶縁体
１上に金属を形成し，電極１０となる部分を残して他の
部分を除去する。 （ｆ）図参照
【
０００４】しかしながら，上記従来例においては工程４
において第１配線パタ―ン上に形成された層間絶縁膜の
上から第２層間絶縁膜を形成しているので，第１配線パ
タ―ンの上には第１，第２層間絶縁層が２層存在し，第
２配線パタ―ンの上には第２層間絶縁膜のみが存在する
。そのため，第１，第２配線パタ―ン上で層間絶縁膜の
厚さが異なることになる。その結果，工程５においてこ
れらの層間絶縁膜の一部をＲＩＥにより除去してコンタ
クト穴を形成する際，第２配線パタ―ンは露出している
が第１配線パタ―ンはまだ露出していない状態となる。 そして第１配線パタ―ンが露出するまでＲＩＥを行うと
第２配線パタ―ンにダメ―ジを与えるという問題があっ
た。
０００４】しかしながら，上記従来例においては工程４
において第１配線パタ―ン上に形成された層間絶縁膜の
上から第２層間絶縁膜を形成しているので，第１配線パ
タ―ンの上には第１，第２層間絶縁層が２層存在し，第
２配線パタ―ンの上には第２層間絶縁膜のみが存在する
。そのため，第１，第２配線パタ―ン上で層間絶縁膜の
厚さが異なることになる。その結果，工程５においてこ
れらの層間絶縁膜の一部をＲＩＥにより除去してコンタ
クト穴を形成する際，第２配線パタ―ンは露出している
が第１配線パタ―ンはまだ露出していない状態となる。 そして第１配線パタ―ンが露出するまでＲＩＥを行うと
第２配線パタ―ンにダメ―ジを与えるという問題があっ
た。
【０００５】図３（ａ）〜（ｈ）は上記の問題を解決し
た他の従来例を示す概略製作工程を示す断面図である。 なお，この工程図において（ｃ）図に示す工程３までは
前述の従来例と同様なので図（ｄ）で示す工程４から説
明する。 工程４ 第１レジスト（ｃ図参照）を除去し，第１層間絶縁膜３
及び第２配線パタ―ン６を含む絶縁体１上に第２レジス
ト８を塗布し，マスク（図示せず）を用いてパタ―ニン
グを行い配線パタ―ン２の上の第２レジスト８を除去す
る。（ｄ）図参照 工程５ 第２レジスト８をマスクとして第１層間絶縁層３をウエ
ットエッチングにより除去する。次に第２レジスト８を
除去して第１，第２配線パタ―ン２，６を露出させる。
（ｅ）図
参照
た他の従来例を示す概略製作工程を示す断面図である。 なお，この工程図において（ｃ）図に示す工程３までは
前述の従来例と同様なので図（ｄ）で示す工程４から説
明する。 工程４ 第１レジスト（ｃ図参照）を除去し，第１層間絶縁膜３
及び第２配線パタ―ン６を含む絶縁体１上に第２レジス
ト８を塗布し，マスク（図示せず）を用いてパタ―ニン
グを行い配線パタ―ン２の上の第２レジスト８を除去す
る。（ｄ）図参照 工程５ 第２レジスト８をマスクとして第１層間絶縁層３をウエ
ットエッチングにより除去する。次に第２レジスト８を
除去して第１，第２配線パタ―ン２，６を露出させる。
（ｅ）図
参照
【０００６】工程６
第１，第２配線パタ―ン２，６を含む絶縁体１上に第２
層間絶縁膜７を形成する。
（ｆ）図参照工程７ 第２層間絶縁膜７上に第３レジスト１１を塗布し所望の
箇所の第１配線パタ―ン２，第２配線パタ―ン６の一部
にコンタクト穴９を形成する。 工程８ 第２レジスト８を除去しコンタクト穴９を含む絶縁体１
上に金属を形成し，電極１０となる部分を残して他の部
分を除去する。上記の工程によれば工程６（ｆ図）にお
いて第２層間膜７を形成するに際し，第１，第２配線パ
タ―ン２，６上には第１層間絶縁膜３がないのでこれら
の配線パタ―ン２，６上の第２層間絶縁膜は同一の厚さ
に形成される。従ってコンタクト穴９をＲＩＥにより除
去するに際し同時に配線パタ−ン２，６に達するので配
線パタ―ンへのダメ―ジを防止することができる。
層間絶縁膜７を形成する。
（ｆ）図参照工程７ 第２層間絶縁膜７上に第３レジスト１１を塗布し所望の
箇所の第１配線パタ―ン２，第２配線パタ―ン６の一部
にコンタクト穴９を形成する。 工程８ 第２レジスト８を除去しコンタクト穴９を含む絶縁体１
上に金属を形成し，電極１０となる部分を残して他の部
分を除去する。上記の工程によれば工程６（ｆ図）にお
いて第２層間膜７を形成するに際し，第１，第２配線パ
タ―ン２，６上には第１層間絶縁膜３がないのでこれら
の配線パタ―ン２，６上の第２層間絶縁膜は同一の厚さ
に形成される。従ってコンタクト穴９をＲＩＥにより除
去するに際し同時に配線パタ−ン２，６に達するので配
線パタ―ンへのダメ―ジを防止することができる。
【０００７】
【発明が解決しようとする課題】しかしながら，前記従
来の方法においては工程４〜５（ｄ，ｅ図参照）におい
て第１層間絶縁膜３をウエットエッチングにより除去す
るに際し，第２レジスト１１を用いている。その為，こ
の工程では新たなマスクが必要となるととともにフォト
工程が増加するという問題があった。
来の方法においては工程４〜５（ｄ，ｅ図参照）におい
て第１層間絶縁膜３をウエットエッチングにより除去す
るに際し，第２レジスト１１を用いている。その為，こ
の工程では新たなマスクが必要となるととともにフォト
工程が増加するという問題があった。
【０００８】本発明はこの様な点に着目して成されたも
のであり，その目的は，工程を増加させることなくダメ
―ジ等の不具合がなく良好なコンタクト穴を形成するこ
とを目的とする。
のであり，その目的は，工程を増加させることなくダメ
―ジ等の不具合がなく良好なコンタクト穴を形成するこ
とを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決する本発
明は，絶縁体上に第１配線パタ―ンが形成され，前記第
１配線パタ―ン上に絶縁された状態で第２配線パタ―ン
が形成され，更に前記第１，第２金属薄膜を覆って第２
絶縁膜が形成され，前記第１，第２金属薄膜にコンタク
ト穴を形成するコンタクト穴の形成方法において，絶縁
体上に第１配線パタ―ンを形成する工程と，前記第１配
線パタ―ンを含む絶縁体上に第１層間絶縁膜を形成する
工程と，前記第１層間絶縁膜上に導電薄膜を形成する工
程と，前記導電薄膜を含む絶縁体上にレジストを塗布す
る工程と，前記レジストをマスクとして導電薄膜をパタ
―ニングして第２配線パタ―ンを形成する工程と，同じ
く前記レジストをマスクとして前記第１層間絶縁膜を除
去する工程と，前記第２配線パタ―ン上のレジストを除
去する工程と，前記第１，第２配線パタ―ン上に第２層
間絶縁膜を形成する工程と，前記第１，第２配線パタ―
ンの所望の位置にコンタクト穴を形成する工程を含むこ
とを特徴とするものである。
明は，絶縁体上に第１配線パタ―ンが形成され，前記第
１配線パタ―ン上に絶縁された状態で第２配線パタ―ン
が形成され，更に前記第１，第２金属薄膜を覆って第２
絶縁膜が形成され，前記第１，第２金属薄膜にコンタク
ト穴を形成するコンタクト穴の形成方法において，絶縁
体上に第１配線パタ―ンを形成する工程と，前記第１配
線パタ―ンを含む絶縁体上に第１層間絶縁膜を形成する
工程と，前記第１層間絶縁膜上に導電薄膜を形成する工
程と，前記導電薄膜を含む絶縁体上にレジストを塗布す
る工程と，前記レジストをマスクとして導電薄膜をパタ
―ニングして第２配線パタ―ンを形成する工程と，同じ
く前記レジストをマスクとして前記第１層間絶縁膜を除
去する工程と，前記第２配線パタ―ン上のレジストを除
去する工程と，前記第１，第２配線パタ―ン上に第２層
間絶縁膜を形成する工程と，前記第１，第２配線パタ―
ンの所望の位置にコンタクト穴を形成する工程を含むこ
とを特徴とするものである。
【００１０】
【作用】本発明の方法によれば，第１レジストを残した
状態でウエットエッチングを行うので第２配線パタ―ン
の下の絶縁層を除くすべての部分の第１層間絶縁膜が除
去される。その結果，第２層間絶縁膜のみが第１，第２
配線パタ―ン上に形成される。
状態でウエットエッチングを行うので第２配線パタ―ン
の下の絶縁層を除くすべての部分の第１層間絶縁膜が除
去される。その結果，第２層間絶縁膜のみが第１，第２
配線パタ―ン上に形成される。
【００１１】
【実施例】図１（ａ）〜（ｇ）は本発明のコンタクト穴
形成方法の一実施例を示す概略工程断面図である。工程
に従って説明する。 工程１ なお，この工程図において（ｃ）図に示す工程３までは
前述の従来例と同様なので図（ｄ）で示す工程４から説
明する。 工程４ 第２配線パタ―ン６を形成後，第１レジスト５を付着さ
せた状態でウエットエッチングを行い，第２配線パタ―
ン６の下を残して第１層間絶縁膜３を除去し，第１配線
パタ―ン２を露出させる。
（ｄ）図参照 工程５ 第１レジスト５を除去して第２配線パタ―ン６を露出さ
せ，第１，第２配線パタ―ン２，６を含む絶縁体１上に
第２層間絶縁膜７を形成する。（ｅ）図参照工程６ 第２層間絶縁膜７上に第２レジスト８を塗布し所望の箇
所の第１配線パタ―ン，第２配線パタ―ンの一部にコン
タクト穴９を形成する。 （ｆ）図参照工程
８
形成方法の一実施例を示す概略工程断面図である。工程
に従って説明する。 工程１ なお，この工程図において（ｃ）図に示す工程３までは
前述の従来例と同様なので図（ｄ）で示す工程４から説
明する。 工程４ 第２配線パタ―ン６を形成後，第１レジスト５を付着さ
せた状態でウエットエッチングを行い，第２配線パタ―
ン６の下を残して第１層間絶縁膜３を除去し，第１配線
パタ―ン２を露出させる。
（ｄ）図参照 工程５ 第１レジスト５を除去して第２配線パタ―ン６を露出さ
せ，第１，第２配線パタ―ン２，６を含む絶縁体１上に
第２層間絶縁膜７を形成する。（ｅ）図参照工程６ 第２層間絶縁膜７上に第２レジスト８を塗布し所望の箇
所の第１配線パタ―ン，第２配線パタ―ンの一部にコン
タクト穴９を形成する。 （ｆ）図参照工程
８
【００１２】第２レジスト８を除去しコンタクト穴９を
含む絶縁体１上に金属を形成し，電極１０となる部分を
残して他の部分を除去する。
（ｇ）図参照上記の工程によれば工程５（ｅ図）におい
て第２層間絶縁膜７を形成するに際し，第１，第２配線
パタ―ン２，６上には第１層間絶縁膜３がないので第２
層間絶縁膜７は同一の厚さに形成される。従ってコンタ
クト穴９をＲＩＥにより除去するに際し同時に配線パタ
−ンに達するので電極へのダメ―ジを防止することがで
きる。なお，本発明の一実施例における絶縁体とは例え
ば半導体やセラミックス基板または層間絶縁膜等を含む
ものであり，配線パタ―ンとはＳｉ基板上に形成された
トランジスタやダイオ―ドその他の電子素子の取出し電
極のようなものも含んでいる。
含む絶縁体１上に金属を形成し，電極１０となる部分を
残して他の部分を除去する。
（ｇ）図参照上記の工程によれば工程５（ｅ図）におい
て第２層間絶縁膜７を形成するに際し，第１，第２配線
パタ―ン２，６上には第１層間絶縁膜３がないので第２
層間絶縁膜７は同一の厚さに形成される。従ってコンタ
クト穴９をＲＩＥにより除去するに際し同時に配線パタ
−ンに達するので電極へのダメ―ジを防止することがで
きる。なお，本発明の一実施例における絶縁体とは例え
ば半導体やセラミックス基板または層間絶縁膜等を含む
ものであり，配線パタ―ンとはＳｉ基板上に形成された
トランジスタやダイオ―ドその他の電子素子の取出し電
極のようなものも含んでいる。
【００１３】
【発明の効果】以上実施例とともに詳細に説明した様に
本発明によれば，工程３に引続いて第１レジスト５を残
したままウエットエッチングを行うという簡単な工程を
追加することにより，ダメ―ジ等の不具合のない良好な
コンタクト穴を形成することができる。
本発明によれば，工程３に引続いて第１レジスト５を残
したままウエットエッチングを行うという簡単な工程を
追加することにより，ダメ―ジ等の不具合のない良好な
コンタクト穴を形成することができる。
【００１４】
【図１】（ａ）〜（ｇ）は本発明のコンタクト穴の形成
方法の一実施例を示す概略工程断面図である。
方法の一実施例を示す概略工程断面図である。
【図２】（ａ）〜（ｆ）は従来のコンタクト穴の形成方
法を示す概略工程断面図である。
法を示す概略工程断面図である。
【図３】（ａ）〜（ｈ）は他の従来例を示す概略工程断
面図である。他の従来例を示す断面図である。
面図である。他の従来例を示す断面図である。
１ 絶縁体
２ 第１配線パタ―ン
３ 第１層間絶縁膜
５ 第１レジスト
６ 第２配線パタ―ン
７ 第２層間絶縁膜
８ 第２レジスト
１０ 電極
Claims (1)
- 【請求項１】 絶縁体上に第１配線パタ―ンが形成さ
れ，前記第１配線パタ―ン上に絶縁された状態で第２配
線パタ―ンが形成され，更に前記第１，第２金属薄膜を
覆って第２絶縁膜が形成され，前記第１，第２金属薄膜
にコンタクト穴を形成するコンタクト穴の形成方法にお
いて，絶縁体上に第１配線パタ―ンを形成する工程と，
前記第１配線パタ―ンを含む絶縁体上に第１層間絶縁膜
を形成する工程と，前記第１層間絶縁膜上に導電薄膜を
形成する工程と，前記導電薄膜を含む絶縁体上にレジス
トを塗布する工程と，前記レジストをマスクとして導電
薄膜をパタ―ニングして第２配線パタ―ンを形成する工
程と，同じく前記レジストをマスクとして前記第１層間
絶縁膜を除去する工程と，前記第２配線パタ―ン上のレ
ジストを除去する工程と，前記第１，第２配線パタ―ン
上に第２層間絶縁膜を形成する工程と，前記第１，第２
配線パタ―ンの所望の位置にコンタクト穴を形成する工
程，を含むことを特徴とするコンタクト穴の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2101491A JPH04287925A (ja) | 1991-02-14 | 1991-02-14 | コンタクト穴の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2101491A JPH04287925A (ja) | 1991-02-14 | 1991-02-14 | コンタクト穴の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04287925A true JPH04287925A (ja) | 1992-10-13 |
Family
ID=12043199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2101491A Pending JPH04287925A (ja) | 1991-02-14 | 1991-02-14 | コンタクト穴の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04287925A (ja) |
-
1991
- 1991-02-14 JP JP2101491A patent/JPH04287925A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04287925A (ja) | コンタクト穴の形成方法 | |
| JPH02262338A (ja) | 半導体装置の製造方法 | |
| JPH04287326A (ja) | 半導体装置およびその製造方法 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 | |
| KR910000277B1 (ko) | 반도체 장치의 제조방법 | |
| JP2827256B2 (ja) | エッチバック平坦化方法 | |
| JPH0587973B2 (ja) | ||
| KR100255156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS61222235A (ja) | 半導体装置の製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPS6334928A (ja) | スル−ホ−ルの形成方法 | |
| JPS62171194A (ja) | マトリクス配線板 | |
| JPH0391243A (ja) | 半導体装置の製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS6315457A (ja) | 半導体装置の製造方法 | |
| JPS6336547A (ja) | 半導体装置の製造方法 | |
| JPS60111441A (ja) | 半導体装置のコンタクトホ−ルの形成方法 | |
| JPH04330767A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPS60124846A (ja) | 半導体装置の製造方法 | |
| JPH0590261A (ja) | 多層配線の形成方法 | |
| JPH01207949A (ja) | 集積回路装置の電極形成法 | |
| JPS59114823A (ja) | 半導体装置の平坦化方法 | |
| KR950021076A (ko) | 반도체 소자의 콘택홀 형성방법 |