JPH04283489A - センスアンプ及び強誘電体メモリ方法 - Google Patents
センスアンプ及び強誘電体メモリ方法Info
- Publication number
- JPH04283489A JPH04283489A JP3300884A JP30088491A JPH04283489A JP H04283489 A JPH04283489 A JP H04283489A JP 3300884 A JP3300884 A JP 3300884A JP 30088491 A JP30088491 A JP 30088491A JP H04283489 A JPH04283489 A JP H04283489A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- voltage level
- bit line
- memory cell
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 11
- 239000000126 substance Substances 0.000 title 1
- 238000005070 sampling Methods 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000001066 destructive effect Effects 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 18
- 240000007320 Pinus strobus Species 0.000 description 15
- 230000010287 polarization Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 9
- 230000008859 change Effects 0.000 description 4
- 238000011084 recovery Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000032683 aging Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000012956 testing procedure Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、大略、半導体強誘電体
メモリ装置に関するものであって、更に詳細には、強誘
電体メモリセルからなるアレイ内に格納されたデータを
読出すために使用されるセンスアンプに関するものであ
る。
メモリ装置に関するものであって、更に詳細には、強誘
電体メモリセルからなるアレイ内に格納されたデータを
読出すために使用されるセンスアンプに関するものであ
る。
【０００２】
【従来の技術】例えば図１に示したメモリ装置１００の
ような殆どの従来の強誘電体メモリ装置は、各々が異な
った状態にある一対のセル１０２，１０４内に単一ビッ
トの情報を格納する。例えば、「１」ビットは、セル１
０２の強誘電体コンデンサ１３０内に「アップ」分極を
格納し且つセル１０４の強誘電体コンデンサ１３３内に
「ダウン」分極を格納することによって表わすことが可
能である。一対のセル１０２−１０４は、ワードライン
１０６をイネーブルさせ、次いで駆動ライン１０８上に
パルスを送給することにより読取られる。ビットライン
１１２−１１４の端部に設けられたセンスアンプ即ち検
知増幅器１１０が、これら２つのビットライン上の電圧
間の差を検知し、且つ交差結合された増幅器１１８を使
用してその差を増幅しデータ出力信号を発生する。
ような殆どの従来の強誘電体メモリ装置は、各々が異な
った状態にある一対のセル１０２，１０４内に単一ビッ
トの情報を格納する。例えば、「１」ビットは、セル１
０２の強誘電体コンデンサ１３０内に「アップ」分極を
格納し且つセル１０４の強誘電体コンデンサ１３３内に
「ダウン」分極を格納することによって表わすことが可
能である。一対のセル１０２−１０４は、ワードライン
１０６をイネーブルさせ、次いで駆動ライン１０８上に
パルスを送給することにより読取られる。ビットライン
１１２−１１４の端部に設けられたセンスアンプ即ち検
知増幅器１１０が、これら２つのビットライン上の電圧
間の差を検知し、且つ交差結合された増幅器１１８を使
用してその差を増幅しデータ出力信号を発生する。
【０００３】各読取り動作はセル１０２−１０４内に格
納されているデータを破壊するので、データ再生回路１
２０を使用して、そのデータをセル内に再度書込みを行
なう。より詳細には、読取り動作は、両方のセル１０２
−１０４を「０」状態とさせ、且つ対応するビットライ
ン１１２又は１１４上に高電圧（例えば、５Ｖ）信号を
印加し且つ駆動ライン１０８上に低電圧（例えば、０Ｖ
）を印加することにより、これらの２つのセルのうちの
一方に「１」状態を回復させる。
納されているデータを破壊するので、データ再生回路１
２０を使用して、そのデータをセル内に再度書込みを行
なう。より詳細には、読取り動作は、両方のセル１０２
−１０４を「０」状態とさせ、且つ対応するビットライ
ン１１２又は１１４上に高電圧（例えば、５Ｖ）信号を
印加し且つ駆動ライン１０８上に低電圧（例えば、０Ｖ
）を印加することにより、これらの２つのセルのうちの
一方に「１」状態を回復させる。
【０００４】該メモリ装置のその他の側面は、入力する
アドレス信号のうちの一部をワードライン選択信号へデ
コードするワードラインアドレスデコーダ１２２、及び
メモリ装置を動作するために必要とされる種々のクロッ
ク信号のタイミングを制御する制御回路１２４を有して
いる。
アドレス信号のうちの一部をワードライン選択信号へデ
コードするワードラインアドレスデコーダ１２２、及び
メモリ装置を動作するために必要とされる種々のクロッ
ク信号のタイミングを制御する制御回路１２４を有して
いる。
【０００５】図１に示した如く、各セル１０２は、強誘
電体コンデンサ１３０とＭＯＳアクセス制御トランジス
タ１３２とを有している。図２は、典型的な強誘電体コ
ンデンサに関連するヒステリシス曲線（分極と電界との
間の関係を示している）を図示している。当業者によっ
て理解される如く、このヒステリシス曲線は、「ソイヤ
−タワー（Ｓａｗｙｅｒ−Ｔｏｗｅｒ）」回路を使用し
て発生される。例示的な目的のために、セルが「０」状
態にある場合に、強誘電体コンデンサの分極状態は点１
４０に位置しており、且つ一方「１」状態にある場合に
は、その分極状態が図２における点１４２に位置してい
るものと定義する。
電体コンデンサ１３０とＭＯＳアクセス制御トランジス
タ１３２とを有している。図２は、典型的な強誘電体コ
ンデンサに関連するヒステリシス曲線（分極と電界との
間の関係を示している）を図示している。当業者によっ
て理解される如く、このヒステリシス曲線は、「ソイヤ
−タワー（Ｓａｗｙｅｒ−Ｔｏｗｅｒ）」回路を使用し
て発生される。例示的な目的のために、セルが「０」状
態にある場合に、強誘電体コンデンサの分極状態は点１
４０に位置しており、且つ一方「１」状態にある場合に
は、その分極状態が図２における点１４２に位置してい
るものと定義する。
【０００６】読取りパルスがセルの駆動ライン１０８上
に印加されると、そのセルが「１」状態にある場合には
、その強誘電体コンデンサの分極は、ヒステリシス曲線
の右側を時計周りに上方へ、該パルスがそのピークにあ
る場合のピーク１４４へ向かって移動し、且つ、そのパ
ルスが終了すると、強誘電体コンデンサは点１４０へ向
かって移動する。そのセルが「０」状態にある場合には
、読取りパルスが印加されると、該コンデンサの分極状
態は、ピーク１４４へ向かって移動し、次いでパルスが
終了した後に点１４０へ向かって移動する。セルの強誘
電体コンデンサの分極状態における変化は、ビットライ
ンの寄生容量との容量分割により、セルのビットライン
上に電圧変化を発生させる。
に印加されると、そのセルが「１」状態にある場合には
、その強誘電体コンデンサの分極は、ヒステリシス曲線
の右側を時計周りに上方へ、該パルスがそのピークにあ
る場合のピーク１４４へ向かって移動し、且つ、そのパ
ルスが終了すると、強誘電体コンデンサは点１４０へ向
かって移動する。そのセルが「０」状態にある場合には
、読取りパルスが印加されると、該コンデンサの分極状
態は、ピーク１４４へ向かって移動し、次いでパルスが
終了した後に点１４０へ向かって移動する。セルの強誘
電体コンデンサの分極状態における変化は、ビットライ
ンの寄生容量との容量分割により、セルのビットライン
上に電圧変化を発生させる。
【０００７】図３に示した如く、セルが「１」状態にあ
る場合には、読取りパルスは、ΔＰ１（即ち、位置１４
０と１４２との間の分極差）に比例した量だけ増加させ
るようにセルの出力電圧を発生させるべきである。セル
が「０」状態にある場合には、読取りパルスは、セルの
ビットライン電圧を全く変化させるべきではない。しか
しながら、強誘電体セルの実際の電圧特性は、図２に示
した「理想的な」ヒステリシス曲線とは異なっている。 強誘電体コンデンサが最初に点１４４から解放されると
、それは実際には経路１４６に従って点１４８へ移動し
、そこから、ある時間に亘って点１４０へ移動する。 その時間は、装置毎に異なり幾分予測不可能なものであ
るが、典型的には、１００ナノ秒と１ミリ秒との間の値
である。
る場合には、読取りパルスは、ΔＰ１（即ち、位置１４
０と１４２との間の分極差）に比例した量だけ増加させ
るようにセルの出力電圧を発生させるべきである。セル
が「０」状態にある場合には、読取りパルスは、セルの
ビットライン電圧を全く変化させるべきではない。しか
しながら、強誘電体セルの実際の電圧特性は、図２に示
した「理想的な」ヒステリシス曲線とは異なっている。 強誘電体コンデンサが最初に点１４４から解放されると
、それは実際には経路１４６に従って点１４８へ移動し
、そこから、ある時間に亘って点１４０へ移動する。 その時間は、装置毎に異なり幾分予測不可能なものであ
るが、典型的には、１００ナノ秒と１ミリ秒との間の値
である。
【０００８】この正味の結果としては、「０」状態にあ
る強誘電体セルが読取られる場合には、それは、そのセ
ルの出力が迅速に読取られる場合には（例えば、セルが
パルス動作される１０又は２０ナノ秒の時間以内）、Δ
Ｐ０（即ち、位置１４８と１４０との間の分極差）に比
例する正味の電圧出力を発生する。このことは、図１に
示した従来のメモリ装置に対し、２つのビットラインの
間の信号差が予定されたものよりも小さいものとなると
いう問題を提供する。しかしながら、２つのセル１０２
−１０４が同一の装置特性を有するものと信用できる場
合には、この問題は顕著なものではない。
る強誘電体セルが読取られる場合には、それは、そのセ
ルの出力が迅速に読取られる場合には（例えば、セルが
パルス動作される１０又は２０ナノ秒の時間以内）、Δ
Ｐ０（即ち、位置１４８と１４０との間の分極差）に比
例する正味の電圧出力を発生する。このことは、図１に
示した従来のメモリ装置に対し、２つのビットラインの
間の信号差が予定されたものよりも小さいものとなると
いう問題を提供する。しかしながら、２つのセル１０２
−１０４が同一の装置特性を有するものと信用できる場
合には、この問題は顕著なものではない。
【０００９】しかしながら、例え同一のモノリシック集
積回路上にセルが形成される場合であっても、強誘電体
セルの装置特性は著しく異なるものであることは周知で
ある。特に、セルのヒステリシス曲線の形状は時間と共
に変化し、且つセル内に格納されている時間に基づいて
幾分時間と共に変化する。従来の装置において使用され
る２つの相補的なセルは反対のデータを格納するので、
これら２つのセルは、異なった経時的変化を発生し、且
つそれらの装置特性は時間と共に益々異なったものとな
る。あるパーセントのセル対においては、一方のセルの
ΔＰ０に対応する電圧は他方のセルのΔＰ１（即ち、位
置１４８と１４２との間の分極差）に対応する電圧と等
しいか又は超えており、その際にセンスアンプをして格
納データを誤って読取らせることとなる。この問題は、
特に深刻である。なぜならば、それは、典型的に、例え
ば１年等のようなある期間の間そのメモリ装置を動作し
た後に表われるものであって、装置のテスト手順を使用
することによって回避することが困難なものだからであ
る。この問題は解決困難なものでもある。なぜならば、
それは、充分に高い発生率を有する統計的現象であり、
例えば、装置当たり数千個のビットを有する信頼性のあ
る高密度のメモリ装置を製造することを事実上不可能な
ものとしている（しかしながら、このようなセルを製造
するために使用される材料における将来の改良がこれら
の問題を緩和させる可能性はある）。要するに、例えば
、図１に示したような従来の強誘電体メモリ装置は、各
ビットのデータを格納するために使用される２つのセル
が異なった経時的変化を行ない且つ異なったヒステリシ
ス曲線を有しており、データの検知を信頼性のないもの
とする問題を有している。「０」状態にある１つのセル
による電圧出力が、実際に、「１」状態にある別のセル
による電圧出力を超える場合がある。更に、従来の装置
は、単一ビットのデータを格納するために２個のセルを
使用しており、そのことは空間効率が良いものではない
。
積回路上にセルが形成される場合であっても、強誘電体
セルの装置特性は著しく異なるものであることは周知で
ある。特に、セルのヒステリシス曲線の形状は時間と共
に変化し、且つセル内に格納されている時間に基づいて
幾分時間と共に変化する。従来の装置において使用され
る２つの相補的なセルは反対のデータを格納するので、
これら２つのセルは、異なった経時的変化を発生し、且
つそれらの装置特性は時間と共に益々異なったものとな
る。あるパーセントのセル対においては、一方のセルの
ΔＰ０に対応する電圧は他方のセルのΔＰ１（即ち、位
置１４８と１４２との間の分極差）に対応する電圧と等
しいか又は超えており、その際にセンスアンプをして格
納データを誤って読取らせることとなる。この問題は、
特に深刻である。なぜならば、それは、典型的に、例え
ば１年等のようなある期間の間そのメモリ装置を動作し
た後に表われるものであって、装置のテスト手順を使用
することによって回避することが困難なものだからであ
る。この問題は解決困難なものでもある。なぜならば、
それは、充分に高い発生率を有する統計的現象であり、
例えば、装置当たり数千個のビットを有する信頼性のあ
る高密度のメモリ装置を製造することを事実上不可能な
ものとしている（しかしながら、このようなセルを製造
するために使用される材料における将来の改良がこれら
の問題を緩和させる可能性はある）。要するに、例えば
、図１に示したような従来の強誘電体メモリ装置は、各
ビットのデータを格納するために使用される２つのセル
が異なった経時的変化を行ない且つ異なったヒステリシ
ス曲線を有しており、データの検知を信頼性のないもの
とする問題を有している。「０」状態にある１つのセル
による電圧出力が、実際に、「１」状態にある別のセル
による電圧出力を超える場合がある。更に、従来の装置
は、単一ビットのデータを格納するために２個のセルを
使用しており、そのことは空間効率が良いものではない
。
【００１０】
【課題を解決するための手段】本発明は、（１）各セル
のデータ状態を検知するために自己基準電圧比較構成を
有する単一セルを使用し、且つ（２）ΔＰ０減衰問題の
影響を最小とさせるためにセルの読取りのために使用さ
れる信号のタイミングを制御することにより、二重セル
強誘電体メモリ装置に関連する問題を解消している。更
に、２つのセルではなく各ビットのデータに対して単一
のセルを使用することにより、メモリ密度が２倍改善さ
れている。
のデータ状態を検知するために自己基準電圧比較構成を
有する単一セルを使用し、且つ（２）ΔＰ０減衰問題の
影響を最小とさせるためにセルの読取りのために使用さ
れる信号のタイミングを制御することにより、二重セル
強誘電体メモリ装置に関連する問題を解消している。更
に、２つのセルではなく各ビットのデータに対して単一
のセルを使用することにより、メモリ密度が２倍改善さ
れている。
【００１１】より詳細には、本発明に基づく強誘電体メ
モリ装置は、各セルを２度読取りを行ない、各々の場合
に発生される出力電圧を別々にサンプリングする。最初
の読取りは破壊的な読取りであるので、２番目の読取り
動作は、常に、そのセルをその「０」状態において読取
る。次いで、２つのサンプルされた出力が比較され、且
つ最初の読取りが少なくともスレッシュホールドの量（
例えば、ΔＰ０に対応する電圧を超えて）だけ２番目の
より読取りを超える場合には、「１」出力値が発生され
る。そうでない場合には、「０」が出力値である。
モリ装置は、各セルを２度読取りを行ない、各々の場合
に発生される出力電圧を別々にサンプリングする。最初
の読取りは破壊的な読取りであるので、２番目の読取り
動作は、常に、そのセルをその「０」状態において読取
る。次いで、２つのサンプルされた出力が比較され、且
つ最初の読取りが少なくともスレッシュホールドの量（
例えば、ΔＰ０に対応する電圧を超えて）だけ２番目の
より読取りを超える場合には、「１」出力値が発生され
る。そうでない場合には、「０」が出力値である。
【００１２】本発明の第二の側面は、メモリセルのスト
ローブ動作とその出力のサンプリング動作との間の時間
遅延が、そのセルが読取られる２番目の場合よりもその
セルが読取られる最初の場合を一層長いものとすること
である。このように、セルが「０」ビットを格納してい
る場合には、最初の読取りは、それが遅延されなかった
場合におけるよりもより小さな出力電圧を発生し、その
ことは、「０」ビット値が適切にセンス即ち検知される
ことを確保することに貢献する。セルが「１」ビットを
格納している場合には、ΔＰ１に対応するビットライン
電圧は２番目の読取りからの基準電圧を超えるものであ
り、従って「１」ビットの読取りは、このタイミング方
法によって悪影響を受けることはない。
ローブ動作とその出力のサンプリング動作との間の時間
遅延が、そのセルが読取られる２番目の場合よりもその
セルが読取られる最初の場合を一層長いものとすること
である。このように、セルが「０」ビットを格納してい
る場合には、最初の読取りは、それが遅延されなかった
場合におけるよりもより小さな出力電圧を発生し、その
ことは、「０」ビット値が適切にセンス即ち検知される
ことを確保することに貢献する。セルが「１」ビットを
格納している場合には、ΔＰ１に対応するビットライン
電圧は２番目の読取りからの基準電圧を超えるものであ
り、従って「１」ビットの読取りは、このタイミング方
法によって悪影響を受けることはない。
【００１３】更に、ΔＰ０に対応する電圧の可変性に基
づいて、従来のメモリ装置においては「１」ビットの読
取りは問題であるが、本発明の自己基準型構成を使用す
ることにより、「１」ビットの読取りは非常に信頼性が
ある。
づいて、従来のメモリ装置においては「１」ビットの読
取りは問題であるが、本発明の自己基準型構成を使用す
ることにより、「１」ビットの読取りは非常に信頼性が
ある。
【００１４】
【実施例】図４を参照すると、本発明に基づいて構成さ
れた強誘電体メモリ装置２００が示されている。このメ
モリ装置は、強誘電体メモリセル２０２からなるアレイ
を有しており、各セルは、基本的に、従来装置における
セル１０２と同一であるが、１ビットのデータを格納す
るために単に１個のセルが必要とされるに過ぎない点が
異なっている。ワードライン２０６をイネーブルさせる
ことによりメモリセル２０２がアクセスのために選択さ
れ、次いで、駆動ライン２０８上にパルス乃至はストロ
ーブ信号を送給することにより読取りが行なわれる。
れた強誘電体メモリ装置２００が示されている。このメ
モリ装置は、強誘電体メモリセル２０２からなるアレイ
を有しており、各セルは、基本的に、従来装置における
セル１０２と同一であるが、１ビットのデータを格納す
るために単に１個のセルが必要とされるに過ぎない点が
異なっている。ワードライン２０６をイネーブルさせる
ことによりメモリセル２０２がアクセスのために選択さ
れ、次いで、駆動ライン２０８上にパルス乃至はストロ
ーブ信号を送給することにより読取りが行なわれる。
【００１５】図４及び５を参照すると、各ビットライン
２１２の端部にセンスアンプ即ち検知増幅器２１０が設
けられている。センスアンプ２１０は、第一及び第二サ
ンプル・ホールド回路２２０及び２２２を有しており、
その各々は、それ自身の入力制御トランジスタ２２４，
２２６及びそれ自身の出力ゲート用トランジスタ２３０
及び２３２を有している。これら２つのサンプル・ホー
ルド回路２２０−２２２からの出力は、ゲート用トラン
ジスタ２３０−２３２によって、交差結合された差動増
幅器２３８の入力端へ結合され、該差動増幅器はデータ
出力信号を発生する。セルアクセス動作間においてビッ
トラインを接地させるための別のトランジスタ２２８も
設けられている。
２１２の端部にセンスアンプ即ち検知増幅器２１０が設
けられている。センスアンプ２１０は、第一及び第二サ
ンプル・ホールド回路２２０及び２２２を有しており、
その各々は、それ自身の入力制御トランジスタ２２４，
２２６及びそれ自身の出力ゲート用トランジスタ２３０
及び２３２を有している。これら２つのサンプル・ホー
ルド回路２２０−２２２からの出力は、ゲート用トラン
ジスタ２３０−２３２によって、交差結合された差動増
幅器２３８の入力端へ結合され、該差動増幅器はデータ
出力信号を発生する。セルアクセス動作間においてビッ
トラインを接地させるための別のトランジスタ２２８も
設けられている。
【００１６】図１の従来の強誘電体メモリ装置における
如く、セルからデータを読取りその際に破壊された後に
データを再びセル２０２内に書込むために使用されるデ
ータ再生回路２４０が設けられており、且つワードライ
ンアドレスデコーダ２４２は、入力されるアドレス信号
の一部をワードライン選択信号へデコードするために設
けられている。更に、制御回路２４４が設けられており
、それは、好適実施例のセンスアンプ２１０及びメモリ
アレイ２００を動作するために必要とされる、本明細書
においては、ＤＡＴＡ ＳＴＲＯＢＥ，Ｓ１，Ｓ２，
Ｓ３，ＴＸ ＣＬＫ，ＳＡ ＣＬＫ等の一連のタイ
ム信号を発生する。
如く、セルからデータを読取りその際に破壊された後に
データを再びセル２０２内に書込むために使用されるデ
ータ再生回路２４０が設けられており、且つワードライ
ンアドレスデコーダ２４２は、入力されるアドレス信号
の一部をワードライン選択信号へデコードするために設
けられている。更に、制御回路２４４が設けられており
、それは、好適実施例のセンスアンプ２１０及びメモリ
アレイ２００を動作するために必要とされる、本明細書
においては、ＤＡＴＡ ＳＴＲＯＢＥ，Ｓ１，Ｓ２，
Ｓ３，ＴＸ ＣＬＫ，ＳＡ ＣＬＫ等の一連のタイ
ム信号を発生する。
【００１７】図５，６及び８を参照すると、センスアン
プ２１０は、以下の如くにして、選択されたセル２０２
内に格納されているデータを検知する。最初に、アドレ
スデコーダ２４２が、ワードライン２０６のうちの１つ
の上にワードライン信号を発生し、その際に各ビットラ
イン２１２上において１つのメモリセルを選択する。正
向パルスである最初のＤＡＴＡ ＳＴＲＯＢＥが駆動
ライン２０８上に印加される。これにより、ビットライ
ン２１２上に電圧信号が与えられ、それは、選択された
メモリセル２０２内に格納されているデータを表わして
いる。この電圧は、イネーブル信号Ｓ１によりサンプル
され、該イネーブル信号はトランジスタ２２４を閉じ且
つ第一サンプル・ホールド回路２２０をしてビットライ
ン上の電圧をサンプルし且つ保持させる。次いで、Ｓ３
が印加されて、ビットライン２１２を既知の電圧（好適
実施例においては接地電位）へ復帰させ、その際に該セ
ルの最初のパルス動作からの電荷を取除く。
プ２１０は、以下の如くにして、選択されたセル２０２
内に格納されているデータを検知する。最初に、アドレ
スデコーダ２４２が、ワードライン２０６のうちの１つ
の上にワードライン信号を発生し、その際に各ビットラ
イン２１２上において１つのメモリセルを選択する。正
向パルスである最初のＤＡＴＡ ＳＴＲＯＢＥが駆動
ライン２０８上に印加される。これにより、ビットライ
ン２１２上に電圧信号が与えられ、それは、選択された
メモリセル２０２内に格納されているデータを表わして
いる。この電圧は、イネーブル信号Ｓ１によりサンプル
され、該イネーブル信号はトランジスタ２２４を閉じ且
つ第一サンプル・ホールド回路２２０をしてビットライ
ン上の電圧をサンプルし且つ保持させる。次いで、Ｓ３
が印加されて、ビットライン２１２を既知の電圧（好適
実施例においては接地電位）へ復帰させ、その際に該セ
ルの最初のパルス動作からの電荷を取除く。
【００１８】次いで、２番目のＤＡＴＡ ＳＴＲＯＢ
Ｅを駆動ライン２０８上に印加する。これにより、基準
電圧信号がビットライン２１２上に与えられ、それは、
選択されたメモリセル２０２に関連する電圧を表わして
いる。この電圧は、イネーブル信号Ｓ２によってサンプ
ルされ、該信号は、トランジスタ２２６を閉じ且つ第二
サンプル・ホールド回路２２２をしてビットライン上の
電圧をサンプルし且つ保持させる。
Ｅを駆動ライン２０８上に印加する。これにより、基準
電圧信号がビットライン２１２上に与えられ、それは、
選択されたメモリセル２０２に関連する電圧を表わして
いる。この電圧は、イネーブル信号Ｓ２によってサンプ
ルされ、該信号は、トランジスタ２２６を閉じ且つ第二
サンプル・ホールド回路２２２をしてビットライン上の
電圧をサンプルし且つ保持させる。
【００１９】これら２つの電圧信号がサンプル・ホール
ド回路２２０及び２２２内に格納された後に、ＴＸ
ＣＬＫがイネーブルされて、これらの電圧値を差動増幅
器２３８へ通過させる。ＴＸ ＣＬＫがイネーブルさ
れたすぐ後に、センス増幅器クロックをＳＡ ＣＬＫ
がイネーブルされ、それにより、該増幅器がライン２５
０及び２５２上の電圧差を増幅し、選択されたセル内に
格納されていたデータを表わす出力信号を発生する。次
いで、増幅器２３８がその作業を終了した後にＲＥＧＥ
Ｎ ＣＬＫがイネーブルされ、データ再生回路２４０
をイネーブルして読取ったデータ値を選択したメモリセ
ル内に再度書込む。最後に、Ｓ３の２度目の印加が行な
われ、次のメモリアクセスサイクルの準備としてビット
ライン２１２を既知の電圧（好適実施例においては接地
電位）へ復帰させる。
ド回路２２０及び２２２内に格納された後に、ＴＸ
ＣＬＫがイネーブルされて、これらの電圧値を差動増幅
器２３８へ通過させる。ＴＸ ＣＬＫがイネーブルさ
れたすぐ後に、センス増幅器クロックをＳＡ ＣＬＫ
がイネーブルされ、それにより、該増幅器がライン２５
０及び２５２上の電圧差を増幅し、選択されたセル内に
格納されていたデータを表わす出力信号を発生する。次
いで、増幅器２３８がその作業を終了した後にＲＥＧＥ
Ｎ ＣＬＫがイネーブルされ、データ再生回路２４０
をイネーブルして読取ったデータ値を選択したメモリセ
ル内に再度書込む。最後に、Ｓ３の２度目の印加が行な
われ、次のメモリアクセスサイクルの準備としてビット
ライン２１２を既知の電圧（好適実施例においては接地
電位）へ復帰させる。
【００２０】増幅器２３８は、より適切には、比較器と
して説明されるものであり、それは、ライン２５０上の
電圧（即ち、選択したメモリセルの最初のストローブ動
作により発生される電圧）がライン２５２上の電圧（即
ち、選択したメモリセルの２番目のストローブ動作によ
り発生される基準電圧）を少なくともスレッシュホール
ド値だけ超えている場合に、高電圧を発生する。より詳
細には、増幅器２３８は、「０」ビットを格納するセル
用のサンプル・ホールド回路２２０内に保持されている
電圧が誤って「１」ビットとして読取られることがない
ようにバイアスされている。当業者により理解される如
く、このようなバイアス即ち不均衡状態は、小さなバイ
アス用電圧、センスアンプの一側部における小型のコン
デンサ、又は増幅器の両側に異なった寸法のトランジス
タを使用することによる何れかによって発生させること
が可能である。この増幅器２３８の好適実施例を図７に
示してある。この回路における「バイアス用コンデンサ
」は、増幅器の基準側へ予め定めた量の電荷を付加し、
「０」が「１」として読取られることがないことを確保
するために所要のスレッシュホールドに近似させている
。
して説明されるものであり、それは、ライン２５０上の
電圧（即ち、選択したメモリセルの最初のストローブ動
作により発生される電圧）がライン２５２上の電圧（即
ち、選択したメモリセルの２番目のストローブ動作によ
り発生される基準電圧）を少なくともスレッシュホール
ド値だけ超えている場合に、高電圧を発生する。より詳
細には、増幅器２３８は、「０」ビットを格納するセル
用のサンプル・ホールド回路２２０内に保持されている
電圧が誤って「１」ビットとして読取られることがない
ようにバイアスされている。当業者により理解される如
く、このようなバイアス即ち不均衡状態は、小さなバイ
アス用電圧、センスアンプの一側部における小型のコン
デンサ、又は増幅器の両側に異なった寸法のトランジス
タを使用することによる何れかによって発生させること
が可能である。この増幅器２３８の好適実施例を図７に
示してある。この回路における「バイアス用コンデンサ
」は、増幅器の基準側へ予め定めた量の電荷を付加し、
「０」が「１」として読取られることがないことを確保
するために所要のスレッシュホールドに近似させている
。
【００２１】図２を参照すると、「０」ビットを格納す
るセルが最初に読取られる場合に、第一サンプル・ホー
ルド回路２２０内にかなり大きな電圧（ΔＰ０を表わす
）が格納される場合があることを理解することが可能で
ある。メモリセルの２番目のストローブ動作は、典型的
に、セル内の強誘電体コンデンサの電圧がヒステリシス
曲線における点１４０へ復帰するかなり前に発生する。 従って、強誘電体コンデンサがヒステリシス曲線におけ
る位置１４８からどれ程迅速に復帰するかということ及
びセルをストローブし且つその出力をサンプルするため
に使用される種々の制御信号の相対的なタイミングに依
存して、セルの２番目のストローブ動作期間中に発生さ
れる基準電圧（ΔＰ０に対応）は、セルの最初のストロ
ーブ動作期間中に発生される電圧よりも小さいものであ
る場合がある。その結果、「０」ビットを読取る場合に
、これら２つの格納電圧の直接的でバイアスされていな
い電圧比較の場合には誤った動作を行なう蓋然性がかな
り強いものである。
るセルが最初に読取られる場合に、第一サンプル・ホー
ルド回路２２０内にかなり大きな電圧（ΔＰ０を表わす
）が格納される場合があることを理解することが可能で
ある。メモリセルの２番目のストローブ動作は、典型的
に、セル内の強誘電体コンデンサの電圧がヒステリシス
曲線における点１４０へ復帰するかなり前に発生する。 従って、強誘電体コンデンサがヒステリシス曲線におけ
る位置１４８からどれ程迅速に復帰するかということ及
びセルをストローブし且つその出力をサンプルするため
に使用される種々の制御信号の相対的なタイミングに依
存して、セルの２番目のストローブ動作期間中に発生さ
れる基準電圧（ΔＰ０に対応）は、セルの最初のストロ
ーブ動作期間中に発生される電圧よりも小さいものであ
る場合がある。その結果、「０」ビットを読取る場合に
、これら２つの格納電圧の直接的でバイアスされていな
い電圧比較の場合には誤った動作を行なう蓋然性がかな
り強いものである。
【００２２】本発明は、このような問題を解決するため
に２つの技術を使用している。最初に、上述した如く、
増幅器２３８が「１」データ出力値を発生するように、
ビットラインの最初のサンプル動作からのライン２５０
上の電圧がライン２５２上の基準電圧よりも少なくとも
予め定めたマージンだけ超えるように増幅器２３８がバ
イアスされ即ち不均衡状態とされている。従って、「０
」ビットを格納するセル用のサンプル・ホールド回路２
２０内に保持されている電圧は、誤って「１」ビットと
して読取られることはない。
に２つの技術を使用している。最初に、上述した如く、
増幅器２３８が「１」データ出力値を発生するように、
ビットラインの最初のサンプル動作からのライン２５０
上の電圧がライン２５２上の基準電圧よりも少なくとも
予め定めたマージンだけ超えるように増幅器２３８がバ
イアスされ即ち不均衡状態とされている。従って、「０
」ビットを格納するセル用のサンプル・ホールド回路２
２０内に保持されている電圧は、誤って「１」ビットと
して読取られることはない。
【００２３】図６のタイミング線図を参照すると、「０
」ビットを保持するセルの誤った読取りの可能性を更に
減少させるために、好適実施例においては２番目の技術
が使用されている。特に、最初のデータストローブ信号
とビットラインの最初のサンプリングとの間の経過時間
ΔＴ１は、２番目のデータストローブ信号とビットライ
ンの２番目のサンプル動作との間の経過時間ΔＴ２より
もかなり長くされている。図２のヒステリシス曲線を見
ると、ΔＴ２と相対的にΔＴ１を長くすることにより、
最初のサンプル及び保持に対する電圧（ΔＰ０を表わし
ている）が減少され、且つ２番目のサンプル及び保持に
対する電圧（ΔＰ０基準）が増加されることを理解する
ことが可能である。メモリ装置のアクセス時間を可及的
に高速なものとするために、ΔＴ２は、典型的には、可
及的に短いものとする。従って、ΔＴ１の選択は、高速
のアクセス時間とすることと「０」が「１」として読取
られることがないことを確保することとの間の妥協であ
る。
」ビットを保持するセルの誤った読取りの可能性を更に
減少させるために、好適実施例においては２番目の技術
が使用されている。特に、最初のデータストローブ信号
とビットラインの最初のサンプリングとの間の経過時間
ΔＴ１は、２番目のデータストローブ信号とビットライ
ンの２番目のサンプル動作との間の経過時間ΔＴ２より
もかなり長くされている。図２のヒステリシス曲線を見
ると、ΔＴ２と相対的にΔＴ１を長くすることにより、
最初のサンプル及び保持に対する電圧（ΔＰ０を表わし
ている）が減少され、且つ２番目のサンプル及び保持に
対する電圧（ΔＰ０基準）が増加されることを理解する
ことが可能である。メモリ装置のアクセス時間を可及的
に高速なものとするために、ΔＴ２は、典型的には、可
及的に短いものとする。従って、ΔＴ１の選択は、高速
のアクセス時間とすることと「０」が「１」として読取
られることがないことを確保することとの間の妥協であ
る。
【００２４】ΔＴ３は、データストローブ間の時間遅延
を表わしている。ΔＴ２と比較してΔＴ３を長くするこ
とにより、基準電圧は増加され、そのことは、２つのサ
ンプルされた電圧をエラーを発生することがない態様で
容易に比較することを可能とする。しかしながら、殆ど
の具体例においては、ビットラインの最初のサンプリン
グが行なわれるとすぐに２番目のデータストローブが発
生され、ΔＴ３はΔＴ１よりも僅かに長いものとするこ
とが予測される。
を表わしている。ΔＴ２と比較してΔＴ３を長くするこ
とにより、基準電圧は増加され、そのことは、２つのサ
ンプルされた電圧をエラーを発生することがない態様で
容易に比較することを可能とする。しかしながら、殆ど
の具体例においては、ビットラインの最初のサンプリン
グが行なわれるとすぐに２番目のデータストローブが発
生され、ΔＴ３はΔＴ１よりも僅かに長いものとするこ
とが予測される。
【００２５】尚、ΔＴ１，ΔＴ２，ΔＴ３の相対的な値
を設定する好適な態様は、１０×ΔＴ２＞ΔＴ１＞２×
ΔＴ２（即ち、ΔＴ１が、好適には、ΔＴ２の２倍と１
０倍との間の長さである）とすることである。実際上、
特に高速アクセス時間に対する必要性から、ΔＴ１は、
大略、ΔＴ２の３倍と５倍の間の長さである。
を設定する好適な態様は、１０×ΔＴ２＞ΔＴ１＞２×
ΔＴ２（即ち、ΔＴ１が、好適には、ΔＴ２の２倍と１
０倍との間の長さである）とすることである。実際上、
特に高速アクセス時間に対する必要性から、ΔＴ１は、
大略、ΔＴ２の３倍と５倍の間の長さである。
【００２６】上述した好適実施例においては、各セル読
取りサイクルは、セルを２つの上方へ向かうパルス（図
６におけるデータストローブ信号を参照）でストローブ
することを必要とする。図９（Ａ）及び（Ｂ）を参照す
ると、別の実施例においては、強誘電体セルを、最初に
アップパルスでストローブし、次いでダウンパルスでス
トローブする。この別の実施例においては、上述したセ
ル及びその他の回路は不変であるが、以下に説明する如
くセンスアンプのみが多少変更されている。
取りサイクルは、セルを２つの上方へ向かうパルス（図
６におけるデータストローブ信号を参照）でストローブ
することを必要とする。図９（Ａ）及び（Ｂ）を参照す
ると、別の実施例においては、強誘電体セルを、最初に
アップパルスでストローブし、次いでダウンパルスでス
トローブする。この別の実施例においては、上述したセ
ル及びその他の回路は不変であるが、以下に説明する如
くセンスアンプのみが多少変更されている。
【００２７】読取られるセルが、「０」を格納している
場合には、２つのデータストローブパルスに対するセル
の反応は図９（Ａ）に示した如くである。最初のパルス
は、セル内の強誘電体コンデンサの分極を発生させて位
置Ａから位置Ｂへ移動させ、次いである時間に亘って位
置Ａへ向かって減衰する。これは、電圧（Ｃ）−電圧（
Ａ）に等しいビットライン上に小さな正の電圧を発生す
る。
場合には、２つのデータストローブパルスに対するセル
の反応は図９（Ａ）に示した如くである。最初のパルス
は、セル内の強誘電体コンデンサの分極を発生させて位
置Ａから位置Ｂへ移動させ、次いである時間に亘って位
置Ａへ向かって減衰する。これは、電圧（Ｃ）−電圧（
Ａ）に等しいビットライン上に小さな正の電圧を発生す
る。
【００２８】この電圧は、位置Ｃ（その正確な位置は最
初のパルスの後どれ程長い間待機するかに依存する）に
対応しており、図５のサンプル・ホールド回路２２０内
にサンプルされ且つ保持される。２番目のパルスは、セ
ル内の強誘電体コンデンサの分極を発生して、位置Ｃか
ら位置Ｄへ移動させ、ビットライン上に一層大きな負の
電圧（電圧（Ｄ）−電圧（Ｃ）に等しい）を発生し、そ
れはサンプル・ホールド回路２２２内に格納される。
初のパルスの後どれ程長い間待機するかに依存する）に
対応しており、図５のサンプル・ホールド回路２２０内
にサンプルされ且つ保持される。２番目のパルスは、セ
ル内の強誘電体コンデンサの分極を発生して、位置Ｃか
ら位置Ｄへ移動させ、ビットライン上に一層大きな負の
電圧（電圧（Ｄ）−電圧（Ｃ）に等しい）を発生し、そ
れはサンプル・ホールド回路２２２内に格納される。
【００２９】読取られるセルが「１」を格納している場
合には、２つのデータストローブパルスに対するセルの
反応は図９（Ｂ）に示してある。最初のパルスは、セル
内の強誘電体コンデンサの分極を発生して、位置Ａ′か
ら位置Ｂ′へ移動させ、次いで位置Ｃ′へ減衰させる。 これにより、ビットライン上に電圧（Ｃ′）−電圧（Ａ
′）の正電圧を発生し、それは図５のサンプル・ホール
ド回路２２０内にサンプルされ且つ保持される。この２
番目のパルスはセル内の強誘電体コンデンサの分極を発
生し、位置Ｃ′から位置Ｄ′へ移動させ、ビットライン
上に負電圧（電圧（Ｄ′）−電圧（Ｃ′）に等しい）を
発生し、それはサンプル・ホールド回路２２２内に格納
される。
合には、２つのデータストローブパルスに対するセルの
反応は図９（Ｂ）に示してある。最初のパルスは、セル
内の強誘電体コンデンサの分極を発生して、位置Ａ′か
ら位置Ｂ′へ移動させ、次いで位置Ｃ′へ減衰させる。 これにより、ビットライン上に電圧（Ｃ′）−電圧（Ａ
′）の正電圧を発生し、それは図５のサンプル・ホール
ド回路２２０内にサンプルされ且つ保持される。この２
番目のパルスはセル内の強誘電体コンデンサの分極を発
生し、位置Ｃ′から位置Ｄ′へ移動させ、ビットライン
上に負電圧（電圧（Ｄ′）−電圧（Ｃ′）に等しい）を
発生し、それはサンプル・ホールド回路２２２内に格納
される。
【００３０】この別の実施例においては、比較器２３８
が、最初に、サンプル・ホールド回路２２０及び２２２
内に格納されている２つの電圧信号を加算し、次いでそ
の結果得られる電圧を小さな負の基準電圧と比較する。 結合したサンプル・ホールド信号が基準電圧よりも一層
負の電圧を発生する場合には、そのセルは「０」ビット
として読取られ、そうでない場合には、そのセルは「１
」ビットとして読取られる。注意すべきことであるが、
比較器２３８は、第一サンプル・ホールド回路２２０の
内容を第二サンプル・ホールド回路２２２の内容と比較
するものであるが、この実施例においては、その比較形
態は以下の如くである。即ち、「第一サンプル・ホール
ド回路２２０内の電圧の大きさは、第二サンプル・ホー
ルド回路２２２内の電圧の大きさよりも著しく小さいも
のであるか（即ち、それは、少なくとも予め定めたスレ
ッシュホールドの量だけ小さいか）？」というものであ
る。そうであれば、そのセルは、「０」を格納しており
、そうでない場合には、そのセルは「１」を格納してい
る。
が、最初に、サンプル・ホールド回路２２０及び２２２
内に格納されている２つの電圧信号を加算し、次いでそ
の結果得られる電圧を小さな負の基準電圧と比較する。 結合したサンプル・ホールド信号が基準電圧よりも一層
負の電圧を発生する場合には、そのセルは「０」ビット
として読取られ、そうでない場合には、そのセルは「１
」ビットとして読取られる。注意すべきことであるが、
比較器２３８は、第一サンプル・ホールド回路２２０の
内容を第二サンプル・ホールド回路２２２の内容と比較
するものであるが、この実施例においては、その比較形
態は以下の如くである。即ち、「第一サンプル・ホール
ド回路２２０内の電圧の大きさは、第二サンプル・ホー
ルド回路２２２内の電圧の大きさよりも著しく小さいも
のであるか（即ち、それは、少なくとも予め定めたスレ
ッシュホールドの量だけ小さいか）？」というものであ
る。そうであれば、そのセルは、「０」を格納しており
、そうでない場合には、そのセルは「１」を格納してい
る。
【００３１】この別の実施例は、そのセルが「０」又は
「１」の何れの値を格納しているかということに拘らず
、各及び全ての読取りサイクルがヒステリシスループ全
体の周りを移行し、従ってメモリセルの一層一様な取扱
いとなるという利点を有している。更に、上述した時間
遅延ΔＴ１，ΔＴ２，ΔＴ３をより短くすることが可能
である。なぜならば、この別の実施例を使用した場合に
は、「０」と「１」の間を区別するのがより簡単だから
である。
「１」の何れの値を格納しているかということに拘らず
、各及び全ての読取りサイクルがヒステリシスループ全
体の周りを移行し、従ってメモリセルの一層一様な取扱
いとなるという利点を有している。更に、上述した時間
遅延ΔＴ１，ΔＴ２，ΔＴ３をより短くすることが可能
である。なぜならば、この別の実施例を使用した場合に
は、「０」と「１」の間を区別するのがより簡単だから
である。
【００３２】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに、種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに、種々の変形が可能であることは勿論であ
る。
【図１】 センスアンプを有する強誘電体メモリセル
からなる従来のアレイを示したブロック図。
からなる従来のアレイを示したブロック図。
【図２】 強誘電体メモリセルに対するヒステリシス
ループ特性を示したグラフ図。
ループ特性を示したグラフ図。
【図３】 実際の強誘電体メモリセルを読取る場合に
発生される出力電圧と理想的な強誘電体メモリセルを読
取る場合に発生される出力電圧とを比較した説明図。
発生される出力電圧と理想的な強誘電体メモリセルを読
取る場合に発生される出力電圧とを比較した説明図。
【図４】 本発明の一実施例に基づいて構成されたセ
ンスアンプを有する強誘電体メモリセルからなるアレイ
を示したブロック図。
ンスアンプを有する強誘電体メモリセルからなるアレイ
を示したブロック図。
【図５】 本発明に基づくセンスアンプを示したブロ
ック図。
ック図。
【図６】 図５に示したセンスアンプの使用に関連し
たタイミング線図。
たタイミング線図。
【図７】 図５のセンスアンプにおいて使用可能な増
幅器の好適実施例を示した概略図。
幅器の好適実施例を示した概略図。
【図８】 本発明の方法の好適実施例を示したフロー
チャート図。
チャート図。
【図９】 （Ａ）及び（Ｂ）は本発明の別の実施例に
関連するヒステリシスループを示した各グラフ図。
関連するヒステリシスループを示した各グラフ図。
２００ 強誘電体メモリ装置
２０２ メモリセル
２０６ ワードライン
２０８ 駆動ライン
２１０ センスアンプ
２１２ ビットライン
２２０，２２２ 第一及び第二サンプル・ホールド回
路２２４，２２６ 入力制御トランジスタ２３０，２
３２ 出力ゲート用トランジスタ２３８ 交差結合
型差動増幅器 ２４０ データ再生回路 ２４２ ワードラインアドレスデコーダ２４４ 制
御回路
路２２４，２２６ 入力制御トランジスタ２３０，２
３２ 出力ゲート用トランジスタ２３８ 交差結合
型差動増幅器 ２４０ データ再生回路 ２４２ ワードラインアドレスデコーダ２４４ 制
御回路
Claims (11)
- 【請求項１】 強誘電体ランダムアクセスメモリにお
いて、少なくとも１列の強誘電体メモリセルが設けられ
ており、各列のメモリセルは個別的なビットラインへ結
合されており、各メモリセルは前記列内の唯１つのメモ
リセルが１度に前記ビットラインへ結合されるようにア
クセス制御トランジスタにより前記対応するビットライ
ンへ選択的に結合され、前記メモリセルからなるアレイ
へ結合されており最初に前記少なくとも１列のメモリセ
ル内の選択したメモリセルをストローブし次いで２度目
に前記同一の選択したメモリセルをストローブする前の
予め定めた期間の間待機する制御手段が設けられており
、前記選択したメモリセルの前記各ストローブ動作によ
り前記選択したメモリセルへ結合されているビットライ
ン上に電圧信号を発生し、前記ビットライン及び制御手
段へ結合してセンスアンプが設けられており、前記セン
スアンプは、前記選択したメモリセルの前記最初のスト
ローブ動作から得られる前記ビットライン上のデータ電
圧レベルをサンプルし且つ保持する第一サンプル・ホー
ルド回路と、前記選択したメモリセルの前記２番目のス
トローブ動作から得られる前記ビットライン上の基準電
圧レベルをサンプルし且つホールドする第二サンプル・
ホールド回路と、前記第一サンプル・ホールド回路内に
格納された前記データ電圧レベルと前記第二サンプル・
ホールド回路内に格納された前記基準電圧レベルとを比
較し且つその比較に基づいて出力ビット値を発生する差
動増幅器とを有することを特徴とする、強誘電体ランダ
ムアクセスメモリ。 - 【請求項２】 請求項１において、前記差動増幅器は
、前記第一サンプル・ホールド回路内に保持されている
データ電圧レベルが前記第二サンプル・ホールド回路内
に保持されている基準電圧レベルを少なくとも予め定め
たスレッシュホールドだけ超えている場合には、第一ビ
ット値を出力し、且つ、そうでない場合には、前記第一
ビット値の反転したものである第二ビット値を出力する
ことを特徴とする強誘電体ランダムアクセスメモリ。 - 【請求項３】 請求項１において、前記第一サンプル
・ホールド回路は、前記選択したメモリセルの前記最初
のストローブ動作の後予め定めた第一時間において前記
ビットライン上の前記データ電圧レベルをサンプルし、
前記第二サンプル・ホールド回路は、前記選択したメモ
リセルの前記２番目のストローブ動作の後予め定めた第
二時間において前記ビットライン上の前記基準電圧レベ
ルをサンプルし、前記第一時間は少なくとも前記第二時
間よりも２倍の長さであり、前記予め定めた時間は、前
記基準電圧レベルに対して前記データ電圧レベルを減少
させるように選択されていることを特徴とする強誘電体
ランダムアクセスメモリ。 - 【請求項４】 請求項１において、前記メモリが、前
記選択したメモリセルの各ストローブ動作の前に、前記
ビットラインを予め定めた電圧へ設定する手段を有して
いることを特徴とする強誘電体ランダムアクセスメモリ
。 - 【請求項５】 強誘電体ランダムアクセスメモリにお
いて、行及び列の形態に配列された強誘電体メモリセル
からなるアレイが設けられており、各列のメモリセルは
個別的なビットラインへ結合されており、各メモリセル
は前記列内のうちの唯１つのメモリセルが１度に前記ビ
ットラインへ結合されるようにアクセス制御トランジス
タにより前記対応するビットラインへ選択的に結合され
、前記ビットラインのうちの１つへ結合された少なくと
も１個のセンスアンプが設けられており、前記センスア
ンプは、前記ビットライン上の電圧レベルをサンプルし
且つ保持するための第一及び第二サンプル・ホールド手
段を有しており、且つ、前記第一サンプル・ホールド手
段内に保持されている電圧レベルが前記第二サンプル・
ホールド手段内に保持されている電圧レベルよりも、少
なくとも予め定めたスレッシュホールドだけ超えている
場合には、第一ビット値を出力し、且つ、そうでない場
合には、前記第一ビット値の反転である第二ビット値を
出力する差動増幅器を有しており、且つ前記メモリセル
のアレイ及び前記少なくとも１個のセンスアンプへ結合
されており最初に選択したメモリセルをストローブし、
前記選択されたメモリセルへ結合されているビットライ
ン上にその結果得られるデータ電圧レベルを前記センス
アンプの前記第一サンプル・ホールド手段内に格納し、
次いで前記選択したメモリセルの２番目のストローブを
行ない、その結果前記選択したメモリセルへ結合されて
いるビットライン上に得られる基準電圧レベルを前記セ
ンスアンプの前記第二サンプル・ホールド手段内に格納
し、次いで出力ビット値を発生させるように前記差動増
幅器をイネーブルさせる制御手段が設けられていること
を特徴とする強誘電体ランダムアクセスメモリ。 - 【請求項６】 請求項５において、前記第一サンプル
・ホールド手段が、前記選択したメモリセルの前記最初
のストローブ動作の後予め定めた第一時間において前記
ビットライン上の前記データ電圧レベルをサンプルし、
前記第二サンプル・ホールド手段が前記選択したメモリ
セルの前記２番目のストローブ動作の後予め定めた第二
時間において前記ビットライン上の前記基準電圧レベル
をサンプルし、前記予め定めた第一時間が前記予め定め
た第二時間の少なくとも２倍の長さであり、前記予め定
めた時間は、前記基準電圧レベルに対して前記データ電
圧レベルを減少させるように選択されていることを特徴
とする強誘電体ランダムアクセスメモリ。 - 【請求項７】 請求項５において、前記メモリは、前
記選択したメモリセルの各ストローブ動作の前に、前記
ビットラインを予め定めた電圧へ設定する手段を有して
いることを特徴とする強誘電体ランダムアクセスメモリ
。 - 【請求項８】 強誘電体ランダムアクセスメモリの動
作方法において、前記メモリは、列の形態に配列された
強誘電体メモリセルからなるアレイを有しており、各列
のメモリセルは個別的なビットラインへ結合されており
、各メモリセルは１度に前記列内の唯１つのメモリセル
が前記ビットラインへ結合されるようにアクセス制御ト
ランジスタにより前記対応するビットラインへ選択的に
結合されるものであり、本方法が、前記メモリセルのア
クセス制御トランジスタをイネーブルさせ且つその際に
前記選択したメモリセルをビットラインへ結合させるこ
とによって前記メモリセルからなる列のうちの少なくと
も１つにおける１個のメモリセルを選択し、前記選択し
たメモリセル内に格納されているデータを表わすデータ
電圧レベルを前記ビットライン上に発生させるように前
記選択したメモリセルをストローブし、前記ビットライ
ン上の前記電圧レベルを第一サンプル・ホールド回路内
にサンプルすると共に保持し、前記選択したメモリセル
の装置特性を表わす基準電圧レベルを前記ビットライン
上に発生させるように前記選択したメモリセルの２度目
のストローブを行ない、前記ビットライン上の前記基準
電圧レベルを第二サンプル・ホールド回路内にサンプル
すると共に保持し、前記第一サンプル・ホールド回路内
に格納された前記データ電圧レベルを前記第二サンプル
・ホールド回路内に格納した前記基準電圧レベルと比較
し且つその比較に基づいて出力ビット値を発生する、上
記各ステップを有することを特徴とする方法。 - 【請求項９】 請求項８において、前記比較及び発生
ステップが、前記第一サンプル・ホールド回路内に保持
されている前記データ電圧レベルが前記第二サンプル・
ホールド回路内に保持されている基準電圧レベルよりも
少なくとも予め定めたスレッシュホールドだけ超えてい
る場合には、第一ビット値を発生し、且つ、そうでない
場合には、前記第一ビット値の反転である第二ビット値
を発生することを特徴とする方法。 - 【請求項１０】 請求項８において、前記第一サンプ
ルステップが前記第一ストローブステップの後予め定め
た第一時間において実施され、前記第二サンプルステッ
プが前記２番目のストローブステップの後予め定めた第
二時間において実施され、前記予め定めた第一時間が前
記予め定めた第二時間の少なくとも２倍の長さであり、
前記予め定めた時間が、前記基準電圧レベルに対して前
記データ電圧レベルを減少させるように選択されている
ことを特徴とする方法。 - 【請求項１１】 請求項８において、更に、前記各ス
トローブステップの前に前記ビットラインを予め定めた
電圧へ設定するステップを有することを特徴とする方法
。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/616,605 US5086412A (en) | 1990-11-21 | 1990-11-21 | Sense amplifier and method for ferroelectric memory |
| US616605 | 1996-03-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04283489A true JPH04283489A (ja) | 1992-10-08 |
| JP3213356B2 JP3213356B2 (ja) | 2001-10-02 |
Family
ID=24470211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30088491A Expired - Lifetime JP3213356B2 (ja) | 1990-11-21 | 1991-11-16 | センスアンプ及び強誘電体メモリ方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5086412A (ja) |
| EP (1) | EP0486901A3 (ja) |
| JP (1) | JP3213356B2 (ja) |
| KR (1) | KR100205464B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278630B1 (en) | 1997-12-26 | 2001-08-21 | Nec Corporation | Ferroelectric memory device with a high-speed read circuit |
| JP2021507444A (ja) * | 2017-12-19 | 2021-02-22 | マイクロン テクノロジー，インク． | メモリ検知のための電荷分離 |
Families Citing this family (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5400275A (en) * | 1990-06-08 | 1995-03-21 | Kabushiki Kaisha Toshiba | Semiconductor memory device using ferroelectric capacitor and having only one sense amplifier selected |
| DE4119248A1 (de) * | 1990-06-21 | 1992-01-02 | Seiko Instr Inc | Integrierter halbleiterschaltkreis |
| US5270967A (en) * | 1991-01-16 | 1993-12-14 | National Semiconductor Corporation | Refreshing ferroelectric capacitors |
| US5262982A (en) * | 1991-07-18 | 1993-11-16 | National Semiconductor Corporation | Nondestructive reading of a ferroelectric capacitor |
| US5198706A (en) * | 1991-10-15 | 1993-03-30 | National Semiconductor | Ferroelectric programming cell for configurable logic |
| JPH0660635A (ja) * | 1992-08-06 | 1994-03-04 | Olympus Optical Co Ltd | 強誘電体メモリ装置 |
| JPH0677434A (ja) * | 1992-08-27 | 1994-03-18 | Hitachi Ltd | 半導体記憶装置 |
| EP0608012B1 (en) * | 1993-01-12 | 1998-09-30 | Koninklijke Philips Electronics N.V. | Processing system with a ferroelectric memory |
| US5432731A (en) * | 1993-03-08 | 1995-07-11 | Motorola, Inc. | Ferroelectric memory cell and method of sensing and writing the polarization state thereof |
| JP3279025B2 (ja) * | 1993-12-22 | 2002-04-30 | 株式会社日立製作所 | 半導体メモリ |
| US5373463A (en) * | 1993-07-06 | 1994-12-13 | Motorola Inc. | Ferroelectric nonvolatile random access memory having drive line segments |
| US5406510A (en) * | 1993-07-15 | 1995-04-11 | Symetrix Corporation | Non-volatile memory |
| US5424975A (en) * | 1993-12-30 | 1995-06-13 | Micron Technology, Inc. | Reference circuit for a non-volatile ferroelectric memory |
| JPH08203266A (ja) * | 1995-01-27 | 1996-08-09 | Nec Corp | 強誘電体メモリ装置 |
| US5508954A (en) * | 1995-02-27 | 1996-04-16 | Symetrix Corporation | Method and apparatus for reduced fatigue in ferroelectric memory |
| US5677865A (en) * | 1995-09-11 | 1997-10-14 | Micron Technology, Inc. | Ferroelectric memory using reference charge circuit |
| US5680344A (en) * | 1995-09-11 | 1997-10-21 | Micron Technology, Inc. | Circuit and method of operating a ferrolectric memory in a DRAM mode |
| US5905672A (en) * | 1997-03-27 | 1999-05-18 | Micron Technology, Inc. | Ferroelectric memory using ferroelectric reference cells |
| US5638318A (en) * | 1995-09-11 | 1997-06-10 | Micron Technology, Inc. | Ferroelectric memory using ferroelectric reference cells |
| US5682344A (en) * | 1995-09-11 | 1997-10-28 | Micron Technology, Inc. | Destructive read protection using address blocking technique |
| US5721699A (en) * | 1996-03-18 | 1998-02-24 | Symetrix Corporation | Ferroelectric memory with feedback circuit |
| TW322578B (ja) * | 1996-03-18 | 1997-12-11 | Matsushita Electron Co Ltd | |
| KR100206713B1 (ko) * | 1996-10-09 | 1999-07-01 | 윤종용 | 강유전체 메모리 장치에서의 비파괴적 억세싱 방법 및 그 억세싱 회로 |
| US5852571A (en) * | 1997-03-14 | 1998-12-22 | Micron Technology, Inc. | Nonvolatile ferroelectric memory with folded bit line architecture |
| KR100297874B1 (ko) | 1997-09-08 | 2001-10-24 | 윤종용 | 강유전체랜덤액세스메모리장치 |
| US5978251A (en) * | 1997-11-14 | 1999-11-02 | Ramtron International Corporation | Plate line driver circuit for a 1T/1C ferroelectric memory |
| US5892728A (en) * | 1997-11-14 | 1999-04-06 | Ramtron International Corporation | Column decoder configuration for a 1T/1C ferroelectric memory |
| US5956266A (en) * | 1997-11-14 | 1999-09-21 | Ramtron International Corporation | Reference cell for a 1T/1C ferroelectric memory |
| US6028783A (en) * | 1997-11-14 | 2000-02-22 | Ramtron International Corporation | Memory cell configuration for a 1T/1C ferroelectric memory |
| US20050122765A1 (en) * | 1997-11-14 | 2005-06-09 | Allen Judith E. | Reference cell configuration for a 1T/1C ferroelectric memory |
| US6002634A (en) * | 1997-11-14 | 1999-12-14 | Ramtron International Corporation | Sense amplifier latch driver circuit for a 1T/1C ferroelectric memory |
| US5880989A (en) * | 1997-11-14 | 1999-03-09 | Ramtron International Corporation | Sensing methodology for a 1T/1C ferroelectric memory |
| US5969980A (en) * | 1997-11-14 | 1999-10-19 | Ramtron International Corporation | Sense amplifier configuration for a 1T/1C ferroelectric memory |
| US5995406A (en) * | 1997-11-14 | 1999-11-30 | Ramtron International Corporation | Plate line segmentation in a 1T/1C ferroelectric memory |
| US5986919A (en) * | 1997-11-14 | 1999-11-16 | Ramtron International Corporation | Reference cell configuration for a 1T/1C ferroelectric memory |
| JP3727157B2 (ja) * | 1997-11-19 | 2005-12-14 | Ｎｅｃエレクトロニクス株式会社 | 半導体記憶装置及びその試験方法 |
| US6363002B1 (en) * | 1997-12-31 | 2002-03-26 | Texas Instruments Incorporated | Ferroelectric memory with bipolar drive pulses |
| DE19819542C2 (de) * | 1998-04-30 | 2002-10-24 | Infineon Technologies Ag | Schaltungsanordnung mit einem Sensorelement und einem nichtflüchtigen Speichermittel |
| US6282126B1 (en) | 1998-12-16 | 2001-08-28 | Micron Technology, Inc. | Flash memory with overerase protection |
| JP2000268581A (ja) * | 1999-03-17 | 2000-09-29 | Fujitsu Ltd | Ｒｏｍデータを保持する強誘電体メモリ装置 |
| KR100301930B1 (ko) * | 1999-06-10 | 2001-11-01 | 윤종용 | 세그먼트 플레이트 라인 스킴을 갖는 불휘발성 강유전체 랜덤액세스 메모리 장치 및 플레이트 라인 세그먼트 구동 방법 |
| DE19947118C1 (de) | 1999-09-30 | 2001-03-15 | Infineon Technologies Ag | Verfahren und Schaltungsanordnung zum Bewerten des Informationsgehalts einer Speicherzelle |
| DE19950581A1 (de) * | 1999-10-20 | 2001-04-26 | Infineon Technologies Ag | Anordnung zur Selbstreferenzierung von ferroelektrischen Speicherzellen |
| JP2001291385A (ja) | 2000-04-05 | 2001-10-19 | Nec Corp | 半導体記憶装置並びにその試験装置および試験方法 |
| US6317376B1 (en) * | 2000-06-20 | 2001-11-13 | Hewlett-Packard Company | Reference signal generation for magnetic random access memory devices |
| NO20004236L (no) * | 2000-08-24 | 2002-02-25 | Thin Film Electronics Asa | Ikke-flyktig passiv matriseinnretning og fremgangsmåte for utlesing av samme |
| NO20004237L (no) * | 2000-08-24 | 2002-02-25 | Thin Film Electronics Asa | Integrert deteksjonsforsterker |
| US6459609B1 (en) | 2001-12-13 | 2002-10-01 | Ramtron International Corporation | Self referencing 1T/1C ferroelectric random access memory |
| GB0202121D0 (en) | 2002-01-30 | 2002-03-20 | Cleanair As | Method and apparatus |
| US6590799B1 (en) * | 2002-05-29 | 2003-07-08 | Agilent Technologies, Inc. | On-chip charge distribution measurement circuit |
| US6920060B2 (en) | 2002-08-14 | 2005-07-19 | Intel Corporation | Memory device, circuits and methods for operating a memory device |
| US6903959B2 (en) * | 2002-09-24 | 2005-06-07 | Infineon Technologies Aktiengesellschaft | Sensing of memory integrated circuits |
| JP2004178734A (ja) * | 2002-11-28 | 2004-06-24 | Sanyo Electric Co Ltd | メモリ装置 |
| JP3988696B2 (ja) * | 2003-03-27 | 2007-10-10 | ソニー株式会社 | データ読出方法及び半導体記憶装置 |
| EP1629634B1 (en) * | 2003-06-04 | 2007-08-15 | Matsushita Electric Industrial Co., Ltd. | Secure authentication in a wireless home network |
| US7061789B2 (en) * | 2003-07-02 | 2006-06-13 | Micron Technology, Inc. | Sensing scheme for programmable resistance memory using voltage coefficient characteristics |
| JP4387407B2 (ja) * | 2004-06-08 | 2009-12-16 | 富士通マイクロエレクトロニクス株式会社 | 半導体記憶装置の検査方法 |
| US7193881B2 (en) * | 2004-07-01 | 2007-03-20 | Thin Film Electronics Asa | Cross-point ferroelectric memory that reduces the effects of bit line to word line shorts |
| US7116572B2 (en) * | 2004-11-09 | 2006-10-03 | Ramtron International Corporation | Circuit for generating a centered reference voltage for a 1T/1C ferroelectric memory |
| JP4171923B2 (ja) * | 2006-04-18 | 2008-10-29 | セイコーエプソン株式会社 | 強誘電体メモリ |
| US7848131B2 (en) * | 2008-10-19 | 2010-12-07 | Juhan Kim | High speed ferroelectric random access memory |
| IT1400933B1 (it) | 2010-06-21 | 2013-07-02 | St Microelectronics Srl | Touch sensor and method of forming a touch sensor. |
| US8488361B2 (en) | 2011-02-01 | 2013-07-16 | Stmicroelectronics S.R.L. | Memory support provided with memory elements of ferroelectric material and improved non-destructive reading method thereof |
| ITTO20110181A1 (it) | 2011-02-01 | 2012-08-02 | St Microelectronics Srl | Supporto di memorizzazione provvisto di elementi di materiale ferroelettrico e relativo metodo di lettura non distruttiva |
| US10373665B2 (en) | 2016-03-10 | 2019-08-06 | Micron Technology, Inc. | Parallel access techniques within memory sections through section independence |
| JP6943600B2 (ja) * | 2017-04-18 | 2021-10-06 | ラピスセミコンダクタ株式会社 | 半導体記憶装置および半導体記憶装置の読み出し方法 |
| US11482529B2 (en) | 2019-02-27 | 2022-10-25 | Kepler Computing Inc. | High-density low voltage non-volatile memory with unidirectional plate-line and bit-line and pillar capacitor |
| US11527277B1 (en) | 2021-06-04 | 2022-12-13 | Kepler Computing Inc. | High-density low voltage ferroelectric memory bit-cell |
| US11729995B1 (en) | 2021-11-01 | 2023-08-15 | Kepler Computing Inc. | Common mode compensation for non-linear polar material 1TnC memory bit-cell |
| US11482270B1 (en) | 2021-11-17 | 2022-10-25 | Kepler Computing Inc. | Pulsing scheme for a ferroelectric memory bit-cell to minimize read or write disturb effect and refresh logic |
| US11910618B1 (en) | 2022-03-07 | 2024-02-20 | Kepler Computing Inc. | Multi-element ferroelectric gain memory bit-cell having stacked and folded non-planar capacitors |
| US11741428B1 (en) | 2022-12-23 | 2023-08-29 | Kepler Computing Inc. | Iterative monetization of process development of non-linear polar material and devices |
| US11765908B1 (en) | 2023-02-10 | 2023-09-19 | Kepler Computing Inc. | Memory device fabrication through wafer bonding |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3651494A (en) * | 1970-03-27 | 1972-03-21 | Sperry Rand Corp | Ferroelectric synchronizing and integrating apparatus |
| JPS56140266A (en) * | 1980-04-02 | 1981-11-02 | Yokogawa Hokushin Electric Corp | Detecting system of resistance sensor |
| JPS57135494A (en) * | 1981-02-16 | 1982-08-21 | Nippon Telegr & Teleph Corp <Ntt> | Storage device |
| DE3887924T3 (de) * | 1987-06-02 | 1999-08-12 | Nat Semiconductor Corp | Nichtflüchtige Speicheranordnung mit einem kapazitiven ferroelektrischen Speicherelement. |
| US4888733A (en) * | 1988-09-12 | 1989-12-19 | Ramtron Corporation | Non-volatile memory cell and sensing method |
-
1990
- 1990-11-21 US US07/616,605 patent/US5086412A/en not_active Expired - Lifetime
-
1991
- 1991-11-08 EP EP19910119070 patent/EP0486901A3/en not_active Withdrawn
- 1991-11-16 JP JP30088491A patent/JP3213356B2/ja not_active Expired - Lifetime
- 1991-11-20 KR KR1019910020747A patent/KR100205464B1/ko not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278630B1 (en) | 1997-12-26 | 2001-08-21 | Nec Corporation | Ferroelectric memory device with a high-speed read circuit |
| JP2021507444A (ja) * | 2017-12-19 | 2021-02-22 | マイクロン テクノロジー，インク． | メモリ検知のための電荷分離 |
| US11538526B2 (en) | 2017-12-19 | 2022-12-27 | Micron Technology, Inc. | Charge separation for memory sensing |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0486901A3 (en) | 1993-02-03 |
| EP0486901A2 (en) | 1992-05-27 |
| JP3213356B2 (ja) | 2001-10-02 |
| US5086412A (en) | 1992-02-04 |
| KR100205464B1 (ko) | 1999-07-01 |
| KR920010639A (ko) | 1992-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3213356B2 (ja) | センスアンプ及び強誘電体メモリ方法 | |
| US5490114A (en) | High performance extended data out | |
| US7643360B2 (en) | Method and apparatus for synchronization of row and column access operations | |
| US7057950B2 (en) | Semiconductor memory devices with delayed auto-precharge function and associated methods of auto-precharging semiconductor memory devices | |
| US20040130959A1 (en) | Semiconductor memory device having a DRAM cell structure and handled as a SRAM | |
| US7057969B2 (en) | Self-timed sneak current cancellation | |
| US7130211B2 (en) | Interleave control device using nonvolatile ferroelectric memory | |
| US4872143A (en) | Pseudo static random access memory employing dynamic memory cells | |
| US7142468B2 (en) | Control method of semiconductor memory device and semiconductor memory device | |
| US5796668A (en) | Integrated circuit memory devices having reduced write cycle times and related methods | |
| US7339839B2 (en) | Triggering of IO equilibrating ending signal with firing of column access signal | |
| KR100462085B1 (ko) | 반도체 기억 회로 | |
| KR20040070054A (ko) | 메모리 셀, 파괴 판독 메모리 및 판독 동작 단축 방법 | |
| KR970007103B1 (ko) | 반도체 기억 장치 | |
| US6292429B1 (en) | Synchronous semiconductor memory device allowing data to be satisfactorily rewritten therein | |
| KR20050054194A (ko) | 메모리 장치의 타이밍 제어 방법 | |
| KR950006854A (ko) | 반도체 기억장치 및 그 구동방법 | |
| US5898639A (en) | Memory with variable write driver operation | |
| JP2004139657A (ja) | 半導体集積回路装置 | |
| US6445611B1 (en) | Method and arrangement for preconditioning in a destructive read memory | |
| KR20080114267A (ko) | 강유전체 메모리 장치 및 이의 버스트모드 동작방법 | |
| JPS61253699A (ja) | 半導体記憶装置 | |
| JP2002133875A (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 11 |