JPH0428228Y2 - - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 本考案は、多出力タイプのスイツチング電源に
関し、帰還制御系を設けて出力安定化を図つてい
る安定出力回路に電流飽和型変圧器を挿入し、安
定出力回路自身の負荷電流により電流飽和型変圧
器の飽和量を変えることにより、安定出力回路の
負荷が軽い領域において、他の出力回路の直流出
力電圧が落ち込むのを防止し、安定化された直流
出力が得られるようになると共に、効率を向上さ
せるようにしたものである。

従来の技術 多出力スイツチング電源においては、コスト低
減、小型化等の要望から、複数個ある出力回路の
うちの一つに、その直流出力を監視する帰還制御
系を備え、帰還制御系によつてメインのスイツチ
ング素子の時比率を制御することにより、安定し
た直流出力を得るようにするのが普通である。

第５図は従来の多出力スイツチング電源の回路
図であつて、変圧器T₁の入力巻線N₁にトランジ
スタ等でなるスイツチング素子１を接続し、スイ
ツチング素子１のスイツチング動作により直流入
力Vinをスイツチングし、スイツチング出力を変
圧器T₁の複数個の出力巻線N₂₀〜N_2oに取出すよ
うになつている。

前記変圧器T₁の複数個の出力巻線N₂₀〜N_2oの
それぞれには、ダイオードD₀₁〜D_o1、D₀₂〜D_o2、
コンデンサCo〜Cn及びインダクタLo〜Ln等より
構成された複数の出力回路２０〜２ｎが接続され
ている。

前記出力回路２０〜２ｎの内、出力回路２０
は、その直流出力の一部を、パルス幅変調制御を
行なう制御回路４に入力し、この制御回路４の出
力をスイツチング素子１の入力側に帰還させるこ
とにより、スイツチング素子１の時比率を制御
し、出力端ao，boから出力される直流出力V_OO
を、高精度で安定化する安定出力回路となつてい
る。

出力回路２１〜２ｎは、上述のような制御回路
は持たず、出力V₁₀〜V_o0は、安定出力回路２０
の出力V_OOが一定電圧となるように制御された時
比率の下で、出力巻線N₂₁〜N_2oに発生するパル
ス電圧の平均値で与えられる準安定出力となる。

考案が解決しようとする問題点 上述のように、出力回路２１〜２ｎの出力V₁₀
〜V_o0は、安定出力回路２０の出力V_OOが一定電
圧となるように制御された時比率の下で、出力巻
線N₂₁〜N_2oに発生するパルス電圧の平均値とし
て与えられるから、次のような問題点を生じる。

(イ) 安定出力回路２０の負荷電流I_OOが少ない軽
負荷領域では、スイツチング素子１のオン時間
幅が著しく狭くなる。このため、出力巻線N₂₁
〜N_2oに発生するパルス電圧のオン幅も著しく
狭くなり、その平均値として与えられる出力
V₁₀〜V_o0が、軽負荷時に第６図の実線ａで示
すように、低下してしまう。

即ち、安定出力回路２０の直流出力電圧V_OO
は、巻線N₂₀に発生する電圧Voと、整流ダイ
オードD₀₁の順方向電圧降下Vf及び回路パター
ンにおける電圧降下との差として与えられる。
安定出力回路２０の整流ダイオードD₀₁の順方
向電圧降下は、第７図に示すように、負荷電流
I_OOの小さい軽負荷時に低い値Vf₁となり、負荷
電流I_OOが大きくなるにつれて高い値Vf₂とな
る。従つて、軽負荷時と定常負荷時とで、整流
ダイオードD₀₁の順方向電圧降下には、 Vf₂−Vf₁＝△Vf で表わされる電圧差△Vfが発生する。定常負
荷時には、第８図ａ，ｂに示すように、出力巻
線N₂₀に発生する電圧Voのオン期間が、軽負
荷時よりTαだけ長くなるように時比率を制御
して電圧差△Vfを補い、これによつて安定化
された直流出力V_OOを得ている。

ところが、負荷が軽くなる程、順方向電圧降
下Vfが小さくなり、負荷電流I_OOが零のときに
は順方向電圧降下△Vfが最小になり、出力巻
線N₂₀に発生する電圧Voのオン時間幅が、第
８図ａに示すように、最小値Tminになる。こ
の種のスイツチング電源では、出力巻線N₂₀に
発生する電圧Voのオン期間と同じオン期間で、
他の出力巻線N₂₁〜N_2oにも電圧V₁〜V_oが発生
する。出力回路２１〜２ｎの直流出力V₁₀〜
V_o0は、巻線N₂₁〜N_2oに発生する電圧V₁〜V_o
の平均値である。このため、軽負荷時には直流
出力V₁₀〜V_o0も低くなつてしまうのである。

(ロ) 軽負荷時の電圧低下を防止する手段として、
安定出力回路２０の出力側にダミー抵抗を接続
し、負荷が著しく低下した場合でも、スイツチ
ング素子１のオン幅がダミー抵抗によつて制限
された値より以上に狭くならないように制御す
る方法が知られている。しかし、この従来方法
では、ダミー抵抗による電力消費、それによる
効率の低下及び発熱等の問題点を生じる。

問題点を解決するための手段 上述する問題点を解決するため、本考案は、複
数の出力巻線を有する電力変換用変圧器と、前記
変圧器の入力巻線に接続されたスイツチング素子
と、前記複数の出力巻線のそれぞれに接続され各
出力巻線に生じるスイツチング出力を直流に変換
して出力する出力回路とを備え、前記出力回路の
一つに対してその直流出力を監視し前記スイツチ
ング素子の時比率を制御する制御回路を接続した
スイツチング電源において、前記制御回路を接続
した出力回路は、それ自身が接続された前記変圧
器の出力巻線の一端と自己の電力ラインとの間に
巻線の一つを接続し、巻線の他方を自己の電力ラ
インに挿入接続した電流飽和変圧器を備えること
を特徴とする。

作 用 安定出力回路の負荷が軽い場合は、スイツチン
グ素子がオンになつて、安定出力回路の出力巻線
に電圧が誘起しても、負荷電流が殆ど流れないた
め、電流飽和型変圧器の巻線にも電流が流れな
い。電流飽和型変圧器はそのコアのBHヒステリ
シス曲線によつて定まる飽和に要する時間Tsだ
け、出力巻線に発生した電圧を阻止する。従つ
て、この時間Tsの間、安定出力回路の出力端子
には直流出力電圧は現われない。そして、前記時
間Tsの経過後に電流飽和型変圧器が飽和し、直
流出力電圧を出力する。直流出力電圧は出力巻線
に発生する電圧を出力するのに必要な時間Tmin
だけ継続して出力される。従つ、安定出力回路の
出力巻線に発生する電圧は、時間Tsと時間Tmin
との和で与えられるオン時間幅を持つことにな
る。

他の出力回路の出力巻線に発生する電圧は、安
定出力回路の出力巻線に発生する電圧に対応す
る。従つて、他の出力回路の出力巻線に発生する
電圧は、安定出力回路の直流出力電圧より時間
Tsの分だけ高くなる。このため、安定出力回路
の負荷電流の少ない領域において、他の出力回路
の直流出力電圧が落ち込むのを防止できる。しか
も、ダミー抵抗を接続する場合と異なつて、電力
損失、発熱等を伴なうことがない。

次に、安定出力回路の負荷電流が増加すると、
電流飽和型変圧器の巻線に直流バイアスが加わ
る。このため、スイツチング素子がオンになつた
ときに、飽和に要する時間が短くなつてゆく。そ
して、定常負荷状態では飽和によりトランスとし
ての機能を失う。

実施例 第１図は本考案に係る多出力スイツチング電源
のブロツク図である。図において、第５図と同一
の参照符号は同一性ある構成部分を示している。
図において、T₂は電流飽和型の変圧器である。
この電流飽和型変圧器T₂は、安定出力回路２０
を接続してある変圧器T₁の出力巻線N₂₀の一端
と、電力ラインイとの間に巻線n₁を接続すると共
に、他の巻線n₂を電力ラインイに挿入接続してあ
る。

次に動作について、第３図ａ，ｂの波形図を参
照して説明する。第３図ａ，ｂの波形図におい
て、Voは出力巻線N₂₀の両端に現われる電圧Vo
の電圧波形、VdはダイオードD₀₁とダイオード
D₀₂の接続点で見た電圧波形、V₁〜Vnは出力巻
線N₂₁〜N_o1（またはダイオードD₁₁〜D_o1とダイオ
ードD₁₂〜D_o2との接続点）に現われる電圧波形
である。

まず、安定出力回路２０の負荷が軽い場合につ
いて、第３図ａの波形図を参照して説明する。ス
イツチング素子１がオンになると、入力線N₁及
び出力巻線N₂₀〜N_2oに電圧が誘起するが、安定
出力回路２０の負荷が軽く、負荷電流I_OOが流れ
ないため、電流飽和型変圧器T₂の巻線n₂にも電
流が流れない。電流飽和型変圧器T₂のコアは、
第２図に示すBHヒステリシス曲線において、ａ
点からｂ点を経由して飽和レベルのｃ点に至るま
で、出力巻線２０に発生した電圧Voを阻止して
おり、この間は電圧Vd及び直流出力電圧V_OOは現
われない。ａ点からｂ点を経由してｃ点に到達す
るまでに要する時間Tsは、 Ts＝n₁₁．S.B／Vo ただし、 n₁₁は変圧器T₂の巻線n₁の巻数 Ｓは変圧器T₂のコア断面積 Ｂは第２図の△Ｂ Voは変圧器T₁の巻線N₂₀に発生する電圧 この時間Tsを経過した後に、電流飽和型変圧
器T₂は飽和し、電圧Vdが現われ直流出力電圧
V_OOを出力する。電圧Vd及び直流出力電圧V_OOは
出力巻線N₂₀に発生する電圧Voを出力するのに
必要な時間Tminだけ継続して出力される。従つ
て、安定出力回路２０の出力巻線N₂₀に発生する
電圧Voは、時間Tsと時間Tminとの和で与えら
れるオン時間幅（Ts＋Tmin）を持つことにな
る。

他の出力回路２１〜２ｎの出力巻線N₂₁〜N_2o
に発生する電圧V₁〜Vnは、出力巻線N₂₀に発生
する電圧Voに対応する。従つて、出力回路２１
〜２ｎの出力巻線N₂₁〜N_2oに発生する電圧V₁〜
Vnは、安定出力回路２０の直流出力電圧V_OOより
時間Tsの分だけ高くなるから、安定出力回路２
０の負荷電流I_OOの少ない領域において、他の出
力回路２１〜２ｎの直流出力電圧V₁₀〜Vnoが落
ち込むのを防止し、第６図の点線ｂで示すような
電流電圧出力特性を得ることができる。しかも、
ダミー抵抗を接続する場合と異なつて、電力損
失、発熱等を伴なうことがない。

次に、第３図ｂに示すように、安定出力回路２
０の負荷電流I_OOが増加すると、電流飽和型変圧
器T₂の巻線n₂に常時直流電流が流れ、直流バイ
アスが加わる。このため、スイツチング素子１が
オンになつたときに、第２のBH曲線において、
a′点からb′点を経由してｃ点に至るループを取る
ようになり、飽和に要する△Ｂが減少し、出力巻
線N₂₀に発生した電圧Voを阻止する時間Tsが短
くなつてゆく。そして、電流飽和型変圧器T₂は
負荷電流I_OOによる磁化がH₁になつたときに飽和
して、トランスとしての機能を失う。即ち、定常
時は電流飽和型変圧器T₂がないのと実質的に同
じ動作を行なう。

電流飽和型変圧器T₂の挿入箇所に関しては、
第４図の△印の箇所に巻線n₁を挿入し、○印で示
す箇所に巻線n₂を挿入する組合せが可能である。

考案の効果 以上述べたように、本考案は、安定出力回路の
負荷が軽い領域において、他の出力回路の出力電
圧が落ち込むのを防止し、安定化された直流出力
が得られ、しかも電力損失、発熱等を低減できる
高効率のスイツチング電源を提供できる。

【図面の簡単な説明】

第１図は本考案に係るスイツチング電源の電気
回路図、第２図は本考案に係るスイツチング電源
の動作を説明するためのBHヒステリシス曲線を
示す図、第３図ａは本考案に係るスイツチング電
源における軽負荷時の電圧波形を示す図、第３図
ｂは同じく負荷を重くした時の電圧波形を示す
図、第４図は電流飽和型変圧器の挿入可能箇所を
示す図、第５図は従来のスイツチング電源の電気
回路図、第６図は安定出力回路の負荷電流と他の
出力回路の出力電圧との関係を示す図、第７図は
整流ダイオードの電流電圧特性を示す図、第８図
ａは従来のスイツチング電源における軽負荷時の
出力巻線電圧の波形図、第８図ｂは負荷が重くな
つたときの出力巻線電圧の波形図である。 １……スイツチング素子、２０……安定出力回
路、２１〜２ｎ……他の出力回路、４……制御回
路、T₁……変圧器、N₁……入力巻線、N₂₀〜N_2o
……出力巻線、T₂……電流飽和型変圧器、n₁，
n₂……電流飽和型変圧器T₂の巻線。

Claims (1)

【実用新案登録請求の範囲】
1. 複数の出力巻線を有する電力変換用変圧器と、
   前記変圧器の入力巻線に接続されたスイツチング
   素子と、前記複数の出力巻線のそれぞれに接続さ
   れ各出力巻線に生じるスイツチング出力を直流に
   変換して出力する出力回路とを備え、前記出力回
   路の一つに対してその直流出力を監視し前記スイ
   ツチング素子の時比率を制御する制御回路を接続
   したスイツチング電源において、前記制御回路を
   接続した出力回路は、それ自身が接続された前記
   変圧器の出力巻線の一端と自己の直流電力ライン
   との間に巻線の一つを接続し、巻線の他方を自己
   の直流電力ラインに挿入接続した電流飽和変圧器
   を備えることを特徴とするスイツチング電源。