JPH0428170B2 - - Google Patents
Info
- Publication number
- JPH0428170B2 JPH0428170B2 JP61003447A JP344786A JPH0428170B2 JP H0428170 B2 JPH0428170 B2 JP H0428170B2 JP 61003447 A JP61003447 A JP 61003447A JP 344786 A JP344786 A JP 344786A JP H0428170 B2 JPH0428170 B2 JP H0428170B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- transistor
- voltage
- controlled oscillator
- voltage controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 8
- 230000010355 oscillation Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 2
- 102100030393 G-patch domain and KOW motifs-containing protein Human genes 0.000 description 1
- 229910052982 molybdenum disulfide Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電圧制御発振器に係り、特に低電圧動
作電源で広範囲にわたつて良好な発振周波数を得
るに好適なエミツタ結合マルチバイブレータ形電
圧制御発振器に関する。
作電源で広範囲にわたつて良好な発振周波数を得
るに好適なエミツタ結合マルチバイブレータ形電
圧制御発振器に関する。
従来、エミツタ結合マルチバイブレータ形電圧
制御発振器については、JohnWiley ＆ Sons
Inc.p571〜575（1984年）におけるA.B.
GREBENEによる“BIPOLAR AND MOS
ANALOG INTEGRATED CIRCUTT
DESIGN”と題する書籍において論じられてい
る。
制御発振器については、JohnWiley ＆ Sons
Inc.p571〜575（1984年）におけるA.B.
GREBENEによる“BIPOLAR AND MOS
ANALOG INTEGRATED CIRCUTT
DESIGN”と題する書籍において論じられてい
る。
この発振器は2IOR≧Vd（ただし、IOは電圧制
御電流源の定電流、Ｒは負荷の抵抗、Vdはクラ
ンプダイオードのドロツプ電圧）の動作条件でク
ランプされると、発振周波数Oは次式で求まる。
御電流源の定電流、Ｒは負荷の抵抗、Vdはクラ
ンプダイオードのドロツプ電圧）の動作条件でク
ランプされると、発振周波数Oは次式で求まる。
O＝IO／4CVd ……(1)
ただし、Ｃはタイミング容量
〔発明が解決しようとする問題点〕
しかしながら、発振器を広い範囲にわつた動作
させるには、抵抗Ｒを必要な発振周波数Oの下
限値、即ち定電流IOの最小値に設定する。この
ため、動作条件からＲを大きな値に選ぶ必要があ
る。
させるには、抵抗Ｒを必要な発振周波数Oの下
限値、即ち定電流IOの最小値に設定する。この
ため、動作条件からＲを大きな値に選ぶ必要があ
る。
また、(1)式はトランジスタの電流増幅率βが非
常に大きいとしてベース電流IBを無視して表わ
しているが、今回のように広い動作範囲ではＲが
大きいため、IBの影響を考えると、(1)式は次の
ように表わされる。
常に大きいとしてベース電流IBを無視して表わ
しているが、今回のように広い動作範囲ではＲが
大きいため、IBの影響を考えると、(1)式は次の
ように表わされる。
O＝IO／4C（Vd−IBR） ……(2)
したがつて、この式からOはIBの変動（発振
周波数や温度特性によるβの変化）を受けるた
め、発振器として広範囲にわたり良好な動作を得
ることが難しい。
周波数や温度特性によるβの変化）を受けるた
め、発振器として広範囲にわたり良好な動作を得
ることが難しい。
本発明の目的は、ベース電流変動影響を低減
し、広い範囲にわたつて良好な動作条件を確保す
るに好適な低電源動作のエミツタ結合マルチバイ
ブレータ形電圧制御発振器を提供することにあ
る。
し、広い範囲にわたつて良好な動作条件を確保す
るに好適な低電源動作のエミツタ結合マルチバイ
ブレータ形電圧制御発振器を提供することにあ
る。
一対の利得段と、エミツタフオロワバツフア段
と、抵抗とクランプダイオードを有する負荷と、
電圧制御電流源と、タイミング容量から成るエミ
ツタ結合マルチバイブレータ形電圧制御発振器に
おいて、負荷の抵抗として能動素子を使用し、こ
の能動素子のオンオフ動作のためにエミツタフオ
ロワバツフア段の出力をもとに交叉結合してなる
駆動手段を設けたことが特徴である。
と、抵抗とクランプダイオードを有する負荷と、
電圧制御電流源と、タイミング容量から成るエミ
ツタ結合マルチバイブレータ形電圧制御発振器に
おいて、負荷の抵抗として能動素子を使用し、こ
の能動素子のオンオフ動作のためにエミツタフオ
ロワバツフア段の出力をもとに交叉結合してなる
駆動手段を設けたことが特徴である。
これにより一方の利得段が導通のときその負荷
の能動素子がオフになるように、もう一方の利得
段はオフにあるのでその負荷の能動素子をオンに
なるように駆動することにより、2IORoff≧Vd、
IBRon≪Vdなる動作条件（Ron、Roffは能動素
子のオン及びオフ抵抗、Vdはクランプダイオー
ドのドロツプ電圧、IBはベース電流）をつくり、
ベース電流IBの変動影響を低減して電圧制御発
振器の周波数特性や温度特性を大幅に改善でき
る。
の能動素子がオフになるように、もう一方の利得
段はオフにあるのでその負荷の能動素子をオンに
なるように駆動することにより、2IORoff≧Vd、
IBRon≪Vdなる動作条件（Ron、Roffは能動素
子のオン及びオフ抵抗、Vdはクランプダイオー
ドのドロツプ電圧、IBはベース電流）をつくり、
ベース電流IBの変動影響を低減して電圧制御発
振器の周波数特性や温度特性を大幅に改善でき
る。
更に、前記条件の他に2IORonVd／２、
RonCs＜１／8Oの条件（ただし、Csは負荷の寄
生容量、Oは電圧制御発振器の発振周波数）を
加えることにより、発振周波数のスイツチング特
性を改善でき周波数特性の向上を図ることができ
る。
RonCs＜１／8Oの条件（ただし、Csは負荷の寄
生容量、Oは電圧制御発振器の発振周波数）を
加えることにより、発振周波数のスイツチング特
性を改善でき周波数特性の向上を図ることができ
る。
また、前記能動素子の駆動手段に電圧制御電流
源の定電流IOにリンクした定電流を供給するこ
とにより、低いIO時にベース電流IBもリンクし
て低減できるので、IOの電流精度の向上を図る
ことができる。
源の定電流IOにリンクした定電流を供給するこ
とにより、低いIO時にベース電流IBもリンクし
て低減できるので、IOの電流精度の向上を図る
ことができる。
以下、本発明の実施例を第１図〜第６図を用い
て詳細に説明する。特に、能動素子としてMOS
素子を用いて説明する。１１と１２はそれぞれト
ランジスタで、一対の利得段である。トランジス
タ１１のコレクタにはクランプダイオード１３と
MOS素子１５からなる負荷、及びトランジスタ
２１と定電流源２７からなるエミツタフオロワバ
ツフア段が電源端子４から接続される。一方、ト
ランジスタ１２のコレクタにはクランプダイオー
ド１４とMOS素子１６からなる負荷、及びトラ
ンジスタ２２と定電流源２８からなるエミツタフ
オロワバツフア段が電源端子４に接続される。な
お、定電流源２７と２８は同一の電流値を供給す
る。
て詳細に説明する。特に、能動素子としてMOS
素子を用いて説明する。１１と１２はそれぞれト
ランジスタで、一対の利得段である。トランジス
タ１１のコレクタにはクランプダイオード１３と
MOS素子１５からなる負荷、及びトランジスタ
２１と定電流源２７からなるエミツタフオロワバ
ツフア段が電源端子４から接続される。一方、ト
ランジスタ１２のコレクタにはクランプダイオー
ド１４とMOS素子１６からなる負荷、及びトラ
ンジスタ２２と定電流源２８からなるエミツタフ
オロワバツフア段が電源端子４に接続される。な
お、定電流源２７と２８は同一の電流値を供給す
る。
トランジスタ１１のベースはMOS素子１５の
ゲート、トランジスタ２２のエミツタ、及び第２
の出力端子２に接続される。一方、トランジスタ
１２のベースはMOS素子１６のゲート、トラン
ジスタ２１のエミツタ、及び第１の出力端子１に
接続される。なお、第１及び第２の出力端子には
逆相の出力波形が得られる。
ゲート、トランジスタ２２のエミツタ、及び第２
の出力端子２に接続される。一方、トランジスタ
１２のベースはMOS素子１６のゲート、トラン
ジスタ２１のエミツタ、及び第１の出力端子１に
接続される。なお、第１及び第２の出力端子には
逆相の出力波形が得られる。
トランジスタ１１のエミツタはコンデンサ１９
の一端及び電圧制御電流源１７に接続される。一
方、トランジスタ１２のエミツタはコンデンサ１
９のもう一方の一端及び電圧制御電流源１８に接
続される。そして、電圧制御電流源１７と１８は
同一の制御電圧を印加する制御端子３に接続され
る。
の一端及び電圧制御電流源１７に接続される。一
方、トランジスタ１２のエミツタはコンデンサ１
９のもう一方の一端及び電圧制御電流源１８に接
続される。そして、電圧制御電流源１７と１８は
同一の制御電圧を印加する制御端子３に接続され
る。
次に、動作を説明する。今、トランジスタ１１
がオフ、トランジスタ１２がオンの状態を考える
と、トランジスタ１２のベースはVCC−Vd（VCC
は電源端子４に印加する電源電圧、Vdはクラン
プダイオード１３，１４のドロツプ電圧、及びト
ランジスタ１１，１２，２１，２２のベース・エ
ミツタ電圧の総称）となり、更にエミツタはVCC
−2Vdとなる。一方、トランジスタ１１のベース
はVCC−2Vdとなつている。このとき、MOS素子
１５のゲートVGSには、−2Vdが、MOS素子１６
のゲートVGSには、−Vdが印加されているので、
MOS素子１５及び１６の抵抗はそれぞれオン抵
抗Ron（低い抵抗値）、及びオフ抵抗Roff（高い抵
抗値）になる。又、トランジスタ１２には電圧制
御電流源１７と１８の定電流の総称2IO（IOは電
圧制御電流源１７，１８の設定電流）が流れる。
この電流はトランジスタ１２のエミツタで電圧制
御電流源１８に引き込まれるIO分と、タイミン
グ容量１９を介して電圧制御電流源１７に引き込
まれるIO分に分岐される。よつて、トランジス
タ１１のエミツタはIO／Ｃ（Ｃはタイミング容量
１９）の傾斜で下がり、このエミツタがVCC−
3Vd以下になると、このベースはVCC−2Vdなの
でトランジスタ１１はオンになる。すると、トラ
ンジスタ１２に代わつてトランジスタ１１に2IO
になる電流が流れ始め、トランジスタ１１のエミ
ツタはVCC−2Vdとなるとともにトランジスタ１
２をオフの状態にする。このとき、トランジスタ
１１のエミツタはVCC−3VdからVCC−2VdとVd
分上昇したため、このVdの上昇はタイミング容
量１９を介してトランジスタ１２にも伝達されそ
のエミツタをVCC−Vdにする。このような動作を
半サイクルとしてトランジスタ１１と１２が交互
にオンして発振を繰返す。
がオフ、トランジスタ１２がオンの状態を考える
と、トランジスタ１２のベースはVCC−Vd（VCC
は電源端子４に印加する電源電圧、Vdはクラン
プダイオード１３，１４のドロツプ電圧、及びト
ランジスタ１１，１２，２１，２２のベース・エ
ミツタ電圧の総称）となり、更にエミツタはVCC
−2Vdとなる。一方、トランジスタ１１のベース
はVCC−2Vdとなつている。このとき、MOS素子
１５のゲートVGSには、−2Vdが、MOS素子１６
のゲートVGSには、−Vdが印加されているので、
MOS素子１５及び１６の抵抗はそれぞれオン抵
抗Ron（低い抵抗値）、及びオフ抵抗Roff（高い抵
抗値）になる。又、トランジスタ１２には電圧制
御電流源１７と１８の定電流の総称2IO（IOは電
圧制御電流源１７，１８の設定電流）が流れる。
この電流はトランジスタ１２のエミツタで電圧制
御電流源１８に引き込まれるIO分と、タイミン
グ容量１９を介して電圧制御電流源１７に引き込
まれるIO分に分岐される。よつて、トランジス
タ１１のエミツタはIO／Ｃ（Ｃはタイミング容量
１９）の傾斜で下がり、このエミツタがVCC−
3Vd以下になると、このベースはVCC−2Vdなの
でトランジスタ１１はオンになる。すると、トラ
ンジスタ１２に代わつてトランジスタ１１に2IO
になる電流が流れ始め、トランジスタ１１のエミ
ツタはVCC−2Vdとなるとともにトランジスタ１
２をオフの状態にする。このとき、トランジスタ
１１のエミツタはVCC−3VdからVCC−2VdとVd
分上昇したため、このVdの上昇はタイミング容
量１９を介してトランジスタ１２にも伝達されそ
のエミツタをVCC−Vdにする。このような動作を
半サイクルとしてトランジスタ１１と１２が交互
にオンして発振を繰返す。
この動作の各部の発振波形を第３図に示す。ａ
は第１の出力端子１、即ちトランジスタ１２のベ
ースの波形、ｂは第２の出力端子２、即ちトラン
ジスタ１１のベースの波形ｃはトランジスタ１２
のエミツタの波形、ｄはトランジスタ１１のエミ
ツタの波形、ｅはタイミング容量１９の両端の波
形を表わしている。
は第１の出力端子１、即ちトランジスタ１２のベ
ースの波形、ｂは第２の出力端子２、即ちトラン
ジスタ１１のベースの波形ｃはトランジスタ１２
のエミツタの波形、ｄはトランジスタ１１のエミ
ツタの波形、ｅはタイミング容量１９の両端の波
形を表わしている。
上述の動作において、MOS素子１５，１６を
直接エミツタフオロワバツフア段の出力（VCC−
VdとVCC−2Vd）で駆動できることはトランジス
タ１２又は１１がオンのときの動作条件2IOR
VdのＲをRoffと大きくできること、トランジス
タ１１又は１２がオフのときの第２式に示すIBR
の項をIBR≪VdになるようにＲをRonと小さく
できることにある。これにより、後者よりIBの
変動を受けなくできるので出力スイングとして
Vdの振幅が得られ、かつ前者より低周波動作が
可能となり、広い範囲にわたつて良好な発振周波
数を得ることができる。
直接エミツタフオロワバツフア段の出力（VCC−
VdとVCC−2Vd）で駆動できることはトランジス
タ１２又は１１がオンのときの動作条件2IOR
VdのＲをRoffと大きくできること、トランジス
タ１１又は１２がオフのときの第２式に示すIBR
の項をIBR≪VdになるようにＲをRonと小さく
できることにある。これにより、後者よりIBの
変動を受けなくできるので出力スイングとして
Vdの振幅が得られ、かつ前者より低周波動作が
可能となり、広い範囲にわたつて良好な発振周波
数を得ることができる。
また、第４図に本発明の他の実施例を示す。第
１図と相当部品には同一符号で示してある。第４
図において、第１図図示実施例と異なる点は、
MOS素子１５，１６の駆動手段として一対の差
動対を設け、一対の差動対の出力を交叉して
MOS素子１５，１６に接続し、そのゲートを駆
動して駆動振幅を任意に広げるようにしたことに
ある。この部分の構成は、トランジスタ３１，３
２，３３、抵抗３４，３５、及び電圧制御電流源
３６からなる差動増幅対とトランジスタ４１，４
２，４３、抵抗４４，４５、及び電圧制御電流源
４６からなる差動増幅対がダイオード接続の
MOS２５を介して電源端子４に接続される。そ
して、一対の差動増幅対の一方の入力はエミツタ
フオロワバツフア段の出力にダイオード接続の
MOS２３又は２４を介して接続される。また、
一対の差動増幅対のもう一方の入力はトランジス
タ５１、ダイオード接続のMOS５２、抵抗５３，
５４、及び電圧制御電流源５５からなる基準電圧
発生回路の出力に接続される。
１図と相当部品には同一符号で示してある。第４
図において、第１図図示実施例と異なる点は、
MOS素子１５，１６の駆動手段として一対の差
動対を設け、一対の差動対の出力を交叉して
MOS素子１５，１６に接続し、そのゲートを駆
動して駆動振幅を任意に広げるようにしたことに
ある。この部分の構成は、トランジスタ３１，３
２，３３、抵抗３４，３５、及び電圧制御電流源
３６からなる差動増幅対とトランジスタ４１，４
２，４３、抵抗４４，４５、及び電圧制御電流源
４６からなる差動増幅対がダイオード接続の
MOS２５を介して電源端子４に接続される。そ
して、一対の差動増幅対の一方の入力はエミツタ
フオロワバツフア段の出力にダイオード接続の
MOS２３又は２４を介して接続される。また、
一対の差動増幅対のもう一方の入力はトランジス
タ５１、ダイオード接続のMOS５２、抵抗５３，
５４、及び電圧制御電流源５５からなる基準電圧
発生回路の出力に接続される。
これによる効果は、差動対の増幅率をトランジ
スタ３３又は４３のベース・エミツタ電圧をVd、
抵抗３４又は４４をR1、抵抗３５又は４５をR2
とすると、（１＋R1／R2）Vdと設定できるので、
抵抗の比率を変えることにより所望のゲート駆動
振幅を得ることができる。即ち、第５図の動作波
形に示したように、ａの第１の出力端子１の波形
やｂの第２の出力端子２の波形を差動対で同相増
幅するとｆにａに対応した波形、ｇにｂに対応し
た波形となる。
スタ３３又は４３のベース・エミツタ電圧をVd、
抵抗３４又は４４をR1、抵抗３５又は４５をR2
とすると、（１＋R1／R2）Vdと設定できるので、
抵抗の比率を変えることにより所望のゲート駆動
振幅を得ることができる。即ち、第５図の動作波
形に示したように、ａの第１の出力端子１の波形
やｂの第２の出力端子２の波形を差動対で同相増
幅するとｆにａに対応した波形、ｇにｂに対応し
た波形となる。
また、差増幅動対はダイオード接続のMOS２
５を介して接続されるため、差動増幅対の出力に
は第５図のｆ，ｇに見られるようにVCC−VGS
（VGSはMOS２５、MOS素子１５，１６のゲート
電圧）が得られる。したがつて、MOS素子１５，
１６に合つたゲート電圧で駆動でき、かつMOS
素子１５，１６のゲート電圧が温度や電源電圧等
の変動によつて変化してもMOS２５のゲート電
圧も同様に変化するので前述のゲート駆動振幅が
温度等の影響を受けなくできる。なお、この駆動
手段にはこれらの他に温度等による影響を除去す
るのにMOS２３と５２、MOS２４と５２、トラ
ンジスタ３１と３２、トランジスタ４１と４２の
ようにペア構成で対処している。
５を介して接続されるため、差動増幅対の出力に
は第５図のｆ，ｇに見られるようにVCC−VGS
（VGSはMOS２５、MOS素子１５，１６のゲート
電圧）が得られる。したがつて、MOS素子１５，
１６に合つたゲート電圧で駆動でき、かつMOS
素子１５，１６のゲート電圧が温度や電源電圧等
の変動によつて変化してもMOS２５のゲート電
圧も同様に変化するので前述のゲート駆動振幅が
温度等の影響を受けなくできる。なお、この駆動
手段にはこれらの他に温度等による影響を除去す
るのにMOS２３と５２、MOS２４と５２、トラ
ンジスタ３１と３２、トランジスタ４１と４２の
ようにペア構成で対処している。
また、発振周波数Oのスイツチング特性の向
上には、MOS素子１５，１６のオン抵抗Ronの
値が重要なポイントとなり、次のような制限条件
を満足することが必要になる。
上には、MOS素子１５，１６のオン抵抗Ronの
値が重要なポイントとなり、次のような制限条件
を満足することが必要になる。
(1) 例えば、利得段のトランジスタ１１又は１２
がオフからオンに完全に反転するためのトリガ
条件を2IORonVd／２に考える。
がオフからオンに完全に反転するためのトリガ
条件を2IORonVd／２に考える。
(2) トランジスタ１１又は１２のコレクタの寄生
容量CSを考えると、トランジスタ１１又は１
２のコレクタが電源電圧にプルアツプされるた
めの時定数の条件を、Ron・CS＜１／8Oと考
える。
容量CSを考えると、トランジスタ１１又は１
２のコレクタが電源電圧にプルアツプされるた
めの時定数の条件を、Ron・CS＜１／8Oと考
える。
したがつて、両者の境界条件から求めたRonは
第６図のようになる。この図からは、２つの曲線
ではさまれた部分にRonのあること、Ronは発振
周波数Oにより変動することが云える。これら
を対策した回路構成は第４図に示したように、制
御端子３に印加された制御電圧に対応した電流
IOにリンクした定電流を電圧制御電流源２７ａ，
２８ａ，３６，４６及び５５に供給することであ
る。特に、電圧制御電流２７ａ，２８ａ，５５と
電圧制御電流３６，４６の電流比率は１：２が好
ましい。
第６図のようになる。この図からは、２つの曲線
ではさまれた部分にRonのあること、Ronは発振
周波数Oにより変動することが云える。これら
を対策した回路構成は第４図に示したように、制
御端子３に印加された制御電圧に対応した電流
IOにリンクした定電流を電圧制御電流源２７ａ，
２８ａ，３６，４６及び５５に供給することであ
る。特に、電圧制御電流２７ａ，２８ａ，５５と
電圧制御電流３６，４６の電流比率は１：２が好
ましい。
このようにして、電圧制御発振器を広い範囲に
わたつて良好に動作されることができる。
わたつて良好に動作されることができる。
また、第１図、第４図に示した本発明の実施例
では直列に接続されたトランジスタの段数が少な
いので低電圧電源を用いても安定に動作できる。
では直列に接続されたトランジスタの段数が少な
いので低電圧電源を用いても安定に動作できる。
また、本発明の他の一実施例として第４図のト
ランジスタ３３、抵抗３４，３５の代わりに、抵
抗を用い、その電圧降下でゲート駆動振幅を得る
こともできる。
ランジスタ３３、抵抗３４，３５の代わりに、抵
抗を用い、その電圧降下でゲート駆動振幅を得る
こともできる。
また、能動素子としてMOS素子を用いたが、
他の半導体素子を代わりに使用することもでき
る。
他の半導体素子を代わりに使用することもでき
る。
本発明によれば、エミツタ結合マルチバイブレ
ータ形電圧制御発振器の負荷抵抗をスイツチに代
えて、スイツチをクランプダイオードが不導通の
ときオンにすることにより、高周波におけるトラ
ンジスタのベース電流の変動が除去でき、またク
ランプダイオードが導通のときオフにすることに
より、低周波まで発振できるので、広い範囲にわ
たつて良好な動作を行うことができる効果があ
る。
ータ形電圧制御発振器の負荷抵抗をスイツチに代
えて、スイツチをクランプダイオードが不導通の
ときオンにすることにより、高周波におけるトラ
ンジスタのベース電流の変動が除去でき、またク
ランプダイオードが導通のときオフにすることに
より、低周波まで発振できるので、広い範囲にわ
たつて良好な動作を行うことができる効果があ
る。
また、スイツチのオン時の抵抗を発振周波数に
連動できるので発振周波数のスイツチング特性の
向上を図ることができる。
連動できるので発振周波数のスイツチング特性の
向上を図ることができる。
また、電圧制御発振器の構成で直列段数が少な
いので低電圧電源で動作することができる。
いので低電圧電源で動作することができる。
第１図は本発明の電圧制御発振器の一実施例を
示す回路、第２図は第１図においてスイツチとし
て用いたMOSの特性図、第３図は第１図の各部
の動作波形を示す図、第４図は本発明の電圧制御
侵振器のほかの一実施例を示す回路図、第５図は
第４図の各部の動作波形を示す図、第６図は制限
条件をグラフ化した図である。 １……第１の出力端子、２……第２の出力端
子、３……制御端子、４……電源端子、１１，１
２，２１，２２……トランジスタ、１３，１４…
…クランプダイオード、１５，１６……MOS素
子、１７，１８……電圧制御電流源、１９……タ
イミング容量、２７，２８……定電流源、２３，
２４，２５，５２……MOS、２７ａ，２８ａ，
３６，４６，５５……電圧制御電流源、３４，３
５，４４，４５，５３，５４……抵抗、３１，３
２，３３，４１，４２，４３……トランジスタ。
示す回路、第２図は第１図においてスイツチとし
て用いたMOSの特性図、第３図は第１図の各部
の動作波形を示す図、第４図は本発明の電圧制御
侵振器のほかの一実施例を示す回路図、第５図は
第４図の各部の動作波形を示す図、第６図は制限
条件をグラフ化した図である。 １……第１の出力端子、２……第２の出力端
子、３……制御端子、４……電源端子、１１，１
２，２１，２２……トランジスタ、１３，１４…
…クランプダイオード、１５，１６……MOS素
子、１７，１８……電圧制御電流源、１９……タ
イミング容量、２７，２８……定電流源、２３，
２４，２５，５２……MOS、２７ａ，２８ａ，
３６，４６，５５……電圧制御電流源、３４，３
５，４４，４５，５３，５４……抵抗、３１，３
２，３３，４１，４２，４３……トランジスタ。
Claims (1)
- 【特許請求の範囲】 １ トランジスタからなる一対の利得段と、前記
トランジスタの各コレクタに、並列接続した負荷
用の抵抗とダイオードを直列接続し、前記各トラ
ンジスタのエミツタに外部からの電圧制御信号に
よつて定電流流を供給する電圧制御電流源を接続
し、前記利得段のトランジスタのエミツタ間をコ
ンデンサで接続したエミツタ結合マルチバイブレ
ータ型の電圧制御発振器において、前記負荷抵抗
にスイツチング素子を用いて、前記スイツチング
素子及び前記トランジスタのオンオフ動作信号
を、前記一対の利得段に交叉結合した一対のエミ
ツタフオロアバツフア段の出力により得ることを
特徴とするエミツタ結合マルチバイブレータ形の
電圧制御発振器。 ２ 特許請求の範囲第１項記載の電圧制御発振器
において、前記電圧制御発振器の各出力端子と電
源端子の間にそれぞれレベルシフト用の能動素子
を介して正相側負荷のみ抵抗を有する非反転構成
の差動増幅器を設け、前記差動増幅器の出力を前
記スイツチング素子のゲート電極に交叉結合した
ことを特徴とするエミツタ結合マルチバイブレー
タ形の電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP344786A JPS62163412A (ja) | 1986-01-13 | 1986-01-13 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP344786A JPS62163412A (ja) | 1986-01-13 | 1986-01-13 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62163412A JPS62163412A (ja) | 1987-07-20 |
| JPH0428170B2 true JPH0428170B2 (ja) | 1992-05-13 |
Family
ID=11557589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP344786A Granted JPS62163412A (ja) | 1986-01-13 | 1986-01-13 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62163412A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2553692B2 (ja) * | 1989-03-03 | 1996-11-13 | 株式会社日立製作所 | クロック発生装置及び周波数ー電流変換回路 |
| JPH04129317A (ja) * | 1990-09-20 | 1992-04-30 | Nec Ic Microcomput Syst Ltd | 発振回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS546443A (en) * | 1977-06-16 | 1979-01-18 | Sharp Corp | Voltage control oscillation circuit |
| JPS60128709A (ja) * | 1983-12-16 | 1985-07-09 | Hitachi Ltd | 電圧制御発振回路 |
-
1986
- 1986-01-13 JP JP344786A patent/JPS62163412A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS546443A (en) * | 1977-06-16 | 1979-01-18 | Sharp Corp | Voltage control oscillation circuit |
| JPS60128709A (ja) * | 1983-12-16 | 1985-07-09 | Hitachi Ltd | 電圧制御発振回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62163412A (ja) | 1987-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9231570B2 (en) | Fast voltage level shifter circuit | |
| US4274014A (en) | Switched current source for current limiting complementary symmetry inverter | |
| EP0431067A1 (en) | Temperature stable oscillator | |
| JPS5812764B2 (ja) | オンドホシヨウケイエミツタケツゴウマルチバイブレ−タカイロ | |
| KR900005552B1 (ko) | 전류미러회로 | |
| US3124758A (en) | Transistor switching circuit responsive in push-pull | |
| JPH0766643A (ja) | 電圧−電流変換器 | |
| JPH0428170B2 (ja) | ||
| KR860009555A (ko) | 저전압 디지탈 투 아날로그 변환기용 입력레벨 시프트 회로 | |
| JPS5938773B2 (ja) | レベルシフト回路 | |
| US7372315B2 (en) | Switching circuit using semiconductor switching element | |
| JP2722776B2 (ja) | 出力電圧制御回路 | |
| US4825178A (en) | Oscillator with noise rejection and square wave output | |
| JPH10145221A (ja) | 出力回路装置 | |
| JPS592433A (ja) | サンプル回路 | |
| JPH0856128A (ja) | 演算増幅器 | |
| JP2734426B2 (ja) | レベル変換回路 | |
| KR940003081Y1 (ko) | 차동증폭기 | |
| JPS5936423A (ja) | 電流切り換え回路 | |
| US4476444A (en) | Power amplifier circuit | |
| KR790002005B1 (ko) | 펄스폭 피변조신호 증폭회로 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| SU458952A1 (ru) | Транзисторный переключатель | |
| SU414703A1 (ja) | ||
| JP3074963B2 (ja) | 信号切り替え回路 |