JPH04278647A - 自己診断システム - Google Patents
自己診断システムInfo
- Publication number
- JPH04278647A JPH04278647A JP6553391A JP6553391A JPH04278647A JP H04278647 A JPH04278647 A JP H04278647A JP 6553391 A JP6553391 A JP 6553391A JP 6553391 A JP6553391 A JP 6553391A JP H04278647 A JPH04278647 A JP H04278647A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- self
- diagnosis
- child
- diagnostic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 claims abstract description 10
- 230000002093 peripheral effect Effects 0.000 claims abstract description 5
- 230000004044 response Effects 0.000 claims abstract description 4
- 238000004092 self-diagnosis Methods 0.000 claims description 21
- 230000010365 information processing Effects 0.000 claims description 2
- 238000000034 method Methods 0.000 description 10
- 238000012795 verification Methods 0.000 description 6
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000013524 data verification Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明は自己診断システムに関し、特にマ
イクロプロセッサを用いた制御系回路における自己診断
システムに関する。
イクロプロセッサを用いた制御系回路における自己診断
システムに関する。
【０００２】
【従来技術】従来の制御系の自己診断システムでは、プ
ロセッサが、自己の保有するＲＯＭに対して、データの
チェック・サム照合を行い、ＲＡＭに対して、書込み／
読出しチェックを行い、その結果としてＯＫ（良）又は
ＮＧ（否）を表示するだけであった。
ロセッサが、自己の保有するＲＯＭに対して、データの
チェック・サム照合を行い、ＲＡＭに対して、書込み／
読出しチェックを行い、その結果としてＯＫ（良）又は
ＮＧ（否）を表示するだけであった。
【０００３】すなわち、従来の自己診断システムでは、
プロセッサ周辺回路のうち、メモリ部のみのチェックし
か行われておらず、また診断結果も良／否判定のみであ
った。そのため、プロセッサが複数個含まれ、入出力ポ
ートを備える大規模な制御回路の場合には、回路内の自
己診断率が低下し、また、不良箇所の特定ができないと
いう欠点があった。また、そのため、製品出荷検査時に
、多大な工数を要するという欠点もあった。
プロセッサ周辺回路のうち、メモリ部のみのチェックし
か行われておらず、また診断結果も良／否判定のみであ
った。そのため、プロセッサが複数個含まれ、入出力ポ
ートを備える大規模な制御回路の場合には、回路内の自
己診断率が低下し、また、不良箇所の特定ができないと
いう欠点があった。また、そのため、製品出荷検査時に
、多大な工数を要するという欠点もあった。
【０００４】
【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的は複数のプロセッ
サから構成される大規模な制御回路においてより有効な
診断を行うことができる自己診断システムを提供するこ
とである。
ためになされたものであり、その目的は複数のプロセッ
サから構成される大規模な制御回路においてより有効な
診断を行うことができる自己診断システムを提供するこ
とである。
【０００５】
【発明の構成】本発明による自己診断システムは、親プ
ロセッサに接続された複数の子プロセッサを含んで構成
される情報処理装置における自己診断システムであって
、前記子プロセッサ毎に設けられ前記親プロセッサから
の指令に応答して自プロセッサに接続されているメモリ
及び入出力ポート等の全周辺回路の診断を行う診断手段
と、この診断手段による診断結果を前記親プロセッサに
通知する通知手段と、この通知された診断結果を告知す
る告知手段とを有することを特徴とする。
ロセッサに接続された複数の子プロセッサを含んで構成
される情報処理装置における自己診断システムであって
、前記子プロセッサ毎に設けられ前記親プロセッサから
の指令に応答して自プロセッサに接続されているメモリ
及び入出力ポート等の全周辺回路の診断を行う診断手段
と、この診断手段による診断結果を前記親プロセッサに
通知する通知手段と、この通知された診断結果を告知す
る告知手段とを有することを特徴とする。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明による自己診断システムの一
実施例の構成を示すブロック図である。図において、本
発明の一実施例による自己診断システムは、親プロセッ
サ１１と、これに接続された２台の子プロセッサ２１及
び３１とを含んで構成される制御回路に適用した場合が
示されている。
実施例の構成を示すブロック図である。図において、本
発明の一実施例による自己診断システムは、親プロセッ
サ１１と、これに接続された２台の子プロセッサ２１及
び３１とを含んで構成される制御回路に適用した場合が
示されている。
【０００８】まず、親プロセッサ１１には、ＲＯＭ１２
及びＲＡＭ１３が接続されている他、スイッチ１４及び
表示器１５が接続されている。
及びＲＡＭ１３が接続されている他、スイッチ１４及び
表示器１５が接続されている。
【０００９】また、子プロセッサ２１には、ＲＯＭ２２
及びＲＡＭ２３の他、パラレル出力ポート２４、パラレ
ル入力ポート２５及びセレクタである折返し回路２６が
接続されている。
及びＲＡＭ２３の他、パラレル出力ポート２４、パラレ
ル入力ポート２５及びセレクタである折返し回路２６が
接続されている。
【００１０】さらにまた、子プロセッサ３１には、ＲＯ
Ｍ３２及びＲＡＭ３３の他、シリアル入出力ポート３４
、シリアル出力ドライバ３５、シリアル入力レシーバ３
６及びスイッチであるシリアル入出力折返し回路３７が
接続されている。
Ｍ３２及びＲＡＭ３３の他、シリアル入出力ポート３４
、シリアル出力ドライバ３５、シリアル入力レシーバ３
６及びスイッチであるシリアル入出力折返し回路３７が
接続されている。
【００１１】かかる構成において、親プロセッサ１１は
、自己診断開始スイッチ１４からの信号を検出すると、
子プロセッサ２１，３１に対し、自己診断要求コマンド
を送る。それと同時に、自己の保有するＲＯＭ１２につ
いてのチェックサム照合、ＲＡＭ１３についての任意の
データの読み書き照合チェックに入る。
、自己診断開始スイッチ１４からの信号を検出すると、
子プロセッサ２１，３１に対し、自己診断要求コマンド
を送る。それと同時に、自己の保有するＲＯＭ１２につ
いてのチェックサム照合、ＲＡＭ１３についての任意の
データの読み書き照合チェックに入る。
【００１２】子プロセッサ２１，３１は、自己診断要求
コマンドを受取ると、夫々保有するＲＯＭ２２，３２の
チェックサム、ＲＡＭ２３，３３の読み書き照合チェッ
クを行う。次に、子プロセッサ２１，３１は、入出力折
返し回路２６，３７を折返し状態に設定した上で、出力
ポート２４，３４から任意のコードを出力し、入力ポー
ト２５，３４で折返ってくるコードを確認する。なお、
シリアル入出力の場合は、こわれやすいドライバ３５，
レシーバ３６の外側に、折返し回路を置き、障害検出可
能率を高くしている。
コマンドを受取ると、夫々保有するＲＯＭ２２，３２の
チェックサム、ＲＡＭ２３，３３の読み書き照合チェッ
クを行う。次に、子プロセッサ２１，３１は、入出力折
返し回路２６，３７を折返し状態に設定した上で、出力
ポート２４，３４から任意のコードを出力し、入力ポー
ト２５，３４で折返ってくるコードを確認する。なお、
シリアル入出力の場合は、こわれやすいドライバ３５，
レシーバ３６の外側に、折返し回路を置き、障害検出可
能率を高くしている。
【００１３】自己の回路内の障害診断を終えた各子プロ
セッサは、その障害部分の内容を含む詳細を、親プロセ
ッサ１１に返答する。すると、親プロセッサ１１は、自
己のＲＯＭ／ＲＡＭチェックの結果と合わせて、表示器
１５に結果を表示する。
セッサは、その障害部分の内容を含む詳細を、親プロセ
ッサ１１に返答する。すると、親プロセッサ１１は、自
己のＲＯＭ／ＲＡＭチェックの結果と合わせて、表示器
１５に結果を表示する。
【００１４】また、一定時間内に子プロセッサからの返
答がない場合は、親プロセッサ１１はその子プロセッサ
自身の障害と判断し、表示器１５に表示する。なお、障
害の表示はＩＣ番号レベルで行う。
答がない場合は、親プロセッサ１１はその子プロセッサ
自身の障害と判断し、表示器１５に表示する。なお、障
害の表示はＩＣ番号レベルで行う。
【００１５】次に、以上の診断動作手順について図２〜
図４を用いて説明する。
図４を用いて説明する。
【００１６】まず、子プロセッサにおける診断動作手順
について説明する。図２は、子プロセッサにおける診断
動作手順を示すフローチャートである。子プロセッサに
おいて、後述する親プロセッサからの自己診断命令を受
信すると（ステップ２０１ ）、まず最初にＲＯＭのチ
ェックサムの照合を行う（ステップ２０２ ）。
について説明する。図２は、子プロセッサにおける診断
動作手順を示すフローチャートである。子プロセッサに
おいて、後述する親プロセッサからの自己診断命令を受
信すると（ステップ２０１ ）、まず最初にＲＯＭのチ
ェックサムの照合を行う（ステップ２０２ ）。
【００１７】その照合の結果、ＯＫであれば今度はＲＡ
Ｍの書込み読出しチェックを行う（ステップ２０３ →
２０５ ）。そうでない場合は、ＲＯＭのＮＧフラグを
ＯＮにした後、ＲＡＭの書込み読出しチェックを行う（
ステップ２０３ →２０４ →２０５ ）。
Ｍの書込み読出しチェックを行う（ステップ２０３ →
２０５ ）。そうでない場合は、ＲＯＭのＮＧフラグを
ＯＮにした後、ＲＡＭの書込み読出しチェックを行う（
ステップ２０３ →２０４ →２０５ ）。
【００１８】その書込み読出しチェックの結果、ＯＫで
あれば今度はパラレルポートの入出力チェックを行う（
ステップ２０６ →２０８ ）。そうでない場合は、Ｒ
ＡＭのＮＧフラグをＯＮにした後、パラレルポートの入
出力チェックを行う（ステップ２０６ →２０７ →２
０８ ）。
あれば今度はパラレルポートの入出力チェックを行う（
ステップ２０６ →２０８ ）。そうでない場合は、Ｒ
ＡＭのＮＧフラグをＯＮにした後、パラレルポートの入
出力チェックを行う（ステップ２０６ →２０７ →２
０８ ）。
【００１９】その入出力チェックの結果、ＯＫであれば
今度はシリアルポートの入出力チェックを行う（ステッ
プ２０９ →２１１ ）。そうでない場合は、パラレル
ポートのＮＧフラグをＯＮにした後、シリアルポートの
入出力チェックを行う（ステップ２０９→２１０ →２
１１ ）。
今度はシリアルポートの入出力チェックを行う（ステッ
プ２０９ →２１１ ）。そうでない場合は、パラレル
ポートのＮＧフラグをＯＮにした後、シリアルポートの
入出力チェックを行う（ステップ２０９→２１０ →２
１１ ）。
【００２０】その入出力チェックの結果、ＯＫであれば
ＮＧフラグが１つでもＯＮか否かが判断される（ステッ
プ２１２ →２１４）。そうでない場合は、シリアルポ
ートのＮＧフラグをＯＮにした後、ＮＧフラグが１つで
もＯＮか否かが判断される（ステップ２１２ →２１３
→２１４ ）。
ＮＧフラグが１つでもＯＮか否かが判断される（ステッ
プ２１２ →２１４）。そうでない場合は、シリアルポ
ートのＮＧフラグをＯＮにした後、ＮＧフラグが１つで
もＯＮか否かが判断される（ステップ２１２ →２１３
→２１４ ）。
【００２１】ＮＧフラグが１つでもＯＮのときは、ＮＧ
フラグの立っているＩＣの番号を親プロセッサに報告す
る（ステップ２１４ →２１６ ）。一方、ＮＧフラグ
が１つもＯＮでないときは、全てＯＫである旨を親プロ
セッサに報告する（ステップ２１４ →２１５ ）。
フラグの立っているＩＣの番号を親プロセッサに報告す
る（ステップ２１４ →２１６ ）。一方、ＮＧフラグ
が１つもＯＮでないときは、全てＯＫである旨を親プロ
セッサに報告する（ステップ２１４ →２１５ ）。
【００２２】次に、親プロセッサにおける診断動作手順
について説明する。図３及び図４は、親プロセッサにお
ける診断動作手順を示すフローチャートである。
について説明する。図３及び図４は、親プロセッサにお
ける診断動作手順を示すフローチャートである。
【００２３】図３において、オペレータ等の操作により
自己診断スイッチをＯＮすると、親プロセッサはこれを
検出する（ステップ３０１ ）。その後、前述のように
全ての子プロセッサに対して自己診断命令を通知する（
ステップ３０２ ）。
自己診断スイッチをＯＮすると、親プロセッサはこれを
検出する（ステップ３０１ ）。その後、前述のように
全ての子プロセッサに対して自己診断命令を通知する（
ステップ３０２ ）。
【００２４】自己診断命令の通知を行った後、子プロセ
ッサからの報告についての報告待ちタイマをスタートさ
せる（ステップ３０３ ）。
ッサからの報告についての報告待ちタイマをスタートさ
せる（ステップ３０３ ）。
【００２５】子プロセッサにおいて前述の診断動作が行
われている間、親プロセッサ自身も自己診断を行う。ま
ず最初に、自分に接続されているＲＯＭのチェックサム
の照合を行う（ステップ３０４ ）。
われている間、親プロセッサ自身も自己診断を行う。ま
ず最初に、自分に接続されているＲＯＭのチェックサム
の照合を行う（ステップ３０４ ）。
【００２６】その照合の結果、ＯＫであれば今度はＲＡ
Ｍの書込み読出しチェックを行う（ステップ３０５ →
３０７ ）。そうでない場合は、ＲＯＭのＮＧフラグを
ＯＮにした後、ＲＡＭの書込み読出しチェックを行う（
ステップ３０５ →３０６ →３０７ ）。
Ｍの書込み読出しチェックを行う（ステップ３０５ →
３０７ ）。そうでない場合は、ＲＯＭのＮＧフラグを
ＯＮにした後、ＲＡＭの書込み読出しチェックを行う（
ステップ３０５ →３０６ →３０７ ）。
【００２７】その書込み読出しチェックの結果、ＯＫで
あれば図４に移り、各子プロセッサからの報告受信動作
を行う（ステップ３０８ →３１０ ）。そうでない場
合は、ＲＡＭのＮＧフラグをＯＮにした後、図４に移り
、各子プロセッサからの報告受信動作を行う（ステップ
３０８ →３０９ →３１０ ）。この報告受信動作は
上述の報告待ちタイマがタイムアウトとなるまで行われ
る（ステップ３１０ →３１１ →３１０ …）。
あれば図４に移り、各子プロセッサからの報告受信動作
を行う（ステップ３０８ →３１０ ）。そうでない場
合は、ＲＡＭのＮＧフラグをＯＮにした後、図４に移り
、各子プロセッサからの報告受信動作を行う（ステップ
３０８ →３０９ →３１０ ）。この報告受信動作は
上述の報告待ちタイマがタイムアウトとなるまで行われ
る（ステップ３１０ →３１１ →３１０ …）。
【００２８】報告待ちタイマがタイムアウトとなったと
き、全ての子プロセッサから報告があったかどうかが判
定される（ステップ３１２ ）。未報告の子プロセッサ
については、その子プロセッサのＮＧフラグをＯＮにす
る（ステップ３１２ →３１３ ）。
き、全ての子プロセッサから報告があったかどうかが判
定される（ステップ３１２ ）。未報告の子プロセッサ
については、その子プロセッサのＮＧフラグをＯＮにす
る（ステップ３１２ →３１３ ）。
【００２９】最後に、ＮＧフラグが１つでもＯＮになっ
ていれば、“ＮＧ．ＦＡＩＬＥＤ ＩＣ＝△△”等
のメッセージとして、ＮＧフラグの立っているＩＣ番号
を表示器に表示する（ステップ３１４ →３１５ ）。 一方、ＮＧフラグが１つもＯＮになっていなければ、“
ＮＯ ＰＲＯＢＬＥＭ”等のメッセージを、表示器に表
示するのである（ステップ３１４→３１６ ）。
ていれば、“ＮＧ．ＦＡＩＬＥＤ ＩＣ＝△△”等
のメッセージとして、ＮＧフラグの立っているＩＣ番号
を表示器に表示する（ステップ３１４ →３１５ ）。 一方、ＮＧフラグが１つもＯＮになっていなければ、“
ＮＯ ＰＲＯＢＬＥＭ”等のメッセージを、表示器に表
示するのである（ステップ３１４→３１６ ）。
【００３０】このように、表示器に診断結果が表示され
、さらに不良箇所までも認識できるため、その後の処理
が容易となるのである。
、さらに不良箇所までも認識できるため、その後の処理
が容易となるのである。
【００３１】なお、本発明はマスタ・スレーブ方式、マ
ルチプロセッサ方式等複数のプロセッサを含む制御回路
の診断について広く適用できることは明らかである。
ルチプロセッサ方式等複数のプロセッサを含む制御回路
の診断について広く適用できることは明らかである。
【００３２】
【発明の効果】以上説明したように本発明は、複数のマ
イクロプロセッサから構成される大規模な制御回路にお
いて、全てのプロセッサ及びＲＯＭ，ＲＡＭ，入出力ポ
ート並びにドライバ，レシーバ等の周辺回路についても
回路障害の診断をするので、出荷検査時や不具合修理時
における工数を削除し、対象となる制御回路内の全ての
部品を診断でき、機器の信頼性を著しく向上できるとい
う効果がある。
イクロプロセッサから構成される大規模な制御回路にお
いて、全てのプロセッサ及びＲＯＭ，ＲＡＭ，入出力ポ
ート並びにドライバ，レシーバ等の周辺回路についても
回路障害の診断をするので、出荷検査時や不具合修理時
における工数を削除し、対象となる制御回路内の全ての
部品を診断でき、機器の信頼性を著しく向上できるとい
う効果がある。
【図１】本発明の実施例による自己診断システムの構成
を示すブロック図である。
を示すブロック図である。
【図２】子プロセッサにおける診断動作手順を示すフロ
ーチャートである。
ーチャートである。
【図３】親プロセッサにおける診断動作手順を示すフロ
ーチャートである。
ーチャートである。
【図４】親プロセッサにおける診断動作手順を示すフロ
ーチャートである。
ーチャートである。
１１ 親プロセッサ
１２，２２，３２ ＲＯＭ
１３，２３，３３ ＲＡＭ
１５ 表示器
Claims (1)
- 【請求項１】 親プロセッサに接続された複数の子プ
ロセッサを含んで構成される情報処理装置における自己
診断システムであって、前記子プロセッサ毎に設けられ
前記親プロセッサからの指令に応答して自プロセッサに
接続されているメモリ及び入出力ポート等の全周辺回路
の診断を行う診断手段と、この診断手段による診断結果
を前記親プロセッサに通知する通知手段と、この通知さ
れた診断結果を告知する告知手段とを有することを特徴
とする自己診断システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6553391A JPH04278647A (ja) | 1991-03-06 | 1991-03-06 | 自己診断システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6553391A JPH04278647A (ja) | 1991-03-06 | 1991-03-06 | 自己診断システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04278647A true JPH04278647A (ja) | 1992-10-05 |
Family
ID=13289748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6553391A Pending JPH04278647A (ja) | 1991-03-06 | 1991-03-06 | 自己診断システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04278647A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001202129A (ja) * | 2000-01-21 | 2001-07-27 | Denso Corp | 車載制御ユニットの検査方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6345659A (ja) * | 1986-08-13 | 1988-02-26 | Nec Corp | 周辺装置制御ｉｏプロセツサ |
-
1991
- 1991-03-06 JP JP6553391A patent/JPH04278647A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6345659A (ja) * | 1986-08-13 | 1988-02-26 | Nec Corp | 周辺装置制御ｉｏプロセツサ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001202129A (ja) * | 2000-01-21 | 2001-07-27 | Denso Corp | 車載制御ユニットの検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4919443B2 (ja) | 電子価格ラベル | |
| JP3875428B2 (ja) | ネットワーク診断装置、ネットワーク診断方法及びネットワークシステム | |
| JP2958024B2 (ja) | 電子機器の製造及び検査方法 | |
| JPH04278647A (ja) | 自己診断システム | |
| JP2003027981A (ja) | 車両用故障診断装置 | |
| CN112306038B (zh) | 一种检测方法、检测装置及诊断设备 | |
| JPS5824812B2 (ja) | 入出力装置管理方式 | |
| JPH08278924A (ja) | アダプタ診断システム | |
| JP2800975B2 (ja) | 車両用コントロールユニットの診断装置 | |
| JP2639103B2 (ja) | 自動車用電子制御装置の故障診断装置 | |
| JP3057539B2 (ja) | 通信エミュレータ装置 | |
| JP3326546B2 (ja) | コンピュータシステムの故障検知方法 | |
| KR101856065B1 (ko) | Obd 테스트 장치 및 방법 | |
| JP2767820B2 (ja) | 異常監視部の診断装置 | |
| JP2578186B2 (ja) | 故障検出回路の診断方式 | |
| CN118003882A (zh) | 车辆仪表系统的控制方法、系统和电子设备及存储介质 | |
| JP2000065692A (ja) | メモリの故障診断装置 | |
| JPS6111802Y2 (ja) | ||
| CN117519113A (zh) | 车载故障诊断系统的可靠性测试用例设计方法及装置 | |
| CN116945900A (zh) | 一种车辆指示灯的显示方法 | |
| JPH0249576Y2 (ja) | ||
| JPH0329832A (ja) | 車両用故障診断装置 | |
| JPH04188337A (ja) | システム初期化における故障処理方法 | |
| JPH0620183A (ja) | 状態表示装置のテスト方式 | |
| JPH06250945A (ja) | プロトコル検査機能付シミュレーション装置 |