JPH04274521A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH04274521A JPH04274521A JP5842791A JP5842791A JPH04274521A JP H04274521 A JPH04274521 A JP H04274521A JP 5842791 A JP5842791 A JP 5842791A JP 5842791 A JP5842791 A JP 5842791A JP H04274521 A JPH04274521 A JP H04274521A
- Authority
- JP
- Japan
- Prior art keywords
- address
- register
- microinstruction
- control
- microprogram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 9
- 230000003252 repetitive effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【技術分野】本発明は情報処理装置に関し、特にマイク
ロプログラムの制御の下で動作する情報処理装置に関す
る。
ロプログラムの制御の下で動作する情報処理装置に関す
る。
【０００２】
【従来技術】マイクロプログラムの制御の下で動作する
従来の情報処理装置において、同一動作をある定められ
た回数実行する場合、異なるアドレスのマイクロ命令が
読出され、そのマイクロ命令により装置の動作は制御さ
れていた。
従来の情報処理装置において、同一動作をある定められ
た回数実行する場合、異なるアドレスのマイクロ命令が
読出され、そのマイクロ命令により装置の動作は制御さ
れていた。
【０００３】この装置の一例について図面を参照して説
明する。
明する。
【０００４】図７を参照すると、命令の第１サイクルで
は、信号線１００ を介して転送されたアドレスはアド
レスレジスタ２に格納されている。このアドレスレジス
タ２からのアドレスは制御記憶３の記憶位置を指示しマ
イクロ命令を読出す。読出されたマイクロ命令における
制御信号は信号線３００ を介して出力され第１サイク
ルの制御が行われる。
は、信号線１００ を介して転送されたアドレスはアド
レスレジスタ２に格納されている。このアドレスレジス
タ２からのアドレスは制御記憶３の記憶位置を指示しマ
イクロ命令を読出す。読出されたマイクロ命令における
制御信号は信号線３００ を介して出力され第１サイク
ルの制御が行われる。
【０００５】また、読出されたマイクロ命令は、制御記
憶３の次のサイクル、すなわち第２サイクルの制御用マ
イクロ命令読出アドレスを含んでいる。このアドレスは
信号線６００ を介してアドレスレジスタ２に格納され
る。
憶３の次のサイクル、すなわち第２サイクルの制御用マ
イクロ命令読出アドレスを含んでいる。このアドレスは
信号線６００ を介してアドレスレジスタ２に格納され
る。
【０００６】第２サイクルでは、第１サイクルでアドレ
スレジスタ２に格納されたアドレスに従い、制御記憶３
からマイクロ命令が読出される。読出されたマイクロ命
令に基づいて情報処理装置の制御が行われる。
スレジスタ２に格納されたアドレスに従い、制御記憶３
からマイクロ命令が読出される。読出されたマイクロ命
令に基づいて情報処理装置の制御が行われる。
【０００７】図６および図７を参照すると、従来の情報
処理装置が同一の動作を繰返し行なおうとする場合、第
２のサイクルの動作を繰返して必要回数実行しなければ
ならない。しかしながら、このような同一動作の繰返し
であっても、次マイクロ命令の分岐アドレスが異なるた
め、繰返し動作分のマイクロ命令数が必要とされる。こ
のため、マイクロプログラムのステップ数が増大すると
いう欠点がある。
処理装置が同一の動作を繰返し行なおうとする場合、第
２のサイクルの動作を繰返して必要回数実行しなければ
ならない。しかしながら、このような同一動作の繰返し
であっても、次マイクロ命令の分岐アドレスが異なるた
め、繰返し動作分のマイクロ命令数が必要とされる。こ
のため、マイクロプログラムのステップ数が増大すると
いう欠点がある。
【０００８】
【発明の目的】本発明の目的は、マイクロプログラムの
ステップ数を削減できるようにした情報処理装置を提供
することにある。
ステップ数を削減できるようにした情報処理装置を提供
することにある。
【０００９】
【発明の構成】本発明の第１の装置は、マイクロプログ
ラム制御により設定可能なデータを加算または減算する
計数手段と、この計数手段の出力と定数とを比較する比
較手段と、この比較手段の出力によりマイクロプログラ
ムの実行アドレスを選択するアドレス選択手段とを含む
。
ラム制御により設定可能なデータを加算または減算する
計数手段と、この計数手段の出力と定数とを比較する比
較手段と、この比較手段の出力によりマイクロプログラ
ムの実行アドレスを選択するアドレス選択手段とを含む
。
【００１０】本発明の第２の装置は、マイクロプログラ
ムの制御によりデータに加算または減算する計数手段と
、処理命令の実行以前に記憶し、前記計数手段の出力を
読出しアドレスとするマイクロ命令アドレス保持手段と
、このマイクロ命令アドレス保持手段からのアドレスで
指示された場所にマイクロ命令を記憶する制御記憶手段
とを含む。
ムの制御によりデータに加算または減算する計数手段と
、処理命令の実行以前に記憶し、前記計数手段の出力を
読出しアドレスとするマイクロ命令アドレス保持手段と
、このマイクロ命令アドレス保持手段からのアドレスで
指示された場所にマイクロ命令を記憶する制御記憶手段
とを含む。
【００１１】
【実施例】次に本発明の一実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１２】図１を参照すると、本発明の第１の実施例
である情報処理装置は、マイクロプログラムにより制御
され動作の残り回数を保持するレジスタ１，このレジス
タ１の値を−１する減算カウンタ１０，この減算カウン
タ１０の出力が“０”のとき“１”を出力する比較回路
２０を有している。
である情報処理装置は、マイクロプログラムにより制御
され動作の残り回数を保持するレジスタ１，このレジス
タ１の値を−１する減算カウンタ１０，この減算カウン
タ１０の出力が“０”のとき“１”を出力する比較回路
２０を有している。
【００１３】さらに装置は、マイクロプログラムを格納
する制御記憶３およびこの制御記憶３の読出アドレスを
格納するアドレスレジスタ２を含む。
する制御記憶３およびこの制御記憶３の読出アドレスを
格納するアドレスレジスタ２を含む。
【００１４】次に本発明の第１の実施例の動作について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００１５】図１，２および３を参照すると、命令の実
行開始前に信号線１００ を介してマイクロ命令読出ア
ドレスがアドレスレジスタ２に格納されている。
行開始前に信号線１００ を介してマイクロ命令読出ア
ドレスがアドレスレジスタ２に格納されている。
【００１６】命令の第１サイクルでは、このアドレスレ
ジスタ２からのアドレスで指示された制御記憶３の位置
からマイクロ命令が読出される。読出されたマイクロ命
令は、信号線３００ を介して装置内部に与えられ、情
報処理装置の動作を制御する。また、次マイクロ命令の
読出アドレスが信号線６００ を介してアドレスレジス
タ２に与えられる。これ以降は従来技術と同様な動作が
行われる。
ジスタ２からのアドレスで指示された制御記憶３の位置
からマイクロ命令が読出される。読出されたマイクロ命
令は、信号線３００ を介して装置内部に与えられ、情
報処理装置の動作を制御する。また、次マイクロ命令の
読出アドレスが信号線６００ を介してアドレスレジス
タ２に与えられる。これ以降は従来技術と同様な動作が
行われる。
【００１７】次に繰返し動作について詳細に説明する。
【００１８】図１，２および３を参照すると、繰返し動
作開始１サイクル前に読出されるマイクロ命令により、
信号線８００ を介して与えられるデータのレジスタ１
１の格納動作が指示される。この指示に応答して、信号
線８００ を介してレジスタ１に与えられた値「繰返し
回数−１」が格納される。このとき、アドレスレジスタ
２には、制御記憶３の次サイクルのアドレスが信号線６
００ を介して格納される。
作開始１サイクル前に読出されるマイクロ命令により、
信号線８００ を介して与えられるデータのレジスタ１
１の格納動作が指示される。この指示に応答して、信号
線８００ を介してレジスタ１に与えられた値「繰返し
回数−１」が格納される。このとき、アドレスレジスタ
２には、制御記憶３の次サイクルのアドレスが信号線６
００ を介して格納される。
【００１９】次サイクルから繰返しし動作が開始される
。繰返し動作中のマイクロ命令では以下の制御が行われ
る。
。繰返し動作中のマイクロ命令では以下の制御が行われ
る。
【００２０】（１）比較解答２０の出力信号が“０”な
らばアドレスレジスタ２の値が保持され、レジスタ１に
減算カウンタ１０の出力が信号線４００ を介して与え
られ格納される。
らばアドレスレジスタ２の値が保持され、レジスタ１に
減算カウンタ１０の出力が信号線４００ を介して与え
られ格納される。
【００２１】（２）比較回路２０の出力が“１”ならば
、レジスタ２に次サイクルの制御記憶３のアドレスが信
号線６００ を介して格納され、繰返し動作が終了する
。 以降、比較回路２０の出力が“０”ならば、“１”にな
るまで上述（１）の動作が繰返される。
、レジスタ２に次サイクルの制御記憶３のアドレスが信
号線６００ を介して格納され、繰返し動作が終了する
。 以降、比較回路２０の出力が“０”ならば、“１”にな
るまで上述（１）の動作が繰返される。
【００２２】次に本発明の第２の実施例について図面を
参照して詳細に説明する。
参照して詳細に説明する。
【００２３】図４を参照すると、本発明の第２の実施例
は、マイクロプログラムを格納する制御記憶３，この制
御記憶３の読出アドレスを格納するアドレスレジスタ２
，命令による制御記憶３の固有なアドレスシーケンスを
格納するメモリ５，このメモリ５の読出アドレスを指定
するアドレスレジスタ６を含む。
は、マイクロプログラムを格納する制御記憶３，この制
御記憶３の読出アドレスを格納するアドレスレジスタ２
，命令による制御記憶３の固有なアドレスシーケンスを
格納するメモリ５，このメモリ５の読出アドレスを指定
するアドレスレジスタ６を含む。
【００２４】さらに、第２の実施例は、メモリ５の出力
を入力として制御記憶３のアドレスシーケンスを０番地
から格納するバッファメモリ４およびこのバッファメモ
リ４の読出アドレスを指定するアドレスカウンタ１を備
えている。
を入力として制御記憶３のアドレスシーケンスを０番地
から格納するバッファメモリ４およびこのバッファメモ
リ４の読出アドレスを指定するアドレスカウンタ１を備
えている。
【００２５】次に本発明の第２の実施例の動作について
図面を参照して詳細に説明する。
図面を参照して詳細に説明する。
【００２６】図４を参照すると、命令の実行開始前に信
号線１００ を介してアドレスがアドレスレジスタ２に
格納されている。命令の第１サイクルでは、レジスタ２
からのアドレスで指定された制御記憶３の位置からマイ
クロ命令が読出され、制御が行なわれる。また第２サイ
クルのための制御記憶３の読出しアドレスが信号線６０
０ を介してアドレスレジスタ２に格納される。さらに
、信号線５００ を介してアドレスレジスタ６に命令開
始時にアドレスが格納され、そのアドレスを初期アドレ
スとしてメモリ５中のマイクロ命令アドレスが読出され
、バッファメモリ４への格納が開始される。以降、従来
技術と同様な動作が行なわれる。
号線１００ を介してアドレスがアドレスレジスタ２に
格納されている。命令の第１サイクルでは、レジスタ２
からのアドレスで指定された制御記憶３の位置からマイ
クロ命令が読出され、制御が行なわれる。また第２サイ
クルのための制御記憶３の読出しアドレスが信号線６０
０ を介してアドレスレジスタ２に格納される。さらに
、信号線５００ を介してアドレスレジスタ６に命令開
始時にアドレスが格納され、そのアドレスを初期アドレ
スとしてメモリ５中のマイクロ命令アドレスが読出され
、バッファメモリ４への格納が開始される。以降、従来
技術と同様な動作が行なわれる。
【００２７】第１サイクルに引続きメモリ５からバッフ
ァメモリ４に繰返し動作のアドレスが図５に示すような
フォーマットで格納され、最後にアドレスカウンタ１１
を初期値“０”にセットする。
ァメモリ４に繰返し動作のアドレスが図５に示すような
フォーマットで格納され、最後にアドレスカウンタ１１
を初期値“０”にセットする。
【００２８】なお、図５を参照すると、本発明の第２の
実施例での“１０１”は、繰返し動作のマイクロ命令の
アドレスであり、“１０２”は繰返し動作直後のマイク
ロ命令のアドレスである。
実施例での“１０１”は、繰返し動作のマイクロ命令の
アドレスであり、“１０２”は繰返し動作直後のマイク
ロ命令のアドレスである。
【００２９】次に繰返し動作について説明する。繰返し
動作中のマイクロ命令の制御の下で、アドレスカウンタ
１の値に“１”が加えられ、バッファメモリ４から信号
線１００ を介してアドレスレジスタ２にアドレスが与
えられる。
動作中のマイクロ命令の制御の下で、アドレスカウンタ
１の値に“１”が加えられ、バッファメモリ４から信号
線１００ を介してアドレスレジスタ２にアドレスが与
えられる。
【００３０】このような制御により、レジスタ２には４
サイクルの間“１０１”が保持され、このあと“１０２
”が格納される。すなわち、４サイクルの間、同一動作
が繰返され、次の動作に移る。
サイクルの間“１０１”が保持され、このあと“１０２
”が格納される。すなわち、４サイクルの間、同一動作
が繰返され、次の動作に移る。
【００３１】
【発明の効果】本発明は、繰返し動作の終了判定をハー
ドウェアで行い、繰返し動作中のマイクロ命令の実行ア
ドレスを固定することによりマイクロプログラムのステ
ップ数を削減できる。
ドウェアで行い、繰返し動作中のマイクロ命令の実行ア
ドレスを固定することによりマイクロプログラムのステ
ップ数を削減できる。
【図１】本発明の第１の実施例を示す図である。
【図２】本発明の第１の実施例の動作を説明するための
タイムチャートである。
タイムチャートである。
【図３】本発明の第１の実施例の動作を説明するための
フローチャートである。
フローチャートである。
【図４】本発明の第２の実施例を示す図である。
【図５】本発明の第２の実施例に用いられるアドレスを
示す図である。
示す図である。
【図６】従来の一例の制御動作を説明するための図であ
る。
る。
【図７】従来の一例を示す図である。
１ レジスタ
２ アドレスレジスタ
３ 制御記憶
４ バッファメモリ
５ メモリ
６ レジスタ
１０ 減算カウンタ
１１ アドレスカウンタ
２０ 比較回路
Claims (2)
- 【請求項１】 マイクロプログラムの制御により設定
されたデータを加算または減算する計数手段と、この計
数手段の出力と定数とを比較する比較手段と、この比較
手段の出力によりマイクロプログラムの実行アドレスを
選択するアドレス選択手段とを含むことを特徴とする情
報処理装置。 - 【請求項２】 マイクロプログラムの制御により設定
されたデータを加算または減算する計数手段と、処理さ
れる命令に対応して書込まれ前記計数手段の出力を読出
しアドレスとするマイクロ命令アドレス保持手段と、こ
のマイクロ命令アドレス保持手段からのアドレスで指示
される位置にマイクロ命令を記憶する制御記憶手段とを
含むことを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5842791A JPH04274521A (ja) | 1991-02-28 | 1991-02-28 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5842791A JPH04274521A (ja) | 1991-02-28 | 1991-02-28 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04274521A true JPH04274521A (ja) | 1992-09-30 |
Family
ID=13084082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5842791A Pending JPH04274521A (ja) | 1991-02-28 | 1991-02-28 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04274521A (ja) |
-
1991
- 1991-02-28 JP JP5842791A patent/JPH04274521A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01310441A (ja) | データ処理装置 | |
| JPH04274521A (ja) | 情報処理装置 | |
| KR900005306A (ko) | 회복시간을 설정하기 위한 방법 및 컴퓨터 시스템 | |
| JPS63200234A (ja) | デ−タ処理装置 | |
| JPH03184135A (ja) | データ処理装置 | |
| JP2758624B2 (ja) | マイクロプログラムの調速方式 | |
| EP0385435A2 (en) | Digital signal processing apparatus and method | |
| JPH06348491A (ja) | Ｄｏループ実行時のオーバヘッドを最小化するデータ処理装置 | |
| KR910006841A (ko) | 마이크로프로그램 제어를 기초로한 데이타 처리장치 | |
| JP2503634B2 (ja) | マイクロプログラム制御装置 | |
| JPS6053334B2 (ja) | マイクロプログラム制御方式 | |
| JPH04251331A (ja) | 情報処理装置 | |
| JPH04102922A (ja) | オペランド先取り制御方式 | |
| US5822775A (en) | Efficient data processing method for coefficient data in a digital dignal, processor | |
| JP3057732B2 (ja) | 情報処理装置 | |
| JPS6113258B2 (ja) | ||
| JPH0146889B2 (ja) | ||
| JPH02242445A (ja) | 情報処理装置のデバッグ機構 | |
| JPH06103495B2 (ja) | 情報処理装置 | |
| JPS6373334A (ja) | 命令先取り装置 | |
| JP2001160025A (ja) | データ転送装置 | |
| JPH04256039A (ja) | 命令カウント可能な情報処理装置 | |
| JPS60114937A (ja) | マイクロプログラム処理装置 | |
| JPH04115327A (ja) | 情報処理装置 | |
| JPH03208140A (ja) | 入出力ログ記録方式 |